DE102010002455B4 - Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung - Google Patents

Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010002455B4
DE102010002455B4 DE102010002455.4A DE102010002455A DE102010002455B4 DE 102010002455 B4 DE102010002455 B4 DE 102010002455B4 DE 102010002455 A DE102010002455 A DE 102010002455A DE 102010002455 B4 DE102010002455 B4 DE 102010002455B4
Authority
DE
Germany
Prior art keywords
gate electrode
dielectric
gate
memory transistor
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010002455.4A
Other languages
English (en)
Other versions
DE102010002455A1 (de
Inventor
Thilo Scheiper
Sven Beyer
Uwe Griebenow
Jan Hoentschel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010002455.4A priority Critical patent/DE102010002455B4/de
Priority to US12/939,282 priority patent/US8507348B2/en
Publication of DE102010002455A1 publication Critical patent/DE102010002455A1/de
Priority to US13/937,600 priority patent/US9054207B2/en
Application granted granted Critical
Publication of DE102010002455B4 publication Critical patent/DE102010002455B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Nicht-flüchtiger Speichertransistor mit:
einer Gateelektrode (263), die über einem Halbleitergebiet (202a) ausgebildet und davon durch eine Gateisolationsschicht (261, 261b) getrennt ist;
einem Sourcegebiet (251), das in dem Halbleitergebiet (202a) gebildet ist und mit einem Kanalgebiet (253) auf einer Sourceseite des Speichertransistors (250) verbunden ist;
einem Draingebiet (252), das in dem Halbleitergebiet (202a) ausgebildet ist und mit dem Kanalgebiet (253) an einer Drainseite des Speichertransistors (250) verbunden ist;
einem ersten schwebenden Seitenwandabstandshalter (262s), der an einer Seitenwand der Gateelektrode (263), an der Drainseite des Speichertransistors (250) ausgebildet ist, wobei der erste schwebende Seitenwandabstandshalter (262s) über einem Teil des Kanalgebiets (253) und über einem Teil des Draingebiets (252) ausgebildet ist;
einer ersten dielektrischen Schicht (261), die so ausgebildet ist, dass sie den ersten schwebenden Seitenwandabstandshalter (262s) von der Gateelektrode (263) trennt;
einer zweiten dielektrischen Schicht (261b), die so ausgebildet ist, dass sie den ersten schwebenden Seitenwandabstandshalter (262s) von dem Kanalgebiet (253) und dem Draingebiet (252) trennt, wobei sich das Material der zweiten dielektrischen Schicht (261b) von dem Material der ersten dielektrischen Schicht (261) unterscheidet; und
einem zweiten schwebenden Seitenwandabstandshalter, der an einer Seitenwand der Gateelektrode (263) an einer Sourceseite ausgebildet ist, wobei der zweite schwebende Seitenwandabstandshalter über einem Teil des Sourcegebiets (251) ausgebildet ist, ohne sich über dem Kanalgebiet (253) zu erstrecken.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere Feldeffekttransistoren, die für die nicht-flüchtige Informationsspeicherung verwendet werden.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei moderne Bauelemente Millionen an Signalknoten enthalten, die unter Verwendung von Feldeffekttransistoren hergestellt werden, im Weiteren auch als MOS-Transistoren bezeichnet werden. Daher sind Feldeffekttransistoren eine wichtige Komponente moderner Halbleiterprodukte, wobei Fortschritte zu einem besseren Leistungsvermögen und zu einem kleineren Integrationsvolumen im Wesentlichen mit einer Verringerung der Größe der grundlegenden Transistorstrukturen verknüpft sind. Es werden im Allgemeinen eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, ASIC's (anwendungsspezifische IC's) und dergleichen die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Feldeffekttransistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die durch stark dotierte Drain- und Sourcegebiete und einem invers oder schwach dotierten Kanalgebiet entsteht, das zwischen dem Draingebiet und dem Sourcegebiet anordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist.
  • Auf Grund der geringeren Abmessungen von Schaltungselementen wird nicht nur das Leistungsvermögen der einzelnen Transistorelemente gesteigert, sondern es wird auch ihre Packungsdichte verbessert, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in eine gegebene Chipfläche einzubauen. Aus diesem Grunde wurden sehr komplexe Schaltungen entwickelt, die auch unterschiedliche Schaltungsarten enthalten können, etwa Analogschaltungen, Digitalschaltungen und dergleichen, wodurch auch vollständige Systeme auf einem einzelnen Chip (SoC) bereitgestellt werden. Des weiteren wird in komplexen Mikrosteuerungsbauelementen eine zunehmende Größe an Speicherkapazität auf dem Chip innerhalb des CPU-Kerns vorgesehen, wodurch ebenfalls das Gesamtleistungsvermögen moderner Computerbauelemente deutlich verbessert wird. In ähnlicher Weise sind in viele Arten von Steuerschaltungen unterschiedliche Arten von Speicherbauelementen eingebaut, um damit einen akzeptablen Kompromiss zwischen dem Flächenverbrauch und der Informationsspeicherdichte auf der einen Seite und der Arbeitsgeschwindigkeit auf der anderen Seite zu erreichen. Beispielsweise werden schnelle oder Zwischenpufferspeicher, sogenannte Cache-Speicher, in der Nähe des CPU-Kerns vorgesehen, wobei entsprechende Cache-Speicher so gestaltet sind, dass sie geringe Zugriffszeiten im Vergleich zu externen Speicherbauelementen besitzen.
  • Andererseits müssen zunehmend nicht-flüchtige Speicher in komplexe Halbleiterbauelemente integriert werden, wobei die Flash-Speichertechnologie eine vielversprechende Technologie repräsentiert, in der die MOS-Technologie effizient zur Herstellung von Speicherzellen angewendet werden kann. Dazu wird prinzipiell ein Feldeffekttransistor vorgesehen, in welchem der Transistorbetrieb einerseits durch eine Gateelektrode gesteuert wird, wie dies auch zuvor erläutert ist, die zusätzlich ein „schwebendes” Gate bzw. ein Gate mit frei einstellbarem Potential besitzt, das elektrisch von der Steuergateelektrode, dem Kanalgebiet und dem Draingebiet des Feldeffekttransistors isoliert ist. Das schwebende Gate repräsentiert ein dielektrisches Ladungsspeichergebiet innerhalb der Steuergateelektrode des Feldeffekttransistors und hält „stationäre” Ladungsträger, die wiederum das Stromflussverhalten des Feldeffekttransistors beeinflussen. Die stationären Ladungsträger in dem schwebenden Gate werden beim Einrichten eines speziellen Betriebsmodus eingeprägt, der auch als Programmierung der Speicherzelle bezeichnet wird, wobei an sich negative Effekte, etwa das Einprägen energiereicher Ladungsträger, und dergleichen, d. h. eine Art an Leckstrom erzeugender Mechanismus, zum Einbau der Ladungsträger in das Ladungsspeichergebiet führt. Somit beeinflussen im normalen Betriebsmodus die eingeprägten Ladungsträger in dem Ladungsspeichergebiet den Stromfluss durch das Kanalgebiet des Transistors ganz wesentlich, wobei dies durch eine geeignete Steuerschaltung umfasst werden kann. Andererseits werden beim „Löschen” der Speicherzelle die Ladungsträger in dem Ladungsspeichergebiet entfernt, beispielsweise durch Einrichten geeigneter Spannungsbedingungen, wodurch ein detektierbares unterschiedliches Betriebsverhalten des Feldeffekttransistors während des normalen Betriebsmodus, d. h. während des Betriebs den standardmäßigen Versorgungsspannungen, erzeugt wird. Obwohl das Konzept von Flash-Speicherzellen, d. h. von Feldeffekttransistoren mit einem schwebenden Gate, einen nicht-flüchtigen Speichermechanismus mit moderat hoher Informationsdichte und geringen Zugriffszeiten bereitstellt, stellt sich heraus, dass eine weitere Verringerung der Bauteilgrößen und die Kompatibilität zu anderen komplexen Maskentechnologien schwierig erreichbar ist auf der Basis konventioneller Konzepte zur Herstellung nicht-flüchtiger Speichertransistoren, wie dies nachfolgend mit Bezug zu den 1a bis 1e beschrieben ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Halbleiterbauelement mit einem Flash-Speicherbereich darstellt. Beispielsweise repräsentiert das Halbleiterbauelement 100 einen Speicherchip, eine Steuerschaltung mit einem nicht-flüchtigen Speicher, und dergleichen. Der Einfachheit halber ist eine einzelne Speicherzelle 150 in 1a gezeigt, die in Form eines Feldeffekttransistors vorgesehen ist, der im Weiteren auch als eine nicht-flüchtiger Speichertransistor bezeichnet wird. Das Bauelement 100 umfasst ein Substrat 101 und eine darüber ausgebildete Halbleiterschicht 102, etwa eine Siliziumschicht, und dergleichen. Zu beachten ist, dass das Substrat 101 und die Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration erzeugen, wenn eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 102 vorgesehen ist. In anderen Fällen repräsentiert die Halbleiterschicht 102 einen Teil eines kristallinen Materials des Substrats 101, wodurch eine Vollsubstratkonfiguration erzeugt wird. Die Halbleiterschicht 102 enthält ein Halbleitergebiet oder ein aktives Gebiet 102a, in und über welchem der Transistor 150 ausgebildet ist. Das aktive Gebiet 102a ist lateral durch eine geeignete Isolationsstruktur (nicht gezeigt) begrenzt, etwa durch eine flache Grabenisolation, und dergleichen. Der Transistor 150 umfasst ein Gateelektrodenstruktur 160, die auf dem Halbleitergebiet 102a ausgebildet ist, so dass der Stromfluss zwischen einem Sourcegebiet 151 und einem Draingebiet 152 durch Steuern des Leitfähigkeitszustands eines Kanalgebiets 153 gesteuert wird, das wiederum lateral zwischen dem Sourcegebiet 151 und dem Draingebiet 152 angeordnet ist. Die Gateelektrodenstruktur 160 umfasst ein Gatedielektrikumsmaterial 161, das typischerweise aus Siliziumdioxid oder Siliziumoxinitrid mit einer geeigneten Dicke von beispielsweise mehreren Nanometern in komplexen Anwendungen aufgebaut ist. Ferner ist eine Gateelektrode 163 auf dem Gatedielektrikumsmaterial 161 ausgebildet und ist typischerweise aus Polysiliziummaterial 163a, möglicherweise in Verbindung mit einem Kontaktmaterial 163b in Form eines Metallsilizids, etwa Nickelsilizid, vorgesehen. Die Gateelektrodenstruktur 160 umfasst ferner ein Ladungsspeichergebiet 162, das typischerweise aus Siliziumnitrid aufgebaut ist, und das auch als ein „schwebendes Gate” bezeichnet wird, da das Ladungsspeichergebiet 162 in einem dielektrischen Material so eingebettet ist, dass es elektrisch von der Gateelektrode 163 und von dem Kanalgebiet 153 und von dem Draingebiet 152 isoliert ist und dennoch den Stromfluss in dem Kanalgebiet 153 beeinflusst. Beispielsweise sorgt das Gatedielektrikumsmaterial 161 in Verbindung mit einem weiteren dielektrischen Material 161a für eine dielektrische Einkapselung des Ladungsspeichergebiets 162. Ferner ist, wie in 1a gezeigt ist, das Ladungsspeichergebiet 162 so angeordnet, dass es mit einem Bereich des Draingebiets 152 und einem Bereich des Kanalgebiets 153 überlappt. D. h., das Ladungsspeichergebiet 162 ist in einem Gebiet angeordnet, in welchem hochenergetische Ladungsträger beim Anlegen geeigneter Spannungen an die Drain- und Sourcegebiete 152, 151 und an die Gateelektrodenstruktur 160 vorhanden sind, die somit das Einprägen oder das Entfernen von Ladungsträgern in bzw. aus dem Ladungsspeichergebiet 152 ermöglichen, wie dies nachfolgend detaillierter beschrieben ist.
  • Ferner umfasst der Transistor 150 eine Seitenwandabstandshalterstruktur 155, die an Seitenwänden der Gateelektrode 163 ausgebildet ist, wobei die Struktur 155 eine geeignete Konfiguration so aufweist, dass in geeigneter Weise das laterale und vertikale Profil der Drain- und Sourcegebiete 152, 151 eingestellt wird. Ferner sind, wie gezeigt, Kontaktbereiche 154, etwa Metallsilizidgebiete, in den Source- und Draingebieten 151, 152 vorgesehen.
  • In der gezeigten Fertigungsphase umfasst das Halbleiterbauelement 100 ferner eine Kontaktstruktur 120, die ein geeignetes dielektrisches Material oder Materialien, etwa eine Schicht 121, etwa in Form von einem Siliziumnitridmaterial, gefolgt von einer zweiten dielektrischen Materialschicht 122, etwa einen Siliziumdioxidmaterial, aufweist. Des weiteren umfasst die Kontaktstruktur 120 Kontaktelemente 123, so dass eine Verbindung zu den Source- und Draingebieten 151, 152 und zu der Gateelektrodenstruktur 160 gebildet wird. Es sollte beachtet werden, dass die Kontaktelemente 123, die mit den Source- und Draingebieten 151, 152 verbunden sind, und das Kontaktelement 123, das mit der Gateelektrodenstruktur 160 verbunden ist, typischerweise zu unterschiedlichen Niveaus in Richtung senkrecht zur Zeichenebene der 1a, d. h. in der Richtung der Transistorbreite des Transistors 150, ausgebildet sind.
  • Das Halbleiterbauelement 100 wird typischerweise auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt, während welcher auch andere Feldeffekttransistoren in dem Bauelement 100 bereitgestellt werden. Beispielsweise wird das aktive Gebiet 102a hergestellt, indem entsprechende Isolationsstrukturen eingerichtet werden und indem ein gewünschtes grundlegendes Dotierstoffprofil in dem Gebiet 102a durch Anwenden gut etablierter Implantationsprozesse und Maskierungstechniken eingerichtet wird. Als nächstes wird das Gatedielektrikumsmaterial 161 mit einer geeigneten Dicke auf dem Transistor 150 hergestellt, während in anderen Bauteilbereichen eine geringere Dicke angewendet wird, wobei dies von den gesamten Bauteilerfordernissen abhängt. Als nächstes wird Material für das Ladungsspeichergebiet 162 vorgesehen und wird nachfolgend auf der Grundlage eines geeigneten Lithographieprozesses strukturiert. Als nächstes wird das dielektrische Material 161a hergestellt und strukturiert, wobei dies von der gesamten Prozessstrategie abhängt. Daraufhin wird das Elektrodenmaterial 163a möglicherweise in Verbindung mit weiteren Materialien, etwa Hartmaskenmaterialien, dielektrischen Deckmaterialien, und dergleichen, abgeschieden und nachfolgend auf der Grundlage komplexer Lithographieprozessen und anisotropen Ätztechniken strukturiert. Als nächstes werden die Drain- und Sourcegebiete 151, 152 hergestellt, beispielsweise durch eine erste Implantationssequenz, um den gewünschten Überlapp der Gebiete 151, 152 mit der Gateelektrodenstruktur 160 vorzusehen, woran sich das Abscheiden und das Strukturieren eines geeigneten dielektrischen Materials zur Herstellung der Seitenwandabstandshalterstruktur 155 anschließt, die dann als eine Implantationsmaske zum Ausführen eines nachfolgenden Implantationsprozesses verwendet wird, um tiefere Bereiche der Drain- und Sourcegebiete 151, 152 zu erzeugen. Auf der Grundlage eines oder mehrerer Ausheizprozesse wird schließlich das endgültige Dotierstoffprofil eingestellt und es werden die Metallsilizidgebiete 154 und 163b durch gut etablierte Prozesstechniken hergestellt. Als nächstes wird die Kontaktstruktur 120 hergestellt, indem die Materialien 121 und 122 abgeschieden und durch dieses so strukturiert werden, dass Kontaktöffnungen erzeugt werden, die nachfolgend mit einem geeigneten leitenden Material, etwa Wolfram und dergleichen, aufgefüllt werden, wodurch die Kontaktelemente 122 geschaffen werden.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einem Betriebsmodus, in welchem der Transistor 150 „programmiert” wird. Es sollte beachtet werden, dass der Transistor 150 einen n-Kanaltransistor in dem dargestellten Beispiel repräsentiert, d. h. die Source- und Draingebiete 151, 152 sind stark n-dotiert, während das Kanalgebiet 153 p-dotiert ist. Beim Programmieren des Transistors 150, d. h. beim Einbringen von Ladungsträgern 155a, d. h. von Elektronen, in das Ladungsspeichergebiet 162, wird eine relativ hohe Programmierspannung an die Gateelektrodenstruktur 160 und das Drain 152 angelegt. Beispielsweise werden 12 Volt angelegt, was eine typische Programmierspannung repräsentiert. Andererseits wird das Sourcegebiet 151 mit der niedrigen Versorgungsspannung des Bauelements 100, d. h. 0 Volt, verbunden. In diesem Betriebsmodus bildet sich ein leitender Kanal 155 von dem Sourcegebiet 151 über das Kanalgebiet 153 so aus, dass eine Verbindung zu dem Draingebiet 152 entsteht. D. h., es beginnen Elektronen von dem Sourcegebiet 151 zu dem Draingebiet 152 zu fließen und diese unterliegen der Einprägung energiereicher Ladungsträger oder anderen Leckstrommechanismen, in denen Elektronen ausreichend Energie gewinnen, so dass sie durch das dielektrische Material 161 wandern und in dem Gebiet 162 eingefangen werden.
  • 1c zeigt schematisch das Bauelement 100 während des „normalen” Betriebsmodus, d. h. in einem Betriebsmodus, in welchem der Transistor 150 „ausgelesen” wird, um den Zustand des Transistors 150 und damit die darin enthaltene Information zu ermitteln, die dem Zustand des Transistors 150 zugeordnet ist. Während dieses Betriebsmodus wird somit die reguläre Versorgungsspannung, etwa 1 Volt an der Gateelektrodenstruktur 160, angelegt, während das Source 151 auf der niedrigen Versorgungsspannung, d. h. 0 Volt, liegt. In diesem Falle führen die positiven Ladungen 165 zum Erzeugen eines leitenden Kanals 155, der jedoch auf der Drainseite 152 auf Grund der Anwesenheit der „stationären” Ladungen 155a, die zuvor in das Ladungsspeichergebiet 162 hineinprogrammiert werden, „abgeschnürt” wird. Folglich ergibt sich kein Stromfluss zwischen dem Sourcegebiet 151 und dem Draingebiet 152 und somit kann dieser hochohmige Zustand des Transistors 150 durch eine geeignete Steuerschaltung (nicht gezeigt) erkannt werden. Da die Ladungen 155a nachfolgend durch die typischen Betriebsspannungen beeinflusst werden, mit Ausnahme von extrem kleinen Leckströmen, und dergleichen, kann die Ladung 155a als stationär betrachtet werden und sorgt somit für das nicht-flüchtige Verhalten des Transistors 150, d. h. selbst nach Abschalten der Versorgungsspannung bleiben die Ladungen 155a in dem Gebiet 162 gefangen.
  • 1d zeigt schematisch das Bauelement 100 während eines „Löschvorgangs”, um damit den Transistor 150 mit einem inversen Informationsbit zu „beschreiben”. Dazu wird eine moderat hohe Spannung, die deutlich über der typischen Versorgungsspannung liegt, etwa 12 Volt, dem Draingebiet 152 zugeführt, während die Gateelektrodenstruktur 160 mit der niedrigen Versorgungsspannung, d. h. 0 Volt, verbunden ist. In diesem Falle werden die Ladungen 155a von dem Gebiet 162 entfernt, beispielsweise durch quantenmechanische Effekte, die typischerweise als Fowler-Nordheim-Tunneln bekannt sind. Somit werden die Ladungen 155a über das Kanalgebiet 153 und das Draingebiet 152 abgeführt.
  • 1e zeigt schematisch das Bauelement 100 nach dem Löschen des Transistors 150 während des normalen Betriebsmodus. Als nächstes bildet sich beim Anlegen der normalen Betriebsspannung an die Gateelektrodenstruktur 160, beispielsweise von 1 Volt, der leitende Kanal 155 aus und erstreckt sich zu dem Draingebiet 152, wodurch ein hochohmiger Zustand für den Transistor 150 erzeugt wird, der somit durch die entsprechende Steuerschaltung erkannt werden kann.
  • Der grundlegende Aufbau des Transistors 150 liefert somit ein nicht-flüchtiges Speicherverhalten, wobei ein einzelner Feldeffekttransistor ausreicht, um mindestens ein Bit an Information zu speichern, wodurch zu einer hohen Bit-Dichte beigetragen wird. Es zeigt sich jedoch, dass eine weitere Größenreduzierung der gesamten Bauteilabmessungen zu ausgeprägten Schwierigkeiten für das konventionelle Konzept führt, da beispielsweise das Ladungsspeichergebiet 162 auf der Grundlage eines Lithographieprozesses strukturiert wird, wodurch gewisse minimale Abmessungen erforderlich sind, die im Rahmen der komplexen Lithographietechniken möglich sind. Folglich kann die Länge der Gateelektrodenstruktur 160 nicht so reduziert werden, wie dies im Hinblick auf die Vergrößerung der gesamten Informationsdichte wünschenswert wäre. Des weiteren werden in komplexen Anwendungen zunehmend verbesserte Gateelektrodenstrukturen eingesetzt für „standardmäßige” Feldeffekttransistoren, um damit die gesamten Abmessungen zu verringern und das Leistungsvermögen zu erhöhen. In diesen Strategien wird ein dielektrisches Material mit großem ε, d. h. ein Material mit einer Dielektrizitätskonstante von 10,0 oder höher, in der Gateisolationsschicht in Verbindung mit einem metallenthaltenden Elektrodenmaterial vorgesehen, wobei diverse komplexe Prozessstrategien entwickelt wurden, die nicht mit dem konventionellen Konzept für das Vorsehen eines nicht-flüchtigen Speichertransistors, etwa dem Transistor 150, verträglich sind. Beispielsweise wurden sogenannte Austauschgateverfahren entwickelt, in denen das dielektrische Material mit großem ε in Verbindung mit geeigneten Elektrodenmetallen in einer sehr späten Fertigungsphase vorgesehen wird, d. h. nach der Fertigstellung der grundlegenden Transistorstruktur, wobei dies mit einem konventionellen Speichertransistoraufbau nicht verträglich ist. Folglich können die Effizienz und die Informationsdichte, die durch konventionelle nicht-flüchtige Speichertransistoren erreicht werden, nicht in dem gewünschten Maße verbessert werden, selbst wenn sehr komplexe Fertigungsstrategien für Feldeffekttransistoren in anderen Bauteilbereichen eingesetzt werden.
  • Die Druckschrift US 2004/0232475 A1 beschreibt einen Halbleiterspeicher, in welchem in einer Gate-Elektrodenstruktur zwei Ladungsspeicherabschnitte an Seitenwänden der Gate-Elektrode ausgebildet sind. Die Ladungsspeicherabschnitte sind dabei so angeordnet, dass sie einen Stromfluss bei Anlegen einer Steuerspannung an der Gate-Elektrode entsprechend der gespeicherten Ladung beeinflussen können.
  • Die Druckschrift US 2006/0125122 A1 beschreibt eingebettete nicht-flüchtige Speicherzellen, die eine Gate-Struktur aufweisen, in der Seitenwandabstandshalter vorgesehen sind, die lokale Ladungsspeicherknoten enthalten. Diese nicht-flüchtigen Speicherzellen werden auf der Grundlage einer CMOS-Technik hergestellt, wobei die lokalen Ladungsspeicherknoten zur Beeinflussung des Stroms durch die Transistorstruktur der nicht-flüchtigen Speicherzellen verwendet werden.
  • Die Druckschrift US 6 831 325 B2 beschreibt einen nicht-flüchtigen Speichertransistor mit mehreren Niveaus in einem Halbleitersubstrat. Ferner sind Transistoren mit kleiner Spannung vorgesehen, die Taktsignale mit entgegengesetzter Phase der Source- und Drain-Elektrode des Speichertransistors zuführen, sodass zunächst eine Seite des Transistors beschrieben oder ausgelesen werden kann und dann die andere Seite des Transistors entsprechend beschrieben oder ausgelesen werden kann.
  • Die Druckschrift US 7 262 458 B2 beschreibt ein Halbleiterspeicherbauelement mit einer Gate-Elektrode, auf deren beiden Seiten Speicherfunktionseinheiten vorgesehen sind, die Ladungen aufnehmen können. Dabei wird ein Strom in dem Kanalgebiet des Transistors durch die Steuerspannung an der Gate-Elektrode und die in den Speicherfunktionseinheiten enthaltenen Ladungsmenge gesteuert.
  • Die Druckschrift DE 10 2004 063 690 A1 beschreibt ein nicht-flüchtiges Speicherbauelement mit leitendem Seitenwand-Abstandshalter, der auf beiden Seiten einer Gate-Elektrode vorgesehen ist. In dem leitenden Seitenwandabstandshalter kann Ladung gespeichert oder herausgelöst werden, um damit den Strom im Kanalgebiet entsprechend der in dem leitenden Seitenwandabstandshalter gespeicherten Ladungsmenge zu steuern.
  • Die Druckschrift US 6 844 587 B2 beschreibt ein nicht-flüchtiges Speicherbauelement an, der eine Ladungseinfangschicht an gegenüberliegenden Enden einer Gate-Elektrode einer Speicherzelle ausgebildet ist. Dabei sind Bereiche der Ladungsträgereinfangschicht in der Nähe der Source- und Drain Übergangsgebiete mit einer größeren Dicke versehen im Vergleich zu anderen Bereichen der Ladungsträgereinfangschicht. Daher können diese Bereiche mit größerer Dicke als Ladungsträgerspeichergebiete dienen.
  • Die Druckschrift US 2002/0142543 A1 beschreibt ein Verfahren zur Herstellung einer Flash-Speicherzelle mit geteiltem Gate, wobei entsprechende Gate-Elektroden mit frei einstellbarem Potenzial vorgesehen sind, um damit eine Speicherfunktion zu erhalten.
  • Die Druckschrift US 2006/0092702 A1 beschreibt eine Vorrichtung und ein Verfahren zur Programmierung und zum Löschen eines elektrisch löschbaren Speichers mit virtueller Masse, ohne dass benachbarte Zellen dabei beeinflusst werden.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente mit nicht-flüchtigen Speichertransistoren, wobei Prozesstechniken einzusetzen sind, die eine für eine Steigerung der Produktivität bei der Herstellung und der Effizienz beim Betrieb nicht-flüchtiger Speichertransistoren sorgen.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, die ein effizientes Programmieren nicht-flüchtige Speichertransistoren ermöglichen, wobei ein besseres Leistungsvermögen erreicht wird, indem ein selbstjustierendes Ladungsspeichergebiet in dem Speichertransistor vorgesehen wird. Dazu wird in einigen anschaulichen hierin offenbarten Aspekten das Ladungsspeichergebiet in einer Seitenwandabstandshalterstruktur vorgesehen, die während des Fertigungsprozesses im Hinblick auf die Gateelektrodenstruktur und zumindest das Draingebiet selbstjustierend ist. In anderen anschaulichen hierin offenbarten Aspekten wird das Ladungsspeichergebiet in dem Elektrodenmaterial eingebettet, ohne dass jedoch ein zusätzlicher Lithographieprozess erforderlich ist, was bewerkstelligt werden kann, indem ein Austauschgateverfahren angewendet wird, in welchem ein Platzhaltermaterial der Gateelektrodenstruktur in einer späten Fertigungsphase so entfernt wird, dass eine Gateöffnung entsteht, die nachfolgend für einen Prozess zum Modifizieren des Ätzwiderstandes eines dielektrischen Materials verwendet wird, auf dessen Grundlage das Ladungsspeichergebiet innerhalb der Gateöffnung vorgesehen wird.
  • Die selbstjustierende Eigenschaft des Ladungsspeichergebiets sorgt ferner für eine bessere Kompatibilität zu komplexen Fertigungstechniken und Transistorstrukturen, beispielsweise im Hinblick auf komplexe Gateelektrodenstrukturen, wodurch eine effiziente Implementierung nicht-flüchtiger Speichertransistoren in komplexe Halbleiterbauelemente ermöglicht wird, wobei zusätzlich die gesamten lateralen Abmessungen der Speichertransistoren auf Grund der selbstjustierenden Struktur des Fertigungsprozesses verringert werden können. Bei Verwendung komplexer Materialien, etwa dielektrische Materialien mit großem ε, werden ferner in einigen anschaulichen offenbarten Aspekten bessere Bedingungen während des Programmierens und Löschens des nicht-flüchtigen Speichertransistors erreicht, was bewerkstelligt werden kann, indem die besseren Materialeigenschaften von dielektrischen Materialien mit großem ε, etwa von Hafniumoxid und dergleichen, vorteilhaft ausgenutzt werden. Dazu werden in einigen hierin offenbarten anschaulichen Ausführungsformen das Programmieren und auch das Löschen des Speichertransistors mittels eines Ladungsträgertransfers von der Gateelektrode zu und von dem Ladungsspeichergebiet erreicht, ohne dass der Ladungsträgertransfer durch eine Gateisolationsschicht von dem Kanalgebiet in das Ladungsspeichergebiet erforderlich ist, wie dies in konventionellen Speichertransistoren der Fall ist. Folglich können geringere Programmier- und Löschspannungen angewendet werden, während auch die Haltbarkeit des Speichertransistors erhöht wird, da das empfindliche Gatedielektrikumsmaterial nicht mehr als eine Grenzfläche für das Übertragen von Ladungsträgern auf der Grundlage des Einprägens energiereicher Ladungsträger dient.
  • Insbesondere wird die zuvor genannte Aufgabe gelöst durch einen Speichertransistor mit den Merkmalen des Anspruchs 1 und durch ein Verfahren mit den Merkmalen des Anspruchs 9. Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen aufgeführt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines konventionellen nicht-flüchtigen Speichertransistors für eine Flash-Speicherzelle mit einem schwebenden Gate oder Ladungsspeichergebiet zeigt;
  • 1b bis 1e schematisch Querschnittsansichten eines Transistors während diverser Betriebsmodi beim Programmieren und Löschen des Speichertransistors gemäß konventioneller Strategien zeigen;
  • 2a bis 2i schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein nicht-flüchtiger Speichertransistor mit einem schwebenden Seitenwandabstandshalter als ein selbstjustiertes Ladungsspeichergebiet auf der Grundlage eines Austauschgateverfahrens gemäß anschaulicher Ausführungsformen zeigen;
  • 2j schematisch einen Graphen zeigt, der das Leckstromverhalten eines konventionellen dielektrischen Materials und eines dielektrischen Materials mit großem ε zeigt;
  • 2k bis 2n schematisch Querschnittsansichten des Speichertransistors während diverser Betriebsmodi zum Programmieren und Löschen eines n-Kanaltransistors auf der Grundlage reduzierter Spannungen gemäß anschaulicher Ausführungsformen zeigen;
  • 2o bis 2r schematisch Querschnittsansichten des Halbleiterbauelements zeigen, wenn ein p-Kanaltransistor programmiert und gelöscht wird auf der Grundlage reduzierter Spannungen gemäß noch weiterer anschaulicher Ausführungsformen;
  • 2s bis 2u schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein schwebendes Abstandshalterelement auf der Grundlage eines Fertigungsschemas bereitgestellt wird, ohne dass das Ersetzen eines Gateelektrodenmaterials gemäß noch weiterer anschaulicher Ausführungsformen erforderlich ist;
  • 3a bis 3f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen ein Ladungsspeichermaterial in einer selbstjustierenden Weise strukturiert wird, d. h. ohne dass Erfordernis eines Lithographieprozesses, während eines Austauschgateverfahrens innerhalb einer Gateöffnung gemäß anschaulicher Ausführungsformen;
  • 3g bis 3i schematisch Querschnittsansichten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen das Ladungsspeichermaterial möglicherweise in Verbindung mit einem Ätzmaskenmaterial, in einer späten Fertigungsphase vorgesehen und in einer selbstjustierenden Weise gemäß weiterer anschaulicher Ausführungsformen strukturiert wird; und
  • 3m und 3n schematisch Querschnittsansichten des Halbleiterbauelements zeigen, das ein selbstjustiertes Ladungsspeichergebiet innerhalb der Gateelektrode besitzt, wobei ein dielektrisches Material mit großem ε zu einem verbesserten Programmier- und Löschverhalten gemäß noch weiterer anschaulicher Ausführungsformen führt.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung nicht-flüchtige Speichertransistoren bereit, die in Flash-Speicherbereichen jeglicher Art von Halbleiterbauelementen verwendet werden können, wobei ein besseres Leistungsverhalten und/oder eine höhere Skalierbarkeit erreicht werden, indem allgemein das Ladungsspeichergebiet des Speichertransistors in selbstjustierter Weise vorgesehen wird, wodurch das Erfordernis für einen aufwendigen Lithographieprozess oder für ein geeignetes Positionieren des Ladungsspeichergebiets benachbart zu dem Kanalgebiet und dem Draingebiet des Transistors entfällt. Dazu wird in einigen anschaulichen Ausführungsformen die Seitenwandabstandshalterstruktur oder zumindest ein Teil davon vorteilhaft als das Ladungsspeichergebiet verwendet, das somit selbstjustiert ist, ohne dass spezielle Lithographieprozesse erforderlich sind. Der Seitenwandabstandshalter, der im Weiteren auch als ein schwebender Abstandshalter bezeichnet wird, wird in geeigneter Weise auf der Drainseite des Transistors so angeordnet, dass der über einem Teil des Kanalgebiets und über einem Teil des Draingebiets angeordnet ist, indem eine asymmetrische Drain- und Sourcekonfiguration bereitgestellt wird, was bewerkstelligt werden kann, indem eine Drain-Source-Erweiterungsimplantation unter Verwendung eines Neigungswinkels angewendet wird. Des weiteren kann das Konzept eines schwebenden Abstandshalters auf komplexe Gateelektrodenstrukturen angewendet werden, die etwa ein dielektrisches Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial enthalten, wobei in einigen anschaulichen Ausführungsformen die unterschiedlichen Leckstromeigenschaften konventioneller Dielektrika und dielektrischer Materialien mit großem ε vorteilhaft ausgenutzt werden, um das Programmieren und Löschen des Speichertransistors mit deutlich geringeren Spannungen im Vergleich zu konventionellen Konzepten zu ermöglichen. Dazu können komplexe Austauschgateverfahren angewendet werden, in denen das dielektrische Material mit großem ε elektrisch den schwebenden Abstandshalter von dem Elektrodenmetall der Gateelektrodenstruktur isoliert, was zu höheren Leckströmen über einer gewissen Gatespannung im Vergleich zu konventionellen Dielektrika führen, die unterhalb der schwebenden Abstandshalter ausgebildet sind, um damit den Abstandshalter von dem Draingebiet und dem Kanalgebiet zu trennen. In diesem Falle kann durch das Anlegen einer geeigneten Spannung, die jedoch deutlich geringer ist im Vergleich zu konventionellen Programmier- und Löschspannungen, ein Ladungstransfer von der Gateelektrode zu dem schwebenden Abstandshalter stattfinden, wodurch ein Ladungsträgertransfer durch die Gatedielektrikumsschicht nicht mehr notwendig ist.
  • In anderen anschaulichen Ausführungsformen wird das Konzept eines schwebenden Abstandshalters auf eine beliebige Gateelektrodenstruktur angewendet, etwa eine Metallgateelektrodenstruktur mit großem ε oder eine konventionelle Gateelektrodenstruktur, wodurch ein hohes Maß an Entwurfsflexibilität erreicht wird.
  • In anderen anschaulichen hierin offenbarten Ausführungsformen wird das Ladungsspeichergebiet in das Elektrodenmaterial der Gateelektrodenstruktur in selbstjustierender Weise eingearbeitet, was bewerkstelligt werden kann, indem ein Platzhaltermaterial der Gateelektrodenstruktur in einer fortgeschrittenen Fertigungsphase entfernt wird und die resultierende Gateöffnung als eine effiziente Maske verwendet wird, um beispielsweise einen geneigten Implantationsprozess auszuführen, so dass eine lokal variierende Ätzrate eines dielektrischen Materials innerhalb der Gateöffnung erhalten wird. Daraufhin wird auf der Grundlage des dielektrischen Materials mit der lokal variierenden Ätzrate das Material des Ladungsspeichergebiets geeignet strukturiert und nachfolgend werden ein dielektrisches Material, etwa ein dielektrisches Material mit großem ε, und ein Elektrodenmetall in die Gateöffnung eingefüllt. In einigen anschaulichen Ausführungsformen wird auch in diesem Falle das vorteilhafte Verhalten des dielektrischen Materials mit großem ε ausgenutzt, um einen Ladungsträgerübergang beim Programmieren und Löschen des Speichertransistors innerhalb der Gateelektrodenstruktur anstelle zwischen dem Kanalgebiet und dem eingebetteten Ladungsspeichergebiet zu bewirken.
  • Folglich können nicht-flüchtige Speichertransistoren beliebiger Leitfähigkeitsart, etwa n-Kanaltransistoren und p-Kanaltransistoren, mit kleineren Gesamtabmessungen bereitgestellt werden, ohne dass dies durch Lithographie beschränkt ist, wobei jedoch bei Bedarf die Kompatibilität zu komplexen Gateelektrodenstrukturen, die auf der Grundlage eines dielektrischen Materials mit großem ε und eines metallenthaltenden Elektrodenmaterials hergestellt sind, erreicht wird. Folglich können sehr dichte nicht-flüchtige Speicherbereiche vorgesehen werden oder können in jeglicher Art komplexer Halbleiterbauelemente eingebaut werden.
  • Mit Bezug zu den 2a bis 2u und 3a bis 3h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1e verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202. Das Substrat 201 und die Halbleiterschicht 202 stellen eine beliebige geeignete Bauteilarchitektur dar, etwa SOI-, Vollsubstrat, und dergleichen. Ferner kann ein beliebiges geeignetes Material in der Halbleiterschicht 202 verwendet werden, um geeignete Schaltungselemente, etwa Transistoren, und dergleichen darin und darüber herzustellen. Ein aktives Gebiet oder ein Halbleitergebiet 202a ist in der Schicht 202 vorgesehen, beispielsweise auf der Basis einer Isolationsstruktur (nicht gezeigt). Ein aktives Gebiet ist hierin als ein Halbleitergebiet zu verstehen, in welchem ein oder mehrere pn-Übergänge für einen oder mehrere Transistoren herzustellen sind. Folglich besitzt das aktive Gebiet 202a eine grundlegende Dotierstoffkonzentration und ein entsprechendes Profil, wie dies zur Herstellung eines Transistors einer gewünschten Leitfähigkeitsart erforderlich ist. Es sollte jedoch beachtet werden, dass entsprechende „Wannendotiermittel” auch in einer späteren Fertigungsphase eingebaut werden können, wenn dies im Hinblick auf die gesamte Prozessstrategie als geeignet erachtet wird. Ferner ist eine Gateelektrodenstruktur 260 auf dem aktiven Gebiet 202a ausgebildet und umfasst ein geeignetes Material 266, das auch ein Platzhaltermaterial für einen Speichertransistor darstellt, der noch herzustellen ist, während in anderen Fällen das Material 266 als das eigentliche Elektrodenmaterial bei Bedarf dient. Beispielsweise enthält das Material 266 Silizium, Silizium/Germanium, und dergleichen. Des weiteren ist ein dielektrisches Deckmaterial 267, etwa Siliziumnitrid, Siliziumdioxid, und dergleichen in der Gateelektrodenstruktur 260 vorgesehen. Ferner umfasst die Gateelektrodenstruktur 260 ein dielektrisches Material 261b, das bei Bedarf noch in einem nicht-strukturierten Zustand vorhanden ist. Das dielektrische Material 261b ist ein geeignetes dielektrisches Material, etwa in Form von Siliziumdioxid, Siliziumoxinitrid, und dergleichen, und besitzt eine geeignete Dicke, so dass eine geeignete Isolierung zu einem Ladungsspeichergebiet erreicht wird, das noch über dem aktiven Gebiet 202a herzustellen ist. Beispielsweise beträgt eine Dicke der Schicht 216b zwei bis mehrere Nanometer, wenn diese etwa aus Siliziumdioxid aufgebaut ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, d. h. durch Vorsehen des aktiven Gebiets 202a und durch Abscheiden der Materialien für die Gateelektrodenstruktur 260, die nachfolgend strukturiert werden, zumindest im Hinblick auf die Schichten 267 und 266 unter Anwendung einer geeigneten Prozesstechnik, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Es sollte jedoch beachtet werden, dass im Gegensatz zu konventionellen Strategien eine Länge 260l der Gateelektrodenstruktur 260 gemäß einer höheren Informationsdichte und dergleichen ausgewählt wird, da eine Beschränkung im Hinblick auf das Vorsehen eines Ladungsspeichergebiets gemäß den hierin offenbarten Prinzipien vermieden wird. Somit liegt die Länge 260l in komplexen Anwendungen in einem Bereich von 40 nm und darunter.
  • 2b zeigt schematisch das Halbleiterbauelement 200 während eines Implantationsprozesses 203, in welchem Drain- und Sourcedotierstoffmittel in das aktive Gebiet 202a eingebaut werden, um damit einen ersten Bereich von Source- und Draingebieten, die auch als Source/Drain-Erweiterungsgebiete 251e bzw. 252e bezeichnet werden, zu erzeugen. Während des Implantationsprozesses 203 wird ein geeigneter Neigungswinkel, d. h. ein Winkel, wie er definiert ist durch den im Wesentlichen parallel eintreffenden Ionenstrahl und eine Oberflächenormale 202s, so ausgewählt, dass das Sourceerweiterungsgebiet 251e einen gewissen Grad an Überlappung mit der Gateelektrodenstruktur 260 erhält, während das Drainerweiterungsgebiet 252e lateral von der Gateelektrodenstruktur 260 beabstandet ist. Somit sind die Erweiterungsgebiete 251e, 252e im Hinblick auf die Gateelektrodenstruktur 260 asymmetrisch angeordnet. Geeignete Neigungswinkel und Implantationsparameter können effizient auf der Grundlage des erforderlichen endgültigen Source- und Draindotierstoffprofils und dem gewünschten Grad an Asymmetrie unter Anwendung von Computersimulation, Experimenten und dergleichen ermittelt werden. Es sollte beachtet werden, dass die Gateelektrodenstruktur 260 einen geeigneten Versatzabstandshalter (nicht gezeigt) aufweisen kann, wenn dies in dieser Fertigungsphase erforderlich ist.
  • 2c zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein dielektrisches Ladungsspeichermaterial 262 über dem aktiven Gebiet 202 und der Gateelektrodenstruktur 260 gebildet ist. Das Material 262 ist in Form eines beliebigen geeigneten dielektrischen Materials vorgesehen, etwa als Siliziumnitrid, und dergleichen, das auf der Grundlage gut etablierter plasmaunterstützter oder thermisch aktivierter CVD-(chemische Dampfabscheide-)Prozesstechniken ermöglicht wird. Daraufhin wird die Schicht 262 auf der Grundlage eines geeigneten Ätzrezepts geätzt, wobei eine Vielzahl an selektiven plasmaunterstützten Ätztechniken zum Ätzen von Siliziumnitrid selektiv in Bezug auf Siliziumdioxid etabliert sind und für die Strukturierung der Schicht 262 eingesetzt werden können.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Abstandshalter 261s an Seitenwänden der Gateelektrode 266 ausgebildet, wobei dessen Größe im Wesentlichen durch die Dicke der anfänglichen Schicht 262 (siehe 2c) und die zum Strukturieren dieser Schicht verwendeten Ätzparameter bestimmt ist. Beispielsweise besitzt in einigen anschaulichen Ausführungsformen der Abstandshalter 261s, der als ein selbstjustiertes Ladungsspeichergebiet dient, wie dies nachfolgend detaillierter erläutert ist, eine Breite, die geeignet ist, um Drain- und Sourcegebiete 252, 251 mit einem geeigneten lateralen und vertikalen Profil herzustellen, während in anderen Fällen eine zusätzliche Seitenwandabstandshalterstruktur 255 vorgesehen ist, beispielsweise in Form eines Siliziumnitridmaterials möglicherweise in Verbindung mit einer Siliziumdioxidbeschichtung, um damit einen größeren lateralen Abstand während einer entsprechenden Implantationssequenz zur Herstellung der Drain- und Sourcegebiete 252, 251 zu erzeugen, um damit in geeigneter Weise an die entsprechenden Leitungsgebiete 252e, 251e anzuschließen. Das endgültige Dotierstoffprofil kann auf der Grundlage einer geeigneten Ausheiztechnik eingestellt werden, wobei auch die eingebauten Dotierstoffsorten aktiviert und durch Implantation hervorgerufenen Schäden zumindest teilweise rekristallisiert werden. Folglich besitzt das Sourceerweiterungsgebiet 251e einen gewünschten Überlapp mit der Gateelektrode 266, während das Drainerweiterungsgebiet 252e mit dem Abstandshalter 261s überlappt, der somit über einem Teil des Kanalgebiets 253 und einem Teil des Drainerweiterungsgebiets 252e angeordnet ist. Folglich ist der Abstandshalter 261s so angeordnet, dass er den Stromfluss durch das Kanalgebiet 253 beim Einbau von Ladungsträgern beeinflusst, wie dies nachfolgend detaillierter beschrieben ist. Andererseits ist der Abstandshalter 261s von dem Kanalgebiet 263 und dem Drainerweiterungsgebiet 252e durch das dielektrische Material 261b getrennt.
  • 2e zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Teil einer Kontaktstruktur 220 über dem aktiven Gebiet 202a und der Gateelektrodenstruktur 260 vorgesehen ist. Beispielsweise umfasst die Struktur 220 ein beliebiges geeignetes dielektrisches Material oder mehrere Materialien, etwa ein Material 221, das etwa in Form von Siliziumnitrid und dergleichen vorgesehen ist, möglicherweise in einem stark verspannten Zustand, woran sich ein weiteres dielektrisches Material 222 anschließt, etwa ein Siliziumdioxidmaterial, und dergleichen. Bei Bedarf sind auch Kontaktbereiche in Form von Metallsilizidgebieten 254 in den Drain- und Sourcegebieten 252, 251 vorgesehen, während die Gateelektrode 266 zumindest einen Teil des dielektrischen Deckmaterials 267 weiterhin aufweist.
  • Die Metallsilizidgebiete 254 und die dielektrischen Materialien 221, 222 können auf der Grundlage einer beliebigen geeigneten Prozessstrategie bereitgestellt werden. Es sollte beachtet werden, dass weitere Materialien, etwa Ätzstoppmateralien und dergleichen zusammen mit den Materialien 221 und 222 bei Bedarf vorgesehen werden, beispielsweise durch das Bereitstellen unterschiedlicher verspannter dielektrischer Materialien in unterschiedlichen Bauteilbereichen, und dergleichen.
  • 2f zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die Materialien 221 und 222 so eingeebnet sind, dass eine obere Fläche des Platzhaltermaterials 266 (siehe 2e) freigelegt wird, das dann auf der Grundlage einer geeigneten selektiven Ätztechnik entfernt wird. Beispielsweise ist eine Vielzahl an nasschemischen oder plasmaunterstützten Ätzrezepten zum Entfernen vieler Materialien, etwa von Silizium, in Bezug auf dielektrische Materialien, etwa Siliziumnitrid, Siliziumdioxid, und dergleichen, verfügbar. Während des entsprechenden Ätzprozesses wird somit eine Gateöffnung 260o in der Gateelektrodenstruktur 260 erzeugt, wobei das Material 261 als ein effizientes Ätzstoppmaterial dient. Bei Bedarf wird die anfängliche Dicke 261t des Materials 261b, das geeignet so gewählt wird, dass es den Abstandshalter 262s effizient von dem Draingebiet 252 und dem Kanalgebiet 253 trennt, innerhalb der Öffnung 260o verringert, beispielsweise unter Anwendung gut steuerbarer Ätztechniken, etwa mittels Flusssäure, und dergleichen. In anderen Fällen wird der freigelegte Bereich des Materials 261b im Wesentlichen vollständig entfernt, beispielsweise durch plasmaunterstützte Ätzprozesse in Verbindung mit nasschemischen Ätzprozessen und dergleichen, wenn dies für die weitere Bearbeitung des Bauelements 200 und den resultierenden Bauteileigenschaften als geeignet erachtet wird.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Gatedielektrikumsmaterial 261 in der Öffnung 260o ausgebildet, wodurch ein Elektrodenmaterial 263 von dem Kanalgebiet 253 getrennt wird. Wie zuvor erläutert ist, kann auch ein Teil des Materials 261b oder das gesamte Material 261b vorhanden sein und kann in Kombination mit dem Material 261 als eine Gateisolationsschicht der Gateelektrodenstruktur 260 dienen. In anderen Fällen wird ein entsprechendes konventionelles dielektrisches Material neu erzeugt, beispielsweise durch Oxidation und dergleichen, falls dies als geeignet erachtet wird. Andererseits wird das Material 261 so hergestellt, dass es mit den Seitenwandabstandshaltern 262 in Kontakt ist, wodurch die Abstandshalter 262s von dem Elektrodenmaterial 263 elektrisch isoliert sind. In einigen anschaulichen Ausführungsformen umfasst das Material 261 ein dielektrisches Material mit großem ε, etwa ein Material auf Hafniumoxidbasis, ein zirkonoxidbasiertes Material, und dergleichen, die typischerweise eine größere Dielektrizitätskonstante im Vergleich zu konventionellen dielektrischen Materialien, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen besitzen. Das Elektrodenmaterial 263 kann aus einem Material oder Materialschichten aufgebaut sein, so dass die gewünschte hohe Leitfähigkeit und die Schwellwertspannung erreicht werden, beispielsweise durch Vorsehen einer geeigneten austrittsarbeitseinstellenden Materialsorte in der Schicht 263, wie dies für die Gateelektrodenstruktur 260 geeignet ist. Beispielsweise sind Titannitrid, Tantalnitrid, Aluminium, Lanthanum, und dergleichen, geeignete Kandidaten für Materialien, die in der Elektrodenschicht 263 verwendet werden können. Typischerweise wird das dielektrische Material 261 auf der Grundlage einer konformen Abscheidetechnik aufgebracht, etwa durch Atomlagenabscheidung (ALD), die eine selbstbegrenzende CVD-artige Abscheidetechnik repräsentiert, oder es kann ein anderer Prozess eingesetzt werden. In ähnlicher Weise wird das Material 263 durch CVD-artige Abscheidetechniken, durch Sputter-Abscheidung, durch elektrochemische Abscheidung oder eine Kombination davon aufgebracht.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem Entfernen von überschüssigem Material, wodurch die Gateelektrodenstruktur 260 des Transistors 250 so bereitgestellt wird, dass diese eine Gateelektrode 263, d. h. das verbleibende Material der Schicht 263 aus 2g, und das dielektrische Material 261 aufweist, das in Verbindung mit dem Material 261e das Gatedielektrikumsmaterial der Gateelektrodenstruktur 260 darstellt. Ferner trennt die Schicht 261 die Gateelektrode 263 von dem Abstandshalter 262s, der wiederum durch das Material 261b von dem Kanalgebiet 253 und dem Draingebiet 252 getrennt ist. Es sollte beachtet werden, dass eine beliebige geeignete Prozessstrategie, etwa CMP (chemisch-mechanisches Polieren) und dergleichen angewendet werden kann, um das in 2h gezeigte Bauelement 200 zu erhalten.
  • 2i zeigt schematisch das Bauelement 200 in einer Phase, in der die Kontaktstruktur 220 fertig gestellt ist und Kontaktelemente 223 aufweist, die eine Verbindung zu dem Transistor 250 herstellen. Beispielsweise umfasst die Kontaktstruktur 220 ein weiteres dielektrisches Material 224, möglicherweise in Verbindung mit einem Ätzstoppmaterial 225, die in Form beliebiger geeigneter dielektrischer Materialien bereitgestellt werden können. Somit stellen die Kontaktelemente 223 eine Verbindung zu den Drain- und Sourcegebieten 252, 251 her und auch eine Verbindung zu der Gateelektrodenstruktur 260, d. h. zu der Gateelektrode 263. Es kann eine beliebige geeignete Prozessstrategie angewendet werden, um die Kontaktstruktur 220, wie sie in 2i gezeigt ist, herzustellen, wobei komplexe Lithographiestrategien angewendet werden können auf Grund der geringeren lateralen Abmessung des Transistors 250, dessen Abmessung somit nicht mehr durch den Einbau eines eingebetteten Ladungsspeichergebiets beschränkt ist, das auf der Grundlage von Lithographieprozessen herzustellen ist.
  • Folglich kann der Abstandshalter 262s auf der Drainseite, d. h. ausgebildet über dem Kanalgebiet 253 und dem Draingebiet 252, als ein selbstjustiertes Ladungsspeichergebiet dienen, das Ladungsträger mit der Gateelektrode 263 durch das dielektrische Material 261 austauschen kann, während eine Einprägung energiereicher Ladungsträger aus den Kanalgebiet 253 in den Abstandshalter 262s zum Programmieren und Löschen des Transistors 250 im Wesentlichen vermieden wird, wie dies nachfolgend erläutert ist.
  • 2j zeigt schematisch das Leckstromverhalten eines dielektrischen Materials mit großem ε, das durch die Kurve B repräsentiert ist, gegenüber dem Leckstromverhalten eines konventionellen dielektrischen Materials, etwa Siliziumdioxid, das durch die Kurve A dargestellt ist, in sehr schematischer Weise. Wie gezeigt, repräsentiert die horizontale Achse die Gatespannung, d. h. eine Spannung, die der Gateelektrode und dem Drain oder dem Source des entsprechenden Transistors zugeführt wird, während die vertikale Achse den resultierenden Leckstrom in willkürlichen Einheiten darstellt. Wie gezeigt, ist bei moderat geringen Gatespannungen, die die Betriebsspannungen komplexer Transistoren in einem normalen Betriebsmodus repräsentieren können, der Leckstrom eines konventionellen Gatedielektrikumsmaterials, d. h. der Kurve A, deutlich höher im Vergleich zu einem dielektrischen Material mit großem ε, d. h. der Kurve B, wenn dieses Material beispielsweise als Hafniumoxid bereitgestellt wird. Es sollte beachtet werden, dass die entsprechenden Dickenwerte dieser Materialien so gewählt sind, dass im Wesentlichen die gleiche Oxidäquivalenzdicke erreicht wird. Somit zeigt, wie dies auch erwartet wird, bei normalen Betriebsspannungen das dielektrische Material mit großem ε ein besseres Leistungsverhalten. Bei höheren Spannungen andererseits, beispielsweise in dem gezeigten Beispiel bei ungefähr oberhalb 1,4 Volt, steigt der Leckstrom des dielektrischen Materials mit großem ε stärker an und ist höher im Vergleich zu dem konventionellen dielektrischen Material. Folglich kann dieser Effekt in einigen anschaulichen Ausführungsformen vorteilhaft ausgenutzt werden, um Leckströme durch ein dielektrisches Material mit großem ε bei einer geringeren Spannung im Vergleich zu einem konventionellen dielektrischen Material zu erzeugen, wodurch es möglich ist, geringere Programmierspannungen und Löschspannungen anzuwenden, wie dies nachfolgend beschrieben wird.
  • 2k zeigt schematisch einen Vorgang zum Programmieren des Transistors 250, wenn dieser einen n-Kanaltransistor darstellt, auf der Grundlage einer überlegenen Programmierstabilität im Vergleich zu konventionellen Vorgehensweisen, wie dies beispielsweise mit Bezug zu 1e beschrieben ist. Wie gezeigt, wird eine moderat hohe Spannung an das Drain 252 angelegt, die jedoch deutlich geringer ist im Vergleich zu konventionellen Programmierspannungen. Beispielsweise wird eine Spannung über 1 Volt und kleiner als ungefähr 5 Volt angelegt, während das Source 251 und die Gateelektrode 263 auf einer geringeren Versorgungsspannung, d. h. bei 0 Volt, gehalten werden. Auf Grund der höheren Programmierspannung werden Ladungsträger 263c von der Gateelektrode 263 in den schwebenden Abstandshalter 262s übertragen und werden somit darin angesammelt, wodurch die „stationäre” Ladung in dem Abstandshalter 262s bereitgestellt wird.
  • 2l zeigt schematisch das Halbleiterbauelement 200 in einem normalen Betriebsmodus, wenn der Transistor 250 in einem programmierten Zustand ist, d. h. wenn Ladungsträger 263c in dem schwebenden Abstandshalter 262s angeordnet sind. In diesem Falle wird die normale Betriebsspannung, beispielsweise +1 Volt, an die Gateelektrode 263 angelegt, während das Source 251 bei der tiefen Versorgungsspannung gehalten wird. In diesem Falle bildet sich ein leitender Kanal 255 beginnend von dem Sourcegebiet 251 auf Grund der positiv vorgegebenen Gateelektrode 263 aus, während jedoch die negativen Ladungen 263c in dem Abstandshalter 262s zu einer wirksamen „Unterbrechung” oder Abschnürung des Kanals 255 führen, woraus sich ein Hochimpedanzzustand des Transistor 250 ergibt.
  • 2m zeigt schematisch das Bauelement 200 während eines Löschmodus, in welchem eine moderat hohe Löschspannung, beispielsweise eine Spannung über 1 Volt, an die Gateelektrode 263 angelegt wird, während die Drain- und Sourcegebiete 252, 251 auf der niedrigen Versorgungsspannung liegen. Folglich können die Ladungsträger 263c durch das Gatedielektrikumsmaterial 261 in die Elektrodenstruktur 263 tunneln.
  • 2n zeigt schematisch das Halbleiterbauelement 200 in normalen Betriebsmodus, wenn der Transistor 250 in dem gelöschten oder nicht-programmierten Zustand vorliegt, d. h. Ladungsträger wurden aus dem schwebenden Abstandshalter 262s abtransportiert. In diesem Falle baut sich der leitende Kanal 255 von dem Sourcegebiet 251 über das Kanalgebiet 253 auf und verbindet sich mit dem Draingebiet 252 auf Grund des Fehlens negativer Überschussladungen in dem Abstandshalter 262s.
  • Auf der Grundlage der übrigen Programmier- und Löschprozeduren kann somit der Transistor 250 in einen niederohmigen Zustand und einen hochohmigen Zustand gebracht werden, wie dies für eine Speicherzelle erforderlich ist, was auf der Grundlage moderat geringer Programmier- und Löschspannungen im Vergleich zu konventionellen Strategien möglich ist.
  • 2o zeigt schematisch das Bauelement 200 während einer Programmierphase, wenn der Transistor 250 ein p-Kanaltransistor ist. In diesem Fall wird eine moderat hohe Programmierspannung, beispielsweise über 1 Volt, abhängig von den Eigenschaften des dielektrischen Materials in der Gateelektrodenstruktur 260, an das Draingebiet 252 angelegt, während die Gateelektrode 263 auf der niedrigen Versorgungsspannung gehalten wird. Folglich können, wie zuvor erläutert ist, die Überschussladungsträger 263c in das schwebende Abstandshalterelement 262s übertragen werden.
  • 2p zeigt schematisch das Bauelement 200 während des normalen Betriebsmodus, d. h. mit einer Versorgungsspannung von beispielsweise 1 Volt, die an das Sourcegebiet 251 angelegt ist, während die Gateelektrode 263 auf der niedrigen Versorgungsspannung liegt. Folglich baut sich ein leitender Kanal 255 auf und verbindet sich auf Grund der Anwesenheit der negativen Überschussladung 262c in dem schwebenden Abstandshalter 262s mit dem Draingebiet 252, wodurch ein Zustand mit geringem Widerstand geschaffen wird.
  • 2q zeigt schematisch das Bauelement 200, wenn der Transistor 250s gelöscht wird, wobei die Löschspannung von beispielsweise mehr als 1 Volt an die Gateelektrode 263 angelegt wird, während das Draingebiet 252 mit einer niedrigen Versorgungsspannung verbunden ist. Folglich wird zumindest der größte Teil der Überschussladung 263c in die Gateelektrode 263 übertragen.
  • In 2r ist der normale Betriebsmodus des Bauelements 200 nach dem Löschen des Transistors 250 dargestellt. In diesem Falle ist der leitende Kanal 255 nicht mit dem Draingebiet 252 auf Grund des Fehlens ausreichender Überschussladung in dem schwebenden Abstandshalter 262s verbunden, woraus sich ein hochohmiger Zustand ergibt.
  • Folglich können p-Kanaltransistoren und n-Kanaltransistoren effizient als nicht-flüchtige Speichertransistoren verwendet werden, wobei geringere Abmessungen auf Grund der selbstjustierenden Natur des Fertigungsprozesses eingerichtet werden können. Im Gegensatz zu konventionellen nicht-flüchtigen Speichertransistoren findet ein Ladungstransfer zu und von dem Ladungsspeichergebiet statt mittels der Gateelektrode, anstatt dass der Übergang der Ladungsträger durch die eigentliche Gatedielektrikumsschicht erforderlich ist, wodurch ein besseres Langzeitverhalten erreicht wird, d. h. es wird eine größere Anzahl an Schreib- und Löschzyklen des Speichertransistors erreicht. Ferner ist die Prozessstrategie mit komplexen Austauschgateverfahren verträglich, in denen Hochleistungsgateelektrodenstrukturen in anderen Transistorelementen vorgesehen werden.
  • Mit Bezug zu den 2s bis 2u werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das Konzept eines schwebenden Abstandshalters auf eine beliebige geeignete Gateelektrodenstruktur angewendet wird.
  • 2s zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der die Drain- und Sourceerweiterungsgebiete 252e, 251e in dem aktiven Gebiet 202a gebildet sind und eine asymmetrische Konfiguration in Bezug auf die Gateelektrodenstruktur 260 besitzen, die ein Gatedielektrikumsmaterials 261a aufweist, etwa ein Material mit einem dielektrischen Material mit großem ε in Verbindung mit einem konventionellen dielektrischen Material, oder das Material 261a ist in Form eines konventionellen dielektrischen Materials vorgesehen, etwa in Form von Siliziumoxinitrid und dergleichen. Des weiteren umfasst die Gateelektrodenstruktur 260 ein Elektrodenmaterial 263a, etwa ein Polysiliziummaterial, möglicherweise in Verbindung mit einem metallenthaltenden Elektrodenmaterial, wodurch eine Metallgateelektrodenstruktur mit großem ε vorgesehen wird, wenn das Material 261a ein dielektrisches Material mit großem ε enthält. In anderen Fällen ist das Elektrodenmaterial 263a aus einem Halbleitermaterial aufgebaut, etwa Polysilizium, und dergleichen. Bei Bedarf ist weiterhin ein Deckmaterial 267 über dem Material 263a vorgesehen, während in anderen Fällen das Material 267 bereits in einer früheren Fertigungsphase entfernt wurde. Der schwebende Seitenwandabstandshalter 262 ist an den Seitenwänden der Gateelektrodenstruktur 260 in Verbindung mit einem geeigneten dielektrischen Material 261 ausgebildet, etwa in Form eines Siliziumdioxidmaterials, das eine geeignete Dicke aufweist, um damit in geeigneter Weise als eine Ladungstransferschicht zu dienen, wie dies auch zuvor mit Bezug zu dem konventionellen Halbleiterbauelement 100 erläutert ist.
  • Es sollte beachtet werden, dass das in 2s gezeigte Bauelement 200 auf der Grundlage ähnlicher Prozesstechniken hergestellt werden kann, wie sie auch zuvor beschrieben sind, beispielsweise durch Vorsehen der Erweiterungsgebiete 251e, 252e, während die Gateelektrodenstruktur 260 gemäß einer geeigneten Prozessstrategie hergestellt wird, um damit das gewünschte elektrische Leistungsverhalten und die gewünschte Gatelänge zu erhalten. Z. B. wird ein dielektrisches Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial in einer frühen Fertigungsphase zusammen mit einem Siliziummaterial vorgesehen, während in anderen Fällen eine konventionelle Elektrodenstruktur vorgesehen wird, ohne dass jedoch eine Einschränkung der lateralen Abmessungen durch komplexe Lithographieprozesse auf Grund der selbstjustierten Natur des Abstandshalters 262s erfolgt.
  • 2t zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst der Transistor 250 die Drain- und Sourcegebiete 252, 251 mit den Metallsilizidgebieten 254. Ferner ist in einigen anschaulichen Ausführungsformen ein Metallsilizid 263b auch in dem Elektrodenmaterial 263a vorgesehen, was bewerkstelligt werden kann, indem die Deckschicht 267 vor dem Ausführen eines entsprechenden Silizidierungsprozesses entfernt wird. Wie zuvor erläutert ist, kann somit der schwebende Abstandshalter 262s über einem Teil des Kanalgebiets 253 und dem Draingebiet 252 angeordnet und von der Gateelektrode 263a und den Gebieten 253, 252 durch das dielektrische Material 261e getrennt werden. Zu beachten ist, dass eine Höhe des Abstandshalters 262s geeignet reduziert werden kann, beispielsweise beim Herstellen des Abstandshalters, um damit einen Kontakt mit dem Metallsilizidgebiet 263 zu vermeiden.
  • 2u zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist die Kontaktstruktur 220 vorgesehen und besitzt einen ähnlichen Aufbau, wie dies beispielsweise in 1a gezeigt ist, wenn auf dem konventionellen Speichertransistor verwiesen ist. Der Transistor 250 ist in einer Phase gezeigt, in der Überschussladung in dem schwebenden Abstandshalter 262s während eines Programmiervorgangs akkumuliert wird, wobei der Vorgang auf der Grundlage einer konventionellen Strategie ausgeführt werden kann, beispielsweise durch Anlegen einer hohen Spannung, etwa von 12 Volt, an die Gateelektrode 263a, 263b und an das Draingebiet 252, wenn der Transistor 250 einen n-Kanaltransistor darstellt. Beim Aufbau des leitenden Kanals 255 in dem Kanalgebiet 253 werden somit energiereiche Ladungsträger in den Abstandshalter 262s übertragen, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. In ähnlicher Weise wird beim Löschen des Transistors 250 die Überschussladung über das Draingebiet 252 abgeführt, wie dies auch zuvor erläutert ist. Somit kann eine konventionelle Programmier- und Löschstrategie angewendet werden, wobei dennoch ein hoher Grad an Flexibilität bei der Gestaltung der Gateelektrodenstruktur 260 erreicht wird, etwa im Hinblick auf die Materialzusammensetzung und insbesondere im Hinblick auf die lateralen Abmessungen auf Grund der selbstjustierten Natur des schwebenden Abstandshalters 262s.
  • Mit Bezug zu den 3a bis 3n werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das Ladungsspeichergebiet in dem Gateelektrodenmaterial eingebettet ist, allerdings im Gegensatz zu konventionellen Strategien in einer selbstjustierenden Weise, d. h. ohne das Erfordernis eines zusätzlichen Lithographieprozesses, um das Ladungsspeichergebiet innerhalb der Gateelektrodenstruktur zu strukturieren.
  • 3a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 mit einem Substrat 301 und einer Halbleiterschicht 202, in der ein aktives Gebiet 302a ausgebildet ist, in und über welchem ein Speichertransistor 350 vorgesehen ist. Der Transistor 350 umfasst eine Gateelektrodenstruktur 360 mit einem Platzhaltermaterial 366, etwa Polysilizium, und dergleichen. Ferner ist ein dielektrisches Material 361a vorgesehen, etwa in Form von Siliziumdioxid, Siliziumoxinitrid und dergleichen. Des weiteren ist ein Ladungsspeichermaterial 362, etwa in Form von Siliziumnitrid und dergleichen, auf dem dielektrischen Material 361a ausgebildet und erstreckt sich, im Gegensatz zu konventionellen Vorgehensweisen, entlang der gesamten Länge der Gateelektrodenstruktur 360. Der Transistor 350 umfasst ferner Drain- und Sourcegebiete 352, 351, die einen symmetrischen Aufbau im Hinblick auf die Gateelektrodenstruktur 360 besitzen, d. h. die Gebiete 352, 351 überlappen mit der Gateelektrode 366 entsprechend den Erfordernissen. Ferner sind Metallsilizidgebiete 354 in den Drain- und Sourcegebieten 352, 351 vorgesehen, und eine Kontaktstruktur oder zumindest ein Teil davon 320 ist bereitgestellt, beispielsweise mit Materialien 321, 322 in Form von Siliziumnitrid, Siliziumdioxid und dergleichen.
  • Das in 3a gezeigte Halbleiterbauelement 300 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das aktive Gebiet 302a wird gemäß einer beliebigen geeigneten Prozessstrategie vorgesehen, wie dies auch beispielsweise zuvor erläutert ist, und danach werden geeignete Materialien für die Schichten 361, 362 und 366 möglicherweise in Verbindung mit weiteren Materialien, etwa einem dielektrischen Deckmaterial, Hartmaskenmaterialien, und dergleichen, vorgesehen und diese werden schließlich gemäß den kritischen Sollabmessungen strukturiert. Somit wird auch das Ladungsspeichermaterial 362 zusammen mit einem Gateschichtstapel strukturiert. Daraufhin werden die Drain- und Sourcegebiete 351, 352 gemäß gut etablierter Implantationstechniken vorgesehen, wobei etwa eine Seitenwandabstandshalterstruktur 355 als eine Implantationsmaske dient. Nach jeglichen Ausheizprozessen werden die Metallsilizidgebiete 354 hergestellt und es werden die Materialien 321, 322 aufgebracht und eingeebnet, wodurch das Material 366 freigelegt wird. Daraufhin wird das Material 366 durch ein geeignetes selektives Ätzrezept entfernt, etwa mittels nasschemischer Ätzrezepte in Form von TMAH (Tetramethylammoniumhydroxid), um das Siliziummaterial selektiv in Bezug auf dielektrische Materialien zu entfernen. In anderen Fällen werden plasmaunterstützte Rezepte möglicherweise in Kombination mit nasschemischen Rezepten, angewendet. Während dieses Ätzprozesses dient das Ladungsspeichermaterial 362 als ein effizientes Ätzstoppmaterial.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Gateöffnung 360o in der Gateelektrodenstruktur 360 beim Entfernen des Platzhaltermaterials 366 (siehe 3a) erzeugt wird. Ferner wird die Gateöffnung 360o als ein effiziente Implantationsmaske während eines Implantationsprozesses 306 verwendet, in welchem eine geeignete Implantationssorte in die Schicht 362 in lokal selektiver Weise innerhalb der Gateöffnung 360o eingeführt wird, wodurch das Ätzverhalten des Materials 362 modifiziert wird.
  • Es ist gut bekannt, dass eine Vielzahl an Ätzchemien sehr sensitiv auf den Einbau von Materialsorten in ein Basismaterial reagieren, was zu einer erhöhten oder einer geringeren Ätzrate führen kann. Beispielsweise besitzt Flusssäure, das zum Ätzen von Siliziumdioxid verwendet wird, auch eine gewisse Ätzrate in einem Siliziumnitridmaterial, wenn darin eine größere Menge an Wasserstoff eingebaut ist. In ähnlicher Weise kann die Ätzrate von Siliziumdioxid durch das Einführen zusätzlicher Atomsorten modifiziert werden. Durch Ausführen des Implantationsprozesses 306 in der Weise, dass sich ein lokal variierender Einbau der Implantationssorte ergibt, kann somit die gewünschte lokale variierende Ätzmodifizierung erreicht werden. Beispielsweise wird ein geeigneter Neigungswinkel β, d. h. der Winkel zwischen dem eintreffenden Ionenstrahl und einer Oberflächennormale 302s, so festgelegt, dass ein Teil 326r an der Sourceseite des Transistors 350 vorzugsweise dem Ionenbeschuss ausgesetzt wird, während ein Bereich 362 effizient „abgeschattet” wird. Beispielsweise kann durch Einbau einer Wasserstoffsorte die Ätzrate des Materials 362, wenn dieses aus Siliziumnitrid aufgebaut ist, in dem Bereich 362r stark erhöht werden. In anderen Fällen können andere geeignete Materialsysteme ermittelt werden, in denen die Ätzrate effizient auf der Grundlage eines Ionenbeschusses modifiziert wird. Wenn etwa eine Sorte erkannt wird, die zu einer ausgeprägten Verringerung der Ätzrate führt, kann der Implantationswinkel Beta so festgelegt werden, dass der Bereich 362s beaufschlagt wird, während der Bereich 362r abgeschattet ist.
  • 3c zeigt schematisch das Halbleiterbauelement 300, wenn es der Einwirkung einer reaktiven Ätzumgebung 307 ausgesetzt ist, in welcher der Bereich 362r (siehe 3b) effizient entfernt wird, während ein ausgeprägter Anteil des Gebiets 362s beibehalten wird, wodurch ein Ladungsträgergebiet in der Gateöffnung 360o hergestellt wird. Wie zuvor erläutert ist, kann der Prozess 307 auf der Grundlage einer beliebigen geeigneten Chemie eingerichtet werden, die empfindlich auf den Einbau einer geeigneten Implantationssorte reagiert, wie dies zuvor erläutert ist.
  • 3d zeigt schematisch das Bauelement 300 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Gatedielektrikumsmaterial 361, etwa ein dielektrisches Material mit großem ε in der Gateöffnung 360o und auf dem Ladungsspeichergebiet 362s und auf einem freiliegenden Bereich des dielektrischen Materials 361a gebildet wird. Dazu kann eine beliebige geeignete Abscheidetechnik angewendet werden, wie dies auch zuvor erläutert ist. Zu beachten ist, dass bei Bedarf Material 361a entfernt und durch ein geeignetes dielektrisches Material, etwa Siliziumdioxid, und dergleichen ersetzt werden kann, das eine gewünschte Dicke besitzt, so dass dieses in Verbindung mit dem Material 361 als ein effizientes Gatedielektrikumsmaterial dient. In diesem Falle kann das unter dem Gebiet 362s ausgebildete dielektrische Material 361a geeignet an das Leckstromverhalten zum Übertragen von Ladung von und in das Gebiet 362s angepasst werden.
  • 3e zeigt schematisch das Bauelement 300 mit einem Elektrodenmaterial 363, das in und über der Gateöffnung 360o ausgebildet. Das Material 363 enthält ein beliebiges geeignetes Material oder mehrere Materialien, um damit die gewünschte Leitfähigkeit zu erreichen und um die Austrittsarbeit der Gateelektrodenstruktur 360 gemäß den Bauteilerfordernissen einzustellen. Daraufhin wird überschüssiges Material abgetragen, etwa durch CMP und dergleichen, und die weitere Bearbeitung wird fortgesetzt, indem ein dielektrisches Material über der resultierenden Struktur ausgebildet wird.
  • 3f zeigt schematisch das Bauelement 300, wobei die Kontaktstruktur 320 ein oder mehrere weitere dielektrische Materialien 324 aufweist, die dann strukturiert werden, um Kontaktöffnungen zu erzeugen und entsprechende Kontaktelemente 323 darin herzustellen, so dass diese eine Verbindung zu dem Transistor 350 herstellen, wie dies auch zuvor erläutert ist.
  • Das Programmieren und das Löschen des Transistors 350 während des Betriebs kann auf der Grundlage von Prozeduren bewerkstelligt werden, wie sie auch zuvor mit Bezug zu dem konventionellen Speichertransistor 100 erläutert sind.
  • 3g zeigt schematisch das Bauelement 300 gemäß weiterer anschaulicher Ausführungsformen, in denen die Gateöffnung 360o in der Gateelektrodenstruktur 360 vorgesehen ist, wobei ein Ladungsspeichermaterial weiterhin in der Öffnung 360 ausgebildet ist. In diesem Falle kann somit ein hoher Grad an Kompatibilität für die Gateelektrodenstruktur 360 in Bezug auf die Gateelektrodenstrukturen von anderen Feldeffekttransistoren erreicht werden.
  • 3h zeigt schematisch das Bauelement 300, wobei das dielektrische Material 362 in der Gateöffnung 360o ausgebildet ist. Das Material 362 kann in Form eines Siliziumnitridmaterials oder eines anderen geeigneten Ladungsspeichermaterials bereitgestellt werden. In einigen anschaulichen Ausführungsformen wird das Material 362 zusammen mit einem Maskenmaterial 369, etwa einem Siliziumdioxidmaterial und dergleichen, vorgesehen, wobei dies von der Verfügbarkeit von Ätzchemien abhängt, die effizient auf den Einbau einer Implantationssorte reagieren. Die Schichten 362 und die optionale Schicht 369 können auf der Grundlage einer beliebigen geeigneten Abscheidetechnik bereitgestellt werden, etwa durch CVD, und dergleichen.
  • 3i zeigt schematisch das Bauelement 300 während des Ionenimplantationsprozesses 306, in welchem die Gateöffnung 360o als eine effiziente Maske für das selektive Modifizieren des Ätzverhaltens des Materials 362 und/oder des Materials 369, falls dieses vorgesehen ist, verwendet wird. D. h., eine Sorte zum Erhöhen oder zum Verringern der Ätzrate kann effizient während des Prozesses 306 eingebaut werden.
  • 3j zeigt schematisch das Bauelement 300 während eines Ätzprozesses 308, in welchem ein Teil des Materials 362 entfernt wird, wenn die optionale Schicht 369 nicht vorgesehen ist, wodurch das Material 362 zumindest an dem Bereich 362s beibehalten wird, der als das Ladungsspeichergebiet dient, wie dies zuvor erläutert ist. In anderen Fällen wird der Ätzprozess 308 angewendet, um das Maskenmaterial 369 so zu strukturieren, dass ein Bereich 362r in der Gateöffnung 360o frei liegt. Dazu wird ein geeignetes Ätzrezept angewendet, das selektiv auf die implantierte Sorte reagiert, wie dies auch zuvor erläutert ist.
  • 3k zeigt schematisch das Bauelement 300 während eines weiteren Ätzprozesses 309 in Ausführungsformen, in denen das Material 369 als ein effizientes Maskenmaterial dient. Wie gezeigt, wird der Bereich 362s durch das Maskenmaterial 369 möglicherweise in Verbindung mit dem Material 362 an Seitenwänden der Gateelektrodenstruktur 360 auf der Drainseite des Transistors 350 beibehalten. Während des Ätzprozesses 309 dient der freiliegende Bereich der dielektrischen Schicht 361a als ein effizientes Ätzstoppmaterial, das nachfolgend entfernt und durch ein anderes geeignetes dielektrisches Material bei Bedarf ersetzt werden kann.
  • 3l zeigt schematisch das Bauelement 300 in einer fortgeschrittenen Fertigungsphase, in der ein dielektrisches Material 361, etwa ein dielektrisches Material mit großem ε, in der Gateelektrodenstruktur 360 zusammen mit dem Elektrodenmaterial 363 vorgesehen ist, das einen geeigneten Aufbau besitzt, wie dies auch zuvor erläutert ist. Daraufhin wird die Bearbeitung fortgesetzt, indem überschüssiges Material entfernt wird, wie auch zuvor erläutert ist. Folglich kann auch in diesem Falle das Ladungsspeichergebiet 362s in einer späteren Fertigungsphase in selbstjustierender Weise bereitgestellt werden, d. h. ohne dass Erfordernis eines speziellen Lithographieprozesses.
  • 3m zeigt schematisch das Halbleiterbauelement 300 gemäß weiterer anschaulicher Ausführungsformen, in denen das Ladungsspeichergebiet 362s selektiv in der Gateöffnung 360o in selbstjustierender Weise bereitgestellt wird, wie dies zuvor erläutert ist. Das Gebiet 362s ist von dem Draingebiet 352 und dem Kanalgebiet 363 durch das dielektrische Material 361a getrennt, das eine moderat große Dicke so besitzt, dass ein Ladungsträgerübergang beim Programmieren und Löschen des Transistors 350 im Wesentlichen vermieden wird. Dazu wird beim Strukturieren der Gateelektrodenstruktur 360 ein geeignetes Material, etwa Siliziumdioxid, Siliziumoxinitrid, mit einer gewünschten Dicke verwendet. Nach der Herstellung des Materials 362s wird ein weiterer Prozess 310 ausgeführt, etwa ein Ätzprozess zum Entfernen eines Teils des Materials 361a, um damit dessen Dicke zu entfernen, wie dies durch 361b angedeutet ist, während in anderen anschaulichen Ausführungsformen der freiliegende Bereich des Materials 361a durch ein anderes geeignetes dielektrisches Material mit gewünschter Zusammensetzung und Dicke ersetzt wird. Beispielsweise kann in diesem Falle der Prozess 310 zusätzlich einen Oxidationsprozess, eine Oberflächenbehandlung und dergleichen enthalten. Daraufhin geht die Bearbeitung weiter, indem ein dielektrisches Material mit großem ε in der Gateöffnung 360o abgeschieden wird, wie dies auch zuvor erläutert ist, wodurch auch ein dielektrisches Material mit großem ε auf dem Ladungsspeichergebiet 362 bereitgestellt wird. Daraufhin wird ein geeignetes Elektrodenmaterial abgeschieden, wie diese auch zuvor beschrieben ist.
  • 3m zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst die Gateelektrodenstruktur 360 ein dielektrisches Material mit großem ε 361 in Verbindung mit einem Elektrodenmaterial 361. Folglich ist das Gebiet 362 von der Elektrode 363 durch das dielektrische Material mit großem ε 361 getrennt und ist von dem Draingebiet 352 und dem Kanalgebiet 353 durch das dielektrische Material 361a getrennt. Wie zuvor mit Bezug zu dem Bauelement 200 erläutert ist, kann somit das Leckstromverhalten des dielektrischen Materials mit großem ε 361 vorteilhaft während des Programmierens und Löschens des Transistors 350 ausgenutzt werden, so dass Überschussladung, die durch 363c benannt ist, in das Gebiet 362s eingeführt wird oder davon entfernt wird über das dielektrische Material mit großem ε 361 aus und in die Elektrode 363, ohne dass ein Einprägen energiereicher Ladungsträger über das Kanalgebiet 353 und das Draingebiet 352 erforderlich ist. Wie zuvor erläutert ist, können somit auch in diesem Falle deutlich geringere Programmier- und Löschspannungen angewendet werden, wodurch der Betrieb des Transistors 350 während jeglicher Schreibzyklen merklich vereinfacht wird.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken, Halbleiterbauelemente und Programmier- und Löschprozeduren bereit, in denen ein besseres Leistungsverhalten und eine bessere Kompatibilität zu komplexen Fertigungsstrategien bereitgestellt wird, indem ein selbstjustiertes Ladungsspeichergebiet vorgesehen wird, das in dem Elektrodenmaterial eingebettet ist, oder das in Form eines Seitenwandabstandshalters vorgesehen ist. Ferner kann in einigen anschaulichen Ausführungsformen das Leckstromverhalten von dielektrischen Materialien mit großem ε vorteilhaft ausgenutzt werden, um die erforderlichen Programmier- und Löschspannungen zu reduzieren. Folglich können nicht-flüchtige Speichertransistoren mit kleineren Gesamtabmessungen implementiert werden, während gleichzeitig ein hohes Maß an Flexibilität bei der Kombination von nicht-flüchtigen Speichertransistoren mit anderen komplexen Schaltungselementen und Fertigungsstrategien erreicht wird. Beispielsweise können vollständige Austauschgateverfahren angewendet werden, während in anderen Fällen konventionelle Gateelektrodenstrukturen oder Metallgateelektrodenstrukturen mit großem ε, die in einer frühen Fertigungsphase erzeugt werden, in Verbindung mit den nicht-flüchtigen Speichertransistoren eingesetzt werden.

Claims (15)

  1. Nicht-flüchtiger Speichertransistor mit: einer Gateelektrode (263), die über einem Halbleitergebiet (202a) ausgebildet und davon durch eine Gateisolationsschicht (261, 261b) getrennt ist; einem Sourcegebiet (251), das in dem Halbleitergebiet (202a) gebildet ist und mit einem Kanalgebiet (253) auf einer Sourceseite des Speichertransistors (250) verbunden ist; einem Draingebiet (252), das in dem Halbleitergebiet (202a) ausgebildet ist und mit dem Kanalgebiet (253) an einer Drainseite des Speichertransistors (250) verbunden ist; einem ersten schwebenden Seitenwandabstandshalter (262s), der an einer Seitenwand der Gateelektrode (263), an der Drainseite des Speichertransistors (250) ausgebildet ist, wobei der erste schwebende Seitenwandabstandshalter (262s) über einem Teil des Kanalgebiets (253) und über einem Teil des Draingebiets (252) ausgebildet ist; einer ersten dielektrischen Schicht (261), die so ausgebildet ist, dass sie den ersten schwebenden Seitenwandabstandshalter (262s) von der Gateelektrode (263) trennt; einer zweiten dielektrischen Schicht (261b), die so ausgebildet ist, dass sie den ersten schwebenden Seitenwandabstandshalter (262s) von dem Kanalgebiet (253) und dem Draingebiet (252) trennt, wobei sich das Material der zweiten dielektrischen Schicht (261b) von dem Material der ersten dielektrischen Schicht (261) unterscheidet; und einem zweiten schwebenden Seitenwandabstandshalter, der an einer Seitenwand der Gateelektrode (263) an einer Sourceseite ausgebildet ist, wobei der zweite schwebende Seitenwandabstandshalter über einem Teil des Sourcegebiets (251) ausgebildet ist, ohne sich über dem Kanalgebiet (253) zu erstrecken.
  2. Nicht-flüchtiger Speichertransistor nach Anspruch 1, wobei die erste dielektrische Schicht (261) aus einem dielektrischen Material mit einem ε von 10 oder höher aufgebaut ist.
  3. Nicht-flüchtiger Speichertransistor nach Anspruch 2, wobei die zweite dielektrische Schicht (261b) aus einem dielektrischen Material mit einer Dielektrizitätskonstante aufgebaut ist, die kleiner ist als eine Dielektrizitätskonstante der ersten dielektrischen Schicht (261).
  4. Nicht-flüchtiger Speichertransistor nach Anspruch 1, wobei die Gateisolationsschicht ein dielektrisches Material mit einem ε von 10 oder höher aufweist.
  5. Nicht-flüchtiger Speichertransistor nach Anspruch 4, wobei die Gateelektrode (263) ein metallenthaltendes Elektrodenmaterial aufweist, das mechanisch mit der Gateisolationsschicht in Kontakt ist.
  6. Nicht-flüchtiger Speichertransistor nach Anspruch 1, wobei die Drain- und Sourcegebiete (252, 251) eine n-Leitfähigkeitsart besitzen.
  7. Nicht-flüchtiger Speichertransistor nach Anspruch 1, wobei die Drain- und Sourcegebiete (252, 251) eine p-Leitfähigkeitsart besitzen.
  8. Nicht-flüchtiger Speichertransistor nach Anspruch 1, wobei eine Programmierspannung kleiner als ungefähr 5 Volt ist.
  9. Verfahren zur Herstellung eines nicht-flüchtigen Speichertransistors, wobei das Verfahren umfasst: Bilden einer Gateelektrodenstruktur (260, 360) in einem Austauschgateverfahren auf einem Halbleitergebiet (202a, 302a); und Bilden eines dielektrischen Ladungsspeichergebiets (262s, 362s) in selbstjustierter Weise benachbart zu und elektrisch isoliert von einem Kanalgebiet (253, 353) und einem Draingebiet (252, 352) des Speichertransistors (250, 350).
  10. Verfahren nach Anspruch 9, wobei Bilden des dielektrischen Ladungsspeichergebiets (262s, 362s) umfasst: Entfernen eines strukturierten Platzhaltermaterials (266, 366) der Gateelektrodenstruktur (260, 360) derart, dass eine Gateöffnung (266o, 366o) gebildet wird, und Strukturieren eines Ladungsspeichermaterials (262, 362) in der Gateöffnung (266o, 366o).
  11. Verfahren nach Anspruch 10, wobei Bilden des dielektrischen Ladungsspeichergebiets (262s, 362s) ferner umfasst: Einstellen eines Ätzverhaltens des Ladungsspeichermaterials (262, 362) und/oder eines dielektrischen Maskenmaterials (369) derart, dass das Ätzverhalten lokal in der Gateöffnung (266o, 366o) variiert und Ausführen eines ersten Ätzprozesses auf der Grundlage des Ladungsspeichermaterials (262, 362) und/oder des Maskenmaterials (369), die das lokal variierende Ätzverhalten besitzen.
  12. Verfahren nach Anspruch 11, wobei Einstellen eines Ätzverhaltens des Ladungsspeichermaterials (262, 362) und/oder des Maskenmaterials (369) umfasst: Ausführen eines Implantationsprozesses (306) unter Anwendung eines Neigungswinkels.
  13. Verfahren nach Anspruch 11, wobei Bilden des dielektrischen Ladungsspeichergebiets (262s, 362s) ferner umfasst: Ausführen eines zweiten Ätzprozesses und Verwenden des Maskenmaterials (369) als eine Ätzmaske nach dem Ausführen des ersten Ätzprozesses.
  14. Verfahren nach Anspruch 9, wobei Bilden des Ladungsspeichergebiets (262s, 362s) umfasst: Bilden eines schwebenden Seitenwandabstandshalters (262s) an Seitenwänden einer Gateelektrode (263) der Gateelektrodenstruktur (260).
  15. Verfahren nach Anspruch 9, wobei Bilden der Gateelektrodenstruktur (260) umfasst: Entfernen eines Platzhaltermaterials (266) der Gateelektrodenstruktur (260) derart, dass eine Gateöffnung (266o) entsteht, und Bilden eines dielektrischen Materials (261) mit einem ε von 10 oder höher und einer metallenthaltenden Elektrode in der Gateöffnung (266o).
DE102010002455.4A 2010-02-26 2010-02-26 Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung Active DE102010002455B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010002455.4A DE102010002455B4 (de) 2010-02-26 2010-02-26 Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung
US12/939,282 US8507348B2 (en) 2010-02-26 2010-11-04 Field effect transistors for a flash memory comprising a self-aligned charge storage region
US13/937,600 US9054207B2 (en) 2010-02-26 2013-07-09 Field effect transistors for a flash memory comprising a self-aligned charge storage region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010002455.4A DE102010002455B4 (de) 2010-02-26 2010-02-26 Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102010002455A1 DE102010002455A1 (de) 2011-09-01
DE102010002455B4 true DE102010002455B4 (de) 2017-06-01

Family

ID=44501879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010002455.4A Active DE102010002455B4 (de) 2010-02-26 2010-02-26 Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (2) US8507348B2 (de)
DE (1) DE102010002455B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129856B2 (en) * 2011-07-08 2015-09-08 Broadcom Corporation Method for efficiently fabricating memory cells with logic FETs and related structure
US8829588B2 (en) * 2011-07-26 2014-09-09 Synopsys, Inc. NVM bitcell with a replacement control gate and additional floating gate
US8524564B2 (en) 2011-08-05 2013-09-03 Globalfoundries Inc. Full silicidation prevention via dual nickel deposition approach
US8730752B1 (en) * 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
US9105728B2 (en) 2012-07-24 2015-08-11 Qualcomm Mems Technologies, Inc. Multi-gate thin-film transistor
US9054209B2 (en) * 2012-08-16 2015-06-09 Globalfoundries Singapore Pte. Ltd. Compact charge trap multi-time programmable memory
US9412851B2 (en) * 2013-12-23 2016-08-09 United Microelectronics Corp. Method for fabricating semiconductor device including a patterned multi-layered dielectric film with an exposed edge
US20160190338A1 (en) * 2014-12-26 2016-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI728162B (zh) * 2017-08-02 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142543A1 (en) * 2001-04-03 2002-10-03 Chi-Hui Lin Method for manufacturing a self - aligned split-gate flash memory cell
US20040232475A1 (en) * 2003-05-20 2004-11-25 Kotaro Kataoka Semiconductor memory
US6831325B2 (en) * 2002-12-20 2004-12-14 Atmel Corporation Multi-level memory cell with lateral floating spacers
US6844587B2 (en) * 2002-09-17 2005-01-18 Samsung Electronics Co., Ltd. Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same
DE102004063690A1 (de) * 2004-10-01 2006-04-06 Hynix Semiconductor Inc., Ichon Nicht-volatiles Speicherbauelement mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben
US20060092702A1 (en) * 2004-10-29 2006-05-04 Lee Ming H Apparatus and method for programming and erasing virtual ground EEPROM without disturbing adjacent cells
US20060125122A1 (en) * 2004-12-14 2006-06-15 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
US7262458B2 (en) * 2003-05-16 2007-08-28 Sharp Kabushiki Kaisha Semiconductor memory device and portable electronic apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142543A1 (en) * 2001-04-03 2002-10-03 Chi-Hui Lin Method for manufacturing a self - aligned split-gate flash memory cell
US6844587B2 (en) * 2002-09-17 2005-01-18 Samsung Electronics Co., Ltd. Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same
US6831325B2 (en) * 2002-12-20 2004-12-14 Atmel Corporation Multi-level memory cell with lateral floating spacers
US7262458B2 (en) * 2003-05-16 2007-08-28 Sharp Kabushiki Kaisha Semiconductor memory device and portable electronic apparatus
US20040232475A1 (en) * 2003-05-20 2004-11-25 Kotaro Kataoka Semiconductor memory
DE102004063690A1 (de) * 2004-10-01 2006-04-06 Hynix Semiconductor Inc., Ichon Nicht-volatiles Speicherbauelement mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben
US20060092702A1 (en) * 2004-10-29 2006-05-04 Lee Ming H Apparatus and method for programming and erasing virtual ground EEPROM without disturbing adjacent cells
US20060125122A1 (en) * 2004-12-14 2006-06-15 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers

Also Published As

Publication number Publication date
US8507348B2 (en) 2013-08-13
US9054207B2 (en) 2015-06-09
DE102010002455A1 (de) 2011-09-01
US20110211394A1 (en) 2011-09-01
US20130299891A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
DE102010002455B4 (de) Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE102008045037B4 (de) Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
DE102006035650B4 (de) Verfahren zum Herstellen einer Speicheranordnung
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE102018206687B4 (de) Nicht-flüchtiges Speicherelement mit einem ersten Speichermechanismus und einem zweiten, ein ferroelektrisches Material aufweisenden Speichermechanismus, nicht-flüchtiges Speichertransistorelement mit einer ein ferroelektrisches Material aufweisenden vergrabenen isolierenden Schicht und ein Verfahren zu dessen Betrieb
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE112004001922B4 (de) Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102008007002B4 (de) Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE102013111011B4 (de) Verfahren zur Herstellung einer Speicherzelle mit Ladungsspeicherzellenstruktur und Verfahren zur Herstellung einer Speicherzellenanordnung mit Ladungsspeicherzellenstruktur
DE112006000208B4 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben, und Array von Speicherelementen
DE10039441A1 (de) Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
DE102012205977A1 (de) Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem Epsilon
DE102008030853B4 (de) Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE112013005974T5 (de) Ladungseinfang-Splitgatevorrichtung und Verfahren zum Herstellen derselben
EP1504471B1 (de) Schichtanordnung sowie speicheranordnung
DE102008045034B4 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
DE102018209597A1 (de) Transistorelement mit einer vergrabenen isolierenden schicht mit erweiterter funktion
EP1514304B1 (de) Verfahren zur herstellung einer nrom-speicherzellenanordnung

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115630

Ipc: H10B0043000000