JP6898929B2 - 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法 - Google Patents

可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法 Download PDF

Info

Publication number
JP6898929B2
JP6898929B2 JP2018529045A JP2018529045A JP6898929B2 JP 6898929 B2 JP6898929 B2 JP 6898929B2 JP 2018529045 A JP2018529045 A JP 2018529045A JP 2018529045 A JP2018529045 A JP 2018529045A JP 6898929 B2 JP6898929 B2 JP 6898929B2
Authority
JP
Japan
Prior art keywords
gate
layer
vertical fet
vertical
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018529045A
Other languages
English (en)
Other versions
JP2018537860A (ja
Inventor
アンダーソン、ブレント、アラン
ノヴァク、エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2018537860A publication Critical patent/JP2018537860A/ja
Application granted granted Critical
Publication of JP6898929B2 publication Critical patent/JP6898929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、一般に半導体デバイスの分野に関し、さらに具体的には修正ゲート長の形成に関する。
半導体デバイスの作製は、シリコン・ウエハなどの半導体基板中および基板上に電子部品を形成することを伴う。これらの電子部品は、１つ以上の導電層、１つ以上の絶縁層、および、特定の電気特性を達成するために半導体基板の部分の中に様々なドーパントを注入することによって形成されたドープ領域を含み得る。半導体デバイスは、誘電材料によって分離され、様々なレベルで介在し重なり合っているメタライズパターンとともに、トランジスタ、抵抗、コンデンサなどを含み、これらは半導体デバイスを相互接続して集積回路を形成する。
金属酸化膜半導体電解効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）などの電解効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、広く使われている半導体デバイスである。一般に、ＦＥＴは３つの電極（ｔｅｒｍｉｎａｌ）、すなわち、ゲート構造体（またはゲート・スタック）、ソース領域、およびドレイン領域を有する。いくつかの例において、半導体の本体を第四の電極（ｔｅｒｍｉｎａｌ）と見なしてよい。ゲート・スタックは、出力電流、すなわち、ＦＥＴのチャネル部分中のキャリアの流れを、電場または磁場を介して制御するために使われる構造体である。基板のこのチャネル部分は、半導体デバイスがオンにされると導電性になる、半導体デバイスのソース領域とドレイン領域との間の領域である。ソース領域は、半導体デバイス中のドープされた領域で、ここから大多数のキャリアがチャネル部分の中に流入する。ドレイン領域は、このチャネル部分の終端に所在する、半導体デバイス中のドープされた領域であり、この中にソース領域からチャネル部分を通ってキャリアが流入し、このドレイン領域を通って半導体デバイスの外部に流出する。各電極（ｔｅｒｍｉｎａｌ）には、導電プラグまたはコンタクトが電気的に連結される。１つのコンタクトはソース領域に作られ、１つのコンタクトはドレイン領域に作られ、１つのコンタクトはゲート・スタックに作られる。
多ゲート・デバイス、または複数ゲート電解効果トランジスタ（ＭｕＧＦＥＴ：ｍｕｌｔｉｐｌｅ ｇａｔｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）とは、ＭＯＳＦＥＴ（金属酸化膜半導体電解効果トランジスタ）を指し、これは単一のデバイス中に１つ以上のゲートを組み込んでいる。これら複数のゲートは、複数のゲート面が電気的に単一のゲートとしてふるまう単一のゲート電極によって、または独立したゲート電極によって制御されてよい。独立したゲート電極を用いる多ゲート・デバイスは、時として、多重独立ゲート電界効果トランジスタ（ＭＩＧＦＥＴ：Ｍｕｌｔｉｐｌｅ Ｉｎｄｅｐｅｎｄｅｎｔ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる。
本発明の諸実施形態は、複数のゲート長は、異なるＩｏｎ（オン電流）対Ｉｏｆｆ（オフ電流）のデバイスポイントを可能にする一般的な機能であると認識する。本発明の諸実施形態は、横方向トランジスタでは、より短いゲートによる不十分なＩｏｆｆおよびより長いゲートによる接触抵抗の増加に起因して、７ｎｍおよびそれを超えるノードで複数のゲート長をサポートするのは極めて困難であると認識する。本発明の諸実施形態は、垂直トランジスタへの移行が複数のゲート長をサポートする余地を可能にすると認識する。
本発明の一態様は、電界効果トランジスタ（ＦＥＴ）構造体の作製方法を開示する。本方法は、半導体基板上の第一垂直ＦＥＴの上にゲートを堆積する前に、該半導体基板上の第一垂直ＦＥＴの上に第一層を堆積するステップを含む。本方法は、半導体基板上の第二垂直ＦＥＴの上にゲートを堆積する前に、該半導体基板上の第二垂直ＦＥＴの上に第二層を堆積するステップをさらに含む。本方法は、第一垂直ＦＥＴ上の第一層を、第二垂直ＦＥＴ上の第二層よりも低い高さにエッチングするステップをさらに含む。本方法は、第一垂直ＦＥＴおよび第二垂直ＦＥＴ両方の上にゲート材料を堆積するステップをさらに含む。本方法は、第一垂直ＦＥＴおよび第二垂直ＦＥＴ両方の上のゲート材料を同一平面内の高さにエッチングするステップをさらに含む。
本発明の別の態様は、電界効果トランジスタ（ＦＥＴ）構造体の作製方法を開示する。本方法は、半導体基板上の第一垂直ＦＥＴの上にゲート材料の第一層を堆積するステップを含む。本方法は、半導体基板上の第二垂直ＦＥＴの上にゲート材料の第二層を堆積するステップをさらに含む。本方法は、該第一層の底面と第二層の底面とが同一平面内にあることをさらに含む。本方法は、第一垂直ＦＥＴ上のゲート材料の第一層をエッチングするステップをさらに含む。本方法は、第二垂直ＦＥＴ上のゲート材料の第二層をエッチングするステップをさらに含む。本方法は、該ゲート材料の第一層の最上面とゲート材料の第二層の最上面とが同一平面内にはないことをさらに含む。
本発明の別の態様は、電界効果トランジスタ（ＦＥＴ）構造体を開示する。本ＦＥＴ構造体は、半導体基板上に形成された第一垂直電解効果トランジスタ（ＦＥＴ）および該半導体基板上に形成された第二垂直ＦＥＴを含む。本構造体は、第二垂直ＦＥＴのゲート高さと同一平面内のゲート高さを有する第一垂直ＦＥＴをさらに含む。本構造体は、第一垂直ＦＥＴ上のゲートの下方に第一層を包含する該第一垂直ＦＥＴをさらに含む。本構造体は、第二垂直ＦＥＴ上のゲートの下方に第二層を包含する該第二垂直ＦＥＴをさらに含む。本構造体は、第一垂直ＦＥＴ上のゲートの下方の第一層および第二垂直ＦＥＴ上のゲートの下方の第二層が第一半導体材料から成ることをさらに含む。本構造体は、第二垂直ＦＥＴ上のゲートの下方の該層が、第一垂直ＦＥＴ上のゲートの下方の該層と同一平面内にはないことをさらに含む。本構造体は、第一垂直ＦＥＴ上のゲートの底面が、第二垂直ＦＥＴ上のゲートの底面と同一平面内にはないことをさらに含む。
本発明の別の態様は、電界効果トランジスタ（ＦＥＴ）構造体を開示する。本ＦＥＴ構造体は、半導体基板上に形成された第一垂直電解効果トランジスタ（ＦＥＴ）および該半導体基板上に形成された第二垂直ＦＥＴを含む。本構造体は、第二垂直ＦＥＴのゲート高さと同一平面内にはないゲート高さを有する第一垂直ＦＥＴをさらに含む。本構造体は、第一垂直ＦＥＴ上のゲートの上方に第一層を包含する第一垂直ＦＥＴをさらに含む。本構造体は、第二垂直ＦＥＴ上のゲートの上方に第二層を包含する第二垂直ＦＥＴをさらに含む。本構造体は、第一垂直ＦＥＴ上のゲートの底面が、第二垂直ＦＥＴ上のゲートの底面と同一平面内にあることをさらに含む。
以下の詳細な説明は、例として示すものでありこれらだけに限定することは意図されていないが、添付の図面と組み合わせにおいて最善に理解されよう。
本発明の諸実施形態による、垂直トランジスタの断面図を表す。 図２Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図２Ｂは、本発明の諸実施形態による、底部Ｓ／Ｄがより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。 図３Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図３Ｂは、本発明の諸実施形態による、底部スペーサがより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。 図４Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図４Ｂは、本発明の諸実施形態による、ＨｉＫフットもしくはＷＦ金属またはその両方がより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。 図５Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図５Ｂは、本発明の諸実施形態による、ゲート最上部もしくはＷＦ金属またはその両方がより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。
本明細書において請求対象の構造体および方法の詳細な実施形態を開示するが、但し、開示する実施形態は、様々な形態に具現化することが可能である請求対象の構造体および方法の単なる例示あることが理解されるものである。加えて、様々な実施形態に関連して示される諸例の各々も例示を意図したもので限定ではない。さらに、これらの図は必ずしも一定縮尺でなく、一部の特徴は特定の構成要素の細部を示すために誇張されることがある。したがって、本明細書で開示する特定の構造的および機能的な詳細は、限定としてではなく、単に、当業者が本開示の方法および構造体を様々に利用するための教示のための代表的なベースとして解釈されるべきである。
本明細書中の「一実施形態」、「或る実施形態」、「例示の実施形態」などへの言及は、説明される実施形態が特定の特徴、構造、または特性を含み得ることを示すが、あらゆる実施形態が、必ずしもその特定の特徴、構造、または特性を含むわけではない。その上、かかる語句は必ずしも同一の実施形態に言及してはいない。さらに、或る実施形態に関連して特定の特徴、構造、または特性が説明される場合、明示で述べるかどうかにかかわらず、他の実施形態に関してもかかる特徴、構造、または特性が影響することは当業者の知識内であることを前提としている。
以降で説明の目的で、用語「上部の」、「下部の」、「右の」、「左の」、「垂直な」、「水平な」、「最上部の」、「底部の」およびこれらの派生語は、描写図中の方位として本開示の構造体および方法に関係することになろう。用語「上に重なる」、「頂上に」、「上に」、「上に位置する」、または「頂上に位置する」は、第一構造体などの第一要素が、第二構造体などの第二要素の上に存在することを意味し、界面構造体などの介在要素が第一要素と第二要素との間に存在してもよい。用語「直接接触」は、第一要素と第二要素とが、これら２つの要素の界面に、いかなる導電層、絶縁層、または半導体層の介在もなく接続されていることを意味する。
本発明の諸実施形態は、複数のゲート長は、異なるＩｏｎ（オン電流）対Ｉｏｆｆ（オフ電流）のデバイスポイントを可能にする一般的な機能であると認識する。本発明の諸実施形態は、横方向トランジスタでは、より短いゲートによる不十分なＩｏｆｆおよびより長いゲートによる接触抵抗の増加に起因して、７ｎｍおよびそれを超えるノードで複数のゲート長をサポートするのは極めて困難であると認識する。本発明の諸実施形態は、垂直トランジスタへの移行が複数のゲート長をサポートする余地を可能にすると認識する。
本発明の諸実施形態の実装は様々な形態を取ることが可能で、例示的な実装の詳細を、図面を参照しながら以降に説明する。
図１は、本発明による、垂直トランジスタ１００の或る実施形態の断面図を表す。垂直トランジスタ１００は、図示されているよりも多いまたは少ない層を含んでもよく、当該技術分野で知られた一般的な垂直トランジスタを代表して示されている。いくつかの実施形態において、垂直トランジスタ１００は、単一ゲート設計、複数ゲート設計、またはラップアラウンド・ゲート設計を含んでよい。層１０２は、構造体の基部を表す。いくつかの実施形態では、層１０２は、シリコン・ウエハまたは当該技術分野で既知の任意の他の基部構造体であってよい。層１０４は、垂直トランジスタ１００の底部ソースまたはドレインに相当する。いくつかの実施形態では、チャネル（例えばチャネル１１４）を横切る流れの所望の方向の如何によって、垂直トランジスタ１００の設計者は、垂直トランジスタ１００の底部にソースもしくはドレインを必要とし得る。或る実施形態において、層１０４は、高濃度にドープされたソースもしくはドレインであってよい。層１２０は、デバイスの極性と同じドーピング極性を有する第一半導体層材料で構成することが可能である。いくつかの例において、ソース／ドレイン層（例えば層１２０）は、いくつかのベース半導体材料およびドーパントを含んでよい。例えば、層１２０は、シリコン、テルル、セレン、または他のｎ型ドーピング材料を含んでよい。別の例では、層１２０は、ｐ型ドーピング材料を含むことが可能である。さらに別の例では、層１２０は、イオン注入などの従来式の方法、または当業者に既知の任意の他の方法を使ってドーピングしてよい。
層１０６は、短絡を防止するために、ゲートを底部ソースもしくはドレインから絶縁するために用いられる底部スペーサであってよい。或る例において、スペーサは、ＳｉＮ（窒化ケイ素）、窒化化合物誘電材料、またはＳｉＯ２などの酸化物などの誘電材料とすることができる。いくつかの実施形態において、層１０６は、より薄小にエッチングすること、または堆積しないことが可能で、これにより、ゲート長（例えばゲート１１２）の増長が可能になり得る。いくつかの実施形態では、層１０８は、ＨｉＫ（高Ｋ）誘電体（例えば、高Ｋ誘電体は、化学的気相堆積（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）、物理的気相堆積（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、または他の同様な堆積方法によって堆積することができる）であってよい。ＨｉＫ材料のいくつかの例には、ＨｆＯ２、ＺｒＯ２、ＡＬ２Ｏ３、ＴｉＯ２、ＬａＡｌＯ３、ＨｆＳｉＯ２、Ｙ２Ｏ３などが含まれてよい。いくつかの実施形態では、層１０８は、層１０８の底部部分を低減または除去するためにエッチングされてよい。いくつかの実施形態では、垂直トランジスタ１００は、層１０８とチャネル１１４との間に、例えば層１１０などの追加ゲート誘電体を含めることが可能である。或る例では、層１１０は、ＳｉＮ（窒化ケイ素）、窒化化合物誘電材料、またはＳｉＯ２などの酸化物などの誘電材料を含んでよい。
いくつかの実施形態において、ゲート１１２は、仕事関数金属および低抵抗金属を含むことができる。或る例において、仕事関数金属は、ゲート１１２の内部表面を構成することができ、ゲート１１２は、１０８のＨｉＫ層に接触している。いくつかの実施形態では、ゲート１１２は、望ましいゲート高さに達するまでエッチングされてよい。ゲート１１２中で利用される材料のいくつかの例には、ＴｉＮ、Ｗ、Ｔａ、ＴａＮ、Ａｕなどが含まれてよい。ゲート１１２中で用いられる仕事関数金属の例には、ＴｉＮ、ＴｉＣ、ＴｉＡｌＣなどが含まれてよい。
いくつかの実施形態において、チャネル１１４は、垂直トランジスタ１００のソースとドレインと（例えば、層１０４と層１２０と）の間の高導電性の領域である。いくつかの実施形態では、チャネル１１４は、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、もしくはＩｎＧａＡｓなどの合金、または当該技術分野で広く使われる別のＩＶ族半導体などの材料を用いた低バンドギャップチャネルとすることができる。様々な実施形態において、層１１６は、層１０６と類似の最上部スペーサである。或る例において、層１１６は、ＳｉＮ（窒化ケイ素）、窒化化合物誘電材料、またはＳｉＯ２のような酸化物などの誘電材料を含んでよい。いくつかの実施形態では、層１２０は、高濃度にドープされたソースまたはドレインなどの最上部ソースもしくはドレインである。層１２０は、デバイスの極性と同じドーピング極性の第一半導体層材料で構成することが可能である。例えば、層１２０は、シリコン、テルル、セレン、または他のｎ型ドーピング材料を含んでよい。別の例では、層１２０はｐ型ドーピング材料を含むことが可能である。さらに別の例では、層１２０は、イオン注入などの従来式の方法、または当業者に既知の任意の他の方法を使ってドープされてよい。或る例において、層１０４はソースであり、したがって、層１２０はドレインである。別の例では、層１０４はドレインであり、したがって、層１２０はソースである。様々な実施形態において、層１２２は、垂直トランジスタ１００中で、ソースを、ゲート（例えばゲート１１２）およびチャネル（例えばチャネル１１４）の上方に包含できるようにする、ＳｉＮまたはＳｉ０２などの誘電材料である。
図２Ａおよび２Ｂは、同一のウエハ上に配置されたデバイス２００および２５０を表す。図２Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図２Ｂは、本発明の諸実施形態による、底部Ｓ／Ｄがより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。いくつかの実施形態において、エッチングは、反応性イオン・エッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）、または当業者に既知の他の方法を用いて行えばよい。
図２Ａは、垂直トランジスタの断面図を表す。いくつかの実施形態において、図２Ａは、垂直トランジスタ１００の一般的表現であり得る。図２Ａは、基部２０２を含み、これは垂直トランジスタがその上に構築される（例えばシリコン）半導体基板である。また、図２Ａは、垂直トランジスタ２０４内に配置された底部ソースもしくはドレイン、および最上層２０６中に配置された最上部ソースもしくはドレインを含む。図２Ａは、図１の層１０６に対応する底部スペーサ２０８を含む。図２Ａは、図１中の層１０８に対応するＨｉＫゲート誘電材料２１０、図１中のゲート１１２に対応するゲートＷＦ（ｗｏｒｋ ｆｕｎｃｔｉｏｎ（仕事関数））金属２１２およびゲート金属２１４、ならびに、図１中の層１１６に対応する最上部スペーサ２１６をさらに含む。
図２Ｂは、標準的な垂直トランジスタ（例えば、図２Ａの２００）と、ゲート長を調整するために修正された垂直トランジスタ（例えば、図２Ｂの２５０）との間の違いを示す断面図を表す。図２Ｂでは、垂直トランジスタ２５４の底部部分に示され、また図１の層１０４に対応する、底部ソースもしくはドレインは、いろいろな長さにエッチングすることが可能である。或る例において、図２Ａのデバイス２００はマスクされて、図２Ｂのデバイス２５０が選択的にエッチングされる。選択的エッチングの前に、図２Ａのデバイス２００をマスクすることによって、デバイス２５０がエッチングされる一方で、デバイス２００は変わらない。底部ソースもしくはドレイン（例えば、垂直トランジスタ２５４の低部部分）をエッチングすることによって、図２Ｂに対する全体的高さを図２Ａと同じに保ちながら（例えば、ゲート金属の最上面２１４と２６４の最上面とを同一平面内にして）、ゲート長を延長することが可能である。或る実施形態において、デバイス２５０の底部ソースもしくはドレインが選択的にエッチングされる。スペーサおよびＨｉＫゲート誘電体が加えられた後、次いで、デバイス２００および２５０両方にゲート材料が加えられ、これらは引き続いて同じゲート高さにエッチングされ、デバイス２５０に対しより長いゲートをもたらす。
或る例において、垂直トランジスタ２５４の底部ソースもしくはドレインは、垂直トランジスタ２０４の底部ソースもしくはドレインに比べより低背にエッチングされている。底部スペーサ２５８が、ＰＶＤ、ＣＶＤなど、材料をウエハ上に成長させる、塗布する、または別途に移送する工程を介して、図２Ａ中の底部スペーサ２０８と同じ量で加えられる。ＨｉＫゲート誘電体２６０が、図２Ａ中のＨｉＫゲート誘電体２１０と同様に加えられるが、但し、ＨｉＫゲート誘電体２６０およびＨｉＫゲート誘電体２１０は同一平面レベルにエッチングされる。或る例では、ＨｉＫゲート誘電体２１０およびＨｉＫゲート誘電体２６０は、デバイス２００および２５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。ゲートＷＦ金属２６２およびゲート金属２６４が、図２Ａ中のゲートＷＦ金属２１２およびゲート金属２１４と同じ仕方で加えられるが、但し、ゲートＷＦ金属２１２とゲートＷＦ金属２６２とは同一平面レベルにエッチングされる。或る例では、ゲートＷＦ金属２１２およびゲートＷＦ金属２６２は、デバイス２００および２５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上部スペーサ２６６が、図２Ａ中の最上部スペーサ２１６におけるように、ゲートの最上部を覆うために加えられるが、但し、最上部スペーサ２１６と最上部スペーサ２６６とは同一平面レベルにエッチングされる。或る例では、最上部スペーサ２１６および最上部スペーサ２６６は、デバイス２００および２５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上層２５６は、図２Ｂ中の最上部ソースもしくはドレインを示し、この層は図２Ａ中の最上層２０６と同じサイズである。
図３Ａおよび３Ｂは、同一のウエハ上に配置されたデバイス３００および３５０を表す。図３Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図３Ｂは、本発明の諸実施形態による、底部スペーサがより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。いくつかの実施形態において、エッチングは、反応性イオン・エッチング（ＲＩＥ）または当業者に既知の他の方法を用いて行えばよい。
図３Ａは、垂直トランジスタの断面図を表す。いくつかの実施形態において、図３Ａは、垂直トランジスタ１００の一般的表現であり得る。図３Ａは、基部３０２を含み、これは垂直トランジスタがその上に構築される（例えばシリコン）半導体基板である。また、図３Ａは、垂直トランジスタ３０４内に配置された底部ソースもしくはドレイン、および最上層３０６中に配置された最上部ソースもしくはドレインを含む。図３Ａは、図１の層１０６に対応する底部スペーサ３０８を含む。図３Ａは、図１中の層１０８に対応するＨｉＫゲート誘電体３１０、図１中のゲート１１２に対応するゲートＷＦ（仕事関数）金属３１２およびゲート金属３１４、ならびに、図１中の層１１６に対応する最上部スペーサ３１６をさらに含む。
図３Ｂは、標準的な垂直トランジスタ（例えば、図３Ａのデバイス３００）と、ゲート長を調整するために修正された垂直トランジスタ（例えば、図３Ｂのデバイス３５０）との間の違いを示す断面図を表す。図３Ｂにおいて、垂直トランジスタ３５４の底部部分に示され、また図１の層１０４に対応する底部ソースもしくはドレインは、図３Ａにおけるのと同じサイズに維持される。或る実施形態において、底部スペーサをエッチングすることによって（例えば、図３Ｂ中のスペーサまたは図１中の層１０６を完全に除去するように、底部スペーサがエッチングされてしまっているので該スペーサが図示されていない）、図３Ｂに対する全体的高さを図３Ａと同じに保ちながら、ゲート長を延長することが可能である。或る実施形態では、図３Ｂ中のデバイス３５０の底部スペーサはより多くエッチングされる。或る例において、図３Ａのデバイス３００の底部スペーサ（例えば、底部スペーサ３０８）はマスクされて、図３Ｂのデバイス３５０が選択的にエッチングされる。選択的エッチングの前に、図３Ａのデバイス３００をマスクすることによって、デバイス３５０がエッチングされる一方、デバイス３００は変わらない。底部スペーサ（例えば、底部スペーサ３５８）をエッチングすることによって、図３Ｂに対する全体的高さを図３Ａと同じに保ちながら（例えば、ゲート金属３１４と３６４との最上部とを同一平面内にして）、ゲート長を延長することが可能である。或る実施形態において、図３Ｂ、デバイス３５０の底部スペーサは選択的にエッチングされる。次いで、デバイス３００および３５０両方にゲート材料が加えられ、これらは引き続いて同じゲート高さにエッチングされ、デバイス３５０に対しより長いゲートをもたらす。
或る例において、底部スペーサ３５８は、底部スペーサ３０８と比べより低背にエッチングされている。別の例では、底部スペーサ３５８を加えなくてもよく、または底部スペーサ３５８は、底部スペーサ３５８が完全に除去されるように（例えばＲＩＥエッチングで）エッチングされる。ＨｉＫゲート誘電体３６０が、図３Ａ中のＨｉＫゲート誘電体３１０と同じ様に加えられるが、但し、ＨｉＫゲート誘電体３６０とＨｉＫゲート誘電体３１０とは同一平面レベルにエッチングされる。或る例では、ＨｉＫゲート誘電体３１０およびＨｉＫゲート誘電体３６０は、デバイス３００および３５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。ゲートＷＦ金属３６２およびゲート金属３６４が、図３Ａ中のゲートＷＦ金属３１２およびゲート金属３１４と同じ仕方で加えられるが、但し、ゲートＷＦ金属３１２とゲートＷＦ金属３６２とは同一平面レベルにエッチングされる。或る例では、ゲートＷＦ金属３１２およびゲートＷＦ金属３６２は、デバイス３００および３５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上部スペーサ３６６が、ゲートの最上部を覆うために、図３Ａ中の最上部スペーサ３１６におけるのと同じ方法で加えられるが、但し、最上部スペーサ３１６と最上部スペーサ３６６とは同一平面レベルにエッチングされる。或る例では、最上部スペーサ３１６および最上部スペーサ３６６は、デバイス３００および３５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上層３５６は、図３Ｂ中の最上部ソースもしくはドレインを示し、該層は図３Ａ中の最上層３０６と同じサイズである。
図４Ａおよび４Ｂは、同一のウエハ上に配置されたデバイス４００および４５０を表す。図４Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図４Ｂは、本発明の諸実施形態による、ＨｉＫゲート誘電体がより長い期間エッチングされた垂直トランジスタの４分の１の断面図を表す。いくつかの実施形態において、エッチングは、反応性イオン・エッチング（ＲＩＥ）、または当業者に既知の他の方法を用いて行えばよい。
図４Ａは、垂直トランジスタの断面図を表す。いくつかの実施形態において、図４Ａは、垂直トランジスタ１００の一般的表現であり得る。図４Ａは、基部４０２を含み、これは垂直トランジスタがその上に構築される（例えばシリコン）半導体基板である。また、図４Ａは、垂直トランジスタ４０４内に配置された底部ソースもしくはドレイン、および最上層４０６中に配置された最上部ソースもしくはドレインを含む。図４Ａは、図１の層１０６に対応する底部スペーサ４０８を含む。図４Ａは、図１中の層１０８に対応するＨｉＫゲート誘電体４１０、図１中のゲート１１２に対応するゲートＷＦ（仕事関数）金属４１２およびゲート金属４１４、ならびに、図１中の層１１６に対応する最上部スペーサ４１６をさらに含む。
図４Ｂは、標準的な垂直トランジスタ（例えば、図４Ａのデバイス４００）と、ゲート長を調整するために修正されたトランジスタ（例えば、図４Ｂのデバイス４５０）との間の違いを示す断面図を表す。図４Ｂにおいて、垂直トランジスタ４５４の底部部分に示され、また図１の層１０４に対応する底部ソースもしくはドレインは、図４Ａにおけるのと同じサイズに維持される。底部スペーサ４５８が、図４Ａ中の底部スペーサ４０８と同じ量で加えられる。或る実施形態において、ＨｉＫゲート誘電体（例えば、図４Ｂ中のＨｉＫゲート誘電体４６０または図１中の層１０８）をエッチングすることによって、図４Ｂに対する全体的高さを図４Ａと同じに保ちながらゲート長を延長することが可能である。或る実施形態では、図４ＢのＨｉＫゲート誘電体はより多くエッチングされる。或る例において、図４Ａのデバイス４００のＨｉＫ誘電体（例えばＨｉＫ誘電材料４１０）はマスクされて、図４Ｂのデバイス４５０が選択的にエッチングされる。選択的エッチングの前に、図４Ａのデバイス４００をマスクすることによって、デバイス４５０がエッチングされる一方で、デバイス４００は変わらない。ＨｉＫゲート誘電体（例えばＨｉＫゲート誘電体４６０）をエッチングすることによって、図４Ｂに対する全体的高さを図４Ａと同じに保ちながら（例えば、ゲート金属４１４と４６４との最上部を同一平面内にして）、ゲート長を延長することが可能である。或る実施形態において、図４Ｂのデバイス４５０のＨｉＫゲート誘電体は選択的にエッチングされる。次いで、デバイス４００および４５０両方にゲート材料が加えられ、これらは引き続いて同じゲート高さにエッチングされ、デバイス４５０に対しより長いゲートをもたらす。
或る例において、ＨｉＫゲート誘電体４６０は、ＨｉＫゲート誘電体４１０と比べより低背にエッチングされている。別の例では、ＨｉＫゲート誘電体４６０は加えなくてもよく、またはＨｉＫゲート誘電体４６０の底部部分が完全に除去されるようにエッチングされてもよい。ゲートＷＦ金属４６２およびゲート金属４６４が、図４Ａ中のゲートＷＦ金属４１２およびゲート金属４１４と同じ仕方で加えられるが、但し、ゲートＷＦ金属４１２とゲートＷＦ金属４６２とは同一平面レベルにエッチングされる。或る例では、ゲートＷＦ金属４１２およびゲートＷＦ金属４６２は、デバイス４００および４５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上部スペーサ４６６が、ゲートの最上部を覆うために、図４Ａ中の最上部スペーサ４１６におけるのと同じ方法で加えられるが、但し、最上部スペーサ４１６と最上部スペーサ４６６とは同一平面レベルにエッチングされる。或る例では、最上部スペーサ４１６および最上部スペーサ４６６は、デバイス４００および４５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上層４５６は、図４Ｂ中の最上部ソースもしくはドレインを示し、該層は図４Ａ中の最上層４０６と同じサイズである。
図５Ａおよび５Ｂは、同一のウエハ上に配置されたデバイス５００および５５０を表す。図５Ａは、本発明の或る実施形態による、垂直トランジスタの４分の１の断面図を表す。図５Ｂは、本発明の諸実施形態による、ゲート金属がより長い時間エッチングされた垂直トランジスタの４分の１の断面図を表す。いくつかの実施形態において、エッチングは、反応性イオン・エッチング（ＲＩＥ）、または当業者に既知の他の方法を用いて行えばよい。
図５Ａは、垂直トランジスタの断面図を表す。いくつかの実施形態において、図５Ａは、垂直トランジスタ１００の一般的表現であり得る。図５Ａは、基部５０２を含み、これは垂直トランジスタがその上に構築される（例えばシリコン）半導体基板である。また、図５Ａは、垂直トランジスタ５０４内に配置された底部ソースもしくはドレイン、および最上層５０６中に配置された最上部ソースもしくはドレインを含む。図５Ａは、図１の層１０６に対応する底部スペーサ５０８を含む。図５Ａは、図１中の層１０８に対応するＨｉＫゲート誘電体５１０、図１中のゲート１１２に対応するゲートＷＦ（仕事関数）金属５１２およびゲート金属５１４、ならびに、図１中の層１１６に対応する最上部スペーサ５１６をさらに含む。
図５Ｂは、標準的な垂直トランジスタ（例えば、図５Ａのデバイス５００）と、ゲート長を調整するために修正されたトランジスタ（例えば、図５Ｂのデバイス５５０）との間の違いを示す断面図を表す。図５Ｂでは、垂直トランジスタ５５４の底部部分に示され、また図１の層１０４に対応する底部ソースもしくはドレインは、図５Ａにおけるのと同じサイズに維持される。底部スペーサ５５８が、図５Ａ中の底部スペーサ５０８と同じ量で加えられる。ＨｉＫゲート誘電体５６０が、図５Ａ中のＨｉＫゲート誘電体５１０と同じ様に加えられる。或る実施形態において、ゲートＷＦ金属（例えば、図５Ｂ中のゲートＷＦ金属５６２または図１中のゲート１１２）もしくはゲート金属（例えば、図５Ｂ中のゲート金属５６４または図１中のゲート１１２）またはその両方をエッチングすることによって、図５Ｂに対する全体的高さを図５Ａと同じに保ちながら、ゲート長を短縮することができる。或る実施形態では、図５ＢのゲートＷＦ金属５６２もしくはゲート金属５６４またはその両方はより多くエッチングされる。或る例において、図５Ａのデバイス５００のゲートＷＦ金属もしくはゲート金属またはその両方（例えば、ゲートＷＦ金属５１２もしくはゲート金属５１４またはその両方）はマスクされて、図５Ｂのデバイス５５０が選択的にエッチングされる。選択的エッチングの前に、図５Ａのデバイス５００をマスクすることによって、デバイス５５０がエッチングされる一方、デバイス５００は変わらない。ゲートＷＦ金属もしくはゲート金属またはその両方（例えば、ゲートＷＦ金属５６２もしくはゲート金属５６４またはその両方）をエッチングすることによって、図５Ｂに対する全体的高さを図５Ａと同じに保ちながら（例えば、ゲート金属５１４と５６４との最上部を同一平面内にして）、ゲート長を短縮することが可能である。
或る例において、ゲート金属５６４は、ゲート金属５１４と比べより低背にエッチングされている。別の例では、ゲートＷＦ金属５６２は、ゲートＷＦ金属５１２と比べより低背にエッチングされている。さらに別の例では、ゲート金属５６４およびゲートＷＦ金属５６２の両方がより低背にエッチングされている。最上部スペーサ５６６が、ゲートの最上部を覆うために、図５Ａ中の最上部スペーサ５１６におけるのと同じ方法で加えられるが、但し、最上部スペーサ５１６と最上部スペーサ５６６とは同一平面レベルにエッチングされる。或る例では、最上部スペーサ５１６および最上部スペーサ５６６は、デバイス５００および５５０に「あふれる」量で加えられ、その後、望ましい同一平面レベルにエッチバックされる。最上層５５６は、図５Ｂ中の最上部ソースもしくはドレインを示し、該層は図５Ａ中の最上層５０６と同じサイズである。
本発明の様々な実施形態の説明は例示の目的で提示されたものであり、網羅的であることも、または開示された実施形態に限定することも意図されていない。当業者には、本発明の範囲および趣旨から逸脱することのない多くの変更および変形が明白であろう。本明細書で使われた用語は、諸実施形態の原理、実際上の応用、または市販の技術に対する技術的な改良を最善に説明し、他の当業者が本明細書に開示された諸実施形態を理解できるように、選択されたものである。

Claims (13)

  1. 半導体基板上に形成された第一垂直電界効果トランジスタ（ＦＥＴ）と、前記半導体基板上に形成された第二垂直ＦＥＴとを含む、
    半導体構造体であって、
    前記第一垂直ＦＥＴは、前記第二垂直ＦＥＴのゲート高さと同一平面内にあるゲート高さを有し、
    前記第一垂直ＦＥＴは、前記第一垂直ＦＥＴ上のゲートの下方に第一層を含み、
    前記第二垂直ＦＥＴは、前記第二垂直ＦＥＴ上のゲートの下方に第二層を含み、
    前記第一垂直ＦＥＴおよび前記第二垂直ＦＥＴは、それぞれ前記第一垂直ＦＥＴ上のゲートの下および横と前記第二垂直ＦＥＴ上のゲートの下および横とにゲート仕事関数金属層を含み、
    前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層および前記第二垂直ＦＥＴ上の前記ゲートの下方の前記第二層は、第一半導体材料から成り、
    前記第二垂直ＦＥＴ上の前記ゲートの下方の前記第二層は、前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層と同一平面内にはなく、
    前記第一垂直ＦＥＴ上の前記ゲートの底面は、前記第二垂直ＦＥＴ上の前記ゲートの底面と同一平面内にはない、
    構造体。
  2. 前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層および前記第二垂直ＦＥＴ上の前記ゲートの下方の前記第二層は、ソースを含み、前記第一垂直ＦＥＴの前記ゲートの下の前記ソースの最上面と前記第二垂直ＦＥＴの前記ゲートの下の前記ソースの最上面とは同一平面内にはない、請求項１に記載の構造体。
  3. 前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層および前記第二垂直ＦＥＴ上の前記ゲートの下の前記第二層は、ドレインを含み、前記第一垂直ＦＥＴの前記ゲートの下の前記ドレインの最上面と前記第二垂直ＦＥＴの前記ゲートの下の前記ドレインの最上面とは同一平面内にはない、請求項１に記載の構造体。
  4. 前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層および前記第二垂直ＦＥＴ上の前記ゲートの下方の前記第二層は、スペーサを含み、前記第一垂直ＦＥＴの前記スペーサと前記第二垂直ＦＥＴの前記スペーサとは厚さが異なる、請求項１に記載の構造体。
  5. 前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層および前記第二垂直ＦＥＴ上の前記ゲートの下方の前記第二層は、高Ｋ誘電体を含み、前記第一垂直ＦＥＴの前記高Ｋ誘電体と前記第二垂直ＦＥＴ上の前記高Ｋ誘電体とは厚さが異なる、請求項１に記載の構造体。
  6. 前記第一垂直ＦＥＴ上の前記ゲートの下方の前記第一層および前記第二垂直ＦＥＴ上の前記ゲートの下方の前記第二層は、高Ｋ誘電体を含み、前記第一垂直ＦＥＴの前記高Ｋ誘電体は垂直部分と水平部分とを含み、前記第二垂直ＦＥＴ上の前記高Ｋ誘電体は垂直部分を含む、請求項１に記載の構造体。
  7. 垂直電界効果トランジスタ（ＦＥＴ）構造体を作製する方法であって、前記方法は、
    半導体基板の上に第一垂直ＦＥＴのゲートを堆積する前に、前記半導体基板の上に前記第一垂直ＦＥＴの第一層を堆積するステップと、
    前記半導体基板の上に第二垂直ＦＥＴのゲートを堆積する前に、前記半導体基板の上に前記第二垂直ＦＥＴの第二層を堆積するステップと、
    前記第一垂直ＦＥＴの前記第一層を、前記第二垂直ＦＥＴの前記第二層よりも低い高さにエッチングするステップと、
    前記第一垂直ＦＥＴおよび前記第二垂直ＦＥＴ両方のゲート材料を堆積するステップと、
    前記第一垂直ＦＥＴおよび前記第二垂直ＦＥＴ両方の前記ゲート材料を同一平面内の高さにエッチングするステップと、
    を含み、
    前記第一層および前記第二層はスペーサを含む、
    方法。
  8. 前記第一垂直ＦＥＴ上の前記第一層をエッチングするステップが、前記第一層を除去するために前記第一層をエッチングするステップを含む、請求項７に記載の方法。
  9. 前記第一垂直ＦＥＴ上の前記第一層をエッチングするステップが、前記第二層と対照して、スペーサ層の一部を除去するために前記第一層をエッチングするステップを含む、請求項７に記載の方法。
  10. 前記第一層および前記第二層が、高Ｋゲート誘電体を含む、請求項７に記載の方法。
  11. 前記第一層および前記第二層が、垂直部分および水平部分を含む、請求項１０に記載の方法。
  12. 前記第一垂直ＦＥＴ上の前記第一層をエッチングするステップが、前記第一層の前記水平部分を除去するために前記第一層をエッチングするステップを含む、請求項１１に記載の方法。
  13. 前記第一垂直ＦＥＴ上の前記第一層をエッチングするステップが、前記第一層の前記水平部分の一部を除去するため前記第一層をエッチングするステップを含む、請求項１１に記載の方法。
JP2018529045A 2015-12-16 2016-12-09 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法 Active JP6898929B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/970,624 2015-12-16
US14/970,624 US10026653B2 (en) 2015-12-16 2015-12-16 Variable gate lengths for vertical transistors
PCT/IB2016/057484 WO2017103752A1 (en) 2015-12-16 2016-12-09 Variable gate lengths for vertical transistors

Publications (2)

Publication Number Publication Date
JP2018537860A JP2018537860A (ja) 2018-12-20
JP6898929B2 true JP6898929B2 (ja) 2021-07-07

Family

ID=59056056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018529045A Active JP6898929B2 (ja) 2015-12-16 2016-12-09 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法

Country Status (6)

Country Link
US (3) US10026653B2 (ja)
JP (1) JP6898929B2 (ja)
CN (1) CN108292681B (ja)
DE (1) DE112016005805T5 (ja)
GB (1) GB2559935B (ja)
WO (1) WO2017103752A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026653B2 (en) 2015-12-16 2018-07-17 International Business Machines Corporation Variable gate lengths for vertical transistors
US10236214B2 (en) 2016-06-29 2019-03-19 International Business Machines Corporation Vertical transistor with variable gate length
US10424515B2 (en) * 2016-06-30 2019-09-24 International Business Machines Corporation Vertical FET devices with multiple channel lengths
US10199278B2 (en) 2017-05-30 2019-02-05 International Business Machines Corporation Vertical field effect transistor (FET) with controllable gate length
US10396178B2 (en) 2017-06-02 2019-08-27 International Business Machines Corporation Method of forming improved vertical FET process with controlled gate length and self-aligned junctions
US10672888B2 (en) 2017-08-21 2020-06-02 International Business Machines Corporation Vertical transistors having improved gate length control
US10211288B1 (en) 2017-10-20 2019-02-19 International Business Machines Corporation Vertical transistors with multiple gate lengths
US10580770B2 (en) 2017-11-14 2020-03-03 International Business Machines Corporation Vertical transistors with different gate lengths
US10615276B2 (en) 2017-12-22 2020-04-07 International Business Machines Corporation Integration of input/output device in vertical field-effect transistor technology
US10593598B2 (en) 2017-12-23 2020-03-17 International Business Machines Corporation Vertical FET with various gate lengths by an oxidation process
US10141448B1 (en) 2017-12-24 2018-11-27 International Business Machines Corporation Vertical FETs with different gate lengths and spacer thicknesses
US10490453B2 (en) 2018-04-12 2019-11-26 International Business Machines Corporation High threshold voltage FET with the same fin height as regular threshold voltage vertical FET
US10461174B1 (en) 2018-06-27 2019-10-29 International Business Machines Corporation Vertical field effect transistors with self aligned gate and source/drain contacts
US10665714B2 (en) 2018-06-29 2020-05-26 International Business Machines Corporation Vertical transistors with various gate lengths
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
US11201092B2 (en) 2019-03-27 2021-12-14 International Business Machines Corporation Gate channel length control in VFET
CN110265358B (zh) * 2019-05-17 2021-12-03 上海新微技术研发中心有限公司 半导体器件沟道的制作方法、半导体器件及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791462A (en) 1987-09-10 1988-12-13 Siliconix Incorporated Dense vertical j-MOS transistor
US5432114A (en) * 1994-10-24 1995-07-11 Analog Devices, Inc. Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit
US5455190A (en) 1994-12-07 1995-10-03 United Microelectronics Corporation Method of making a vertical channel device using buried source techniques
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
US6632712B1 (en) 2002-10-03 2003-10-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating variable length vertical transistors
US6777288B1 (en) 2002-11-06 2004-08-17 National Semiconductor Corporation Vertical MOS transistor
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US7294879B2 (en) * 2003-07-18 2007-11-13 International Business Machines Corporation Vertical MOSFET with dual work function materials
JP4717014B2 (ja) 2004-01-22 2011-07-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7102914B2 (en) * 2004-02-27 2006-09-05 International Business Machines Corporation Gate controlled floating well vertical MOSFET
US7247905B2 (en) * 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device
WO2007022359A2 (en) 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US7829447B2 (en) 2006-05-19 2010-11-09 Freescale Semiconductor, Inc. Semiconductor structure pattern formation
US8946811B2 (en) 2006-07-10 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Body-tied, strained-channel multi-gate device and methods of manufacturing same
US20080121948A1 (en) 2006-08-16 2008-05-29 International Business Machines Corporation FINFET drive strength de-quantization using multiple orientation fins
US20080157225A1 (en) 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
JP2010135592A (ja) * 2008-12-05 2010-06-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8188546B2 (en) 2009-08-18 2012-05-29 International Business Machines Corporation Multi-gate non-planar field effect transistor structure and method of forming the structure using a dopant implant process to tune device drive current
US8653584B2 (en) 2010-03-19 2014-02-18 Nanya Technology Corp. Dual vertical channel transistor and fabrication method thereof
JP5128630B2 (ja) * 2010-04-21 2013-01-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
WO2015047281A1 (en) 2013-09-26 2015-04-02 Intel Corporation Vertical non-planar semiconductor device for system-on-chip (soc) applications
US9190466B2 (en) 2013-12-27 2015-11-17 International Business Machines Corporation Independent gate vertical FinFET structure
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10026653B2 (en) 2015-12-16 2018-07-17 International Business Machines Corporation Variable gate lengths for vertical transistors

Also Published As

Publication number Publication date
US20180277444A1 (en) 2018-09-27
JP2018537860A (ja) 2018-12-20
US10714396B2 (en) 2020-07-14
WO2017103752A1 (en) 2017-06-22
DE112016005805T5 (de) 2018-10-04
US20170178970A1 (en) 2017-06-22
CN108292681A (zh) 2018-07-17
US20190318965A1 (en) 2019-10-17
US10395992B2 (en) 2019-08-27
GB201809710D0 (en) 2018-08-01
US10026653B2 (en) 2018-07-17
GB2559935B (en) 2019-08-28
CN108292681B (zh) 2021-02-26
GB2559935A (en) 2018-08-22

Similar Documents

Publication Publication Date Title
JP6898929B2 (ja) 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法
US11424244B2 (en) Integrated circuit having a vertical power MOS transistor
US8791509B2 (en) Multiple gate transistor having homogenously silicided fin end portions
US10573565B2 (en) Complementary metal oxide semiconductor replacement gate high-k metal gate devices with work function adjustments
TWI234283B (en) Novel field effect transistor and method of fabrication
US9472651B2 (en) Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same
TW201424003A (zh) 半導體裝置、鰭式場效電晶體裝置及其製造方法
CN105322015A (zh) 栅极结构及其制造方法
US10388648B2 (en) Vertical field effect transistor (VFET) programmable complementary metal oxide semiconductor inverter
WO2012087660A2 (en) Semiconductor device contacts
US8815669B2 (en) Metal gate structures for CMOS transistor devices having reduced parasitic capacitance
TW202303992A (zh) 薄膜半導體切換設備
US11081569B2 (en) Resistor loaded inverter structures
TWI658501B (zh) 高壓半導體裝置及其製造方法
CN106449391A (zh) 晶体管及其形成方法
US9691655B1 (en) Etch stop in a dep-etch-dep process
TWI658590B (zh) 高壓半導體裝置及其形成方法
US11437372B2 (en) Liner structures
US20220359509A1 (en) Novel liner structures
US12068381B2 (en) Transistor, ternary inverter including same, and transistor manufacturing method
CN110444582B (zh) 高压半导体装置及其形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210611

R150 Certificate of patent or registration of utility model

Ref document number: 6898929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150