TW202303992A - 薄膜半導體切換設備 - Google Patents

薄膜半導體切換設備 Download PDF

Info

Publication number
TW202303992A
TW202303992A TW111126205A TW111126205A TW202303992A TW 202303992 A TW202303992 A TW 202303992A TW 111126205 A TW111126205 A TW 111126205A TW 111126205 A TW111126205 A TW 111126205A TW 202303992 A TW202303992 A TW 202303992A
Authority
TW
Taiwan
Prior art keywords
source
thin film
film transistor
interface member
channel interface
Prior art date
Application number
TW111126205A
Other languages
English (en)
Inventor
道格拉斯Ｗ 巴萊吉
林傑姆 曉泰
肯尼斯Ｃ 卡迪恩
艾利克斯莫利克 馬
艾瑞克威爾森 米爾柏恩
Original Assignee
加拿大商齊耐特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大商齊耐特股份有限公司 filed Critical 加拿大商齊耐特股份有限公司
Publication of TW202303992A publication Critical patent/TW202303992A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

教導了新穎的半導體設備。新穎的設備包括一種薄膜電晶體（TFT），它具有n型半導體層以在源極與汲極之間形成通道。該TFT進一步包括源極-通道界面構件，該源極-通道界面構件至少位在該設備的源極觸點附近，以提供對該TFT的操作的空乏層控制。

Description

薄膜半導體切換設備
本申請案主張於2021年7月13日所提交的美國臨時專利申請案63/221,292的協定優先權權益，該早期申請案的整體內容以引用方式納入本文。
本發明與半導體設備相關。更具體而言，本發明與薄膜半導體切換設備相關，例如電晶體。
薄膜半導體切換設備（例如薄膜電晶體（TFT））被廣泛地採用於各種應用。
TFT可能是最常見的薄膜半導體切換設備的例子，並且是三端場效設備，包括：「源極」；「汲極」；以及「閘極」。閘極是控制端子，用來取決於向閘極施加的電壓，實現或抑制從源極到汲極的電流。
TFT的電氣行為是由活性材料的多數電荷載子所決定的，該活性材料通常是半導體。多數電荷載子藉由半導體傳導大部分的電荷或電流。一般而言，多數電荷載子在閘極絕緣體和半導體材料的界面處聚集，形成「通道」，電荷載子可以藉由這個通道在半導體材料中移動。當通道從源極到汲極充分導電時，TFT被稱為處於「ON」狀態，並且電流從源極藉由通道流向汲極。
由於各種原因，製造更小的TFT越來越受到關注。然而，先前技術的TFT不能很好地縮放到更小的尺寸，例如其中可以形成通道的半導體的長度小於約1000nm的TFT，特別是那些通道長度小於200nm的TFT。在這樣的尺寸或低於這樣的尺寸時，就很難控制TFT，並且已知的TFT在被形成為小尺寸時，其閾值電壓（TFT處於「ON」狀態和通道形成而傳導電流的閘極電壓點）出現在零伏特或以下，使得TFT通常處於「ON」狀態。這種低的（在許多情況下是負的）閾值電壓可能會導致以小尺寸製造的傳統TFT的輸出電阻和整體電晶體效能不佳，並且這些TFT通常需要在其閘極上施加負電壓以實現「OFF」狀態並減少漏電流。
人們期望有一種薄膜半導體設備，它可以用小於1000nm的半導體/通道長度來製造，並具有固有的增強閾值電壓，從而使設備通常處於「OFF」狀態並且更容易控制。理想情況下，這種設備也會能夠作為半導體製造中的產線後段（「BEOL」）製程進行製造。
本發明的目的是提供一種新穎的薄膜半導體切換設備，它避免或減輕了先前技術的至少一個缺點。
依據本發明的第一方面，提供了一種薄膜電晶體，它包括：基板；絕緣層，形成在該基板上；源極，形成在該絕緣層上；汲極，形成在該絕緣層上，並且與該源極隔開；n型半導體材料，形成在該絕緣層上，並且延伸於該源極與該閘極之間；源極-通道界面構件，至少將該源極與該半導體材料電性連接；閘極介電層，形成在該半導體層上方；以及閘極，形成在該介電層上方，使得當正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的通道流動到該汲極。
優選地，該n型半導體材料是金屬氧化物。更優選地，該n型半導體材料選自包括以下項目的群組：氧化鋅、氧化錫、氧化銦鎵鋅、氧化鎵和氧化鍺，或上述項目的組合。
同樣優選地，該源極-通道界面構件是藉由該源極的催化生長來形成的氧化物。同樣優選地，該源極-通道界面構件是藉由原子層沉積來形成的。同樣優選地，當源極-通道界面構件是藉由催化生長來形成的氧化物時，氧優先穿越到該源極-通道界面，從而產生該源極-通道界面構件。
依據本發明的另一個態樣，提供了一種垂直薄膜電晶體，它包括：實質平坦的基板；絕緣層，形成在該基板上；源極，形成在該絕緣層上；第二絕緣層，形成在該源極上，該第二絕緣層形成具有內表面的垂直井；源極-通道界面構件，形成在該垂直井的該內表面和該源極上；n型半導體材料，形成在該源極-通道界面構件上，使得該源極藉由該源極-通道界面構件與該n型半導體材料電性連接；閘極介電層，形成在該n型半導體層上方；閘極，形成在該介電層上方；以及汲極，形成在該絕緣層上並且與該n型半導體材料電接觸，其中當正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的通道流動到該汲極。
依據本發明的另一個態樣，提供了一種垂直薄膜電晶體，它包括：實質平坦的基板；絕緣層，形成在該基板上；汲極，形成在該絕緣層上；第二絕緣層，形成在該汲極上，並且形成垂直井，該垂直井具有從該汲極向上延伸的內表面；n型半導體材料，形成在該井的內表面和該汲極上；閘極介電層，形成在該半導體層上方；閘極，形成在該介電層上方；以及源極和源極-通道界面構件，形成在該第二絕緣層上，該源極-通道界面構件將該源極與該n型半導體材料電性連接，其中當正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的通道流動到該汲極。
依據本發明的又另一個態樣，提供了一種垂直薄膜電晶體，它包括：實質平坦的基板；絕緣層，形成在該基板上；汲極，形成在該絕緣層上；第二絕緣層，形成在該汲極上，並且形成垂直井，該垂直井具有從該汲極向上延伸的內表面；n型半導體材料，形成在該井的內表面和該汲極上；閘極介電層，形成在該半導體層上方；閘極，形成在該介電層上方；以及源極和源極-通道界面構件，形成在該第二絕緣層上，該源極-通道界面構件將該源極與該n型半導體材料電性連接，其中當正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的通道流動到該汲極。
根據下面的詳細描述，並與附圖一起來看，本發明的其他特徵和優點將變得顯而易見。然而，應該理解的是，詳細描述和其中包括的具體示例，雖然表明了本申請案目前的優選實施例，但只是以舉例的方式給出，因為在僅由請求項定義的本發明的精神和範圍內的各種變化和修改，對本領域的技術人員來說將是顯而易見的。
在下面的論述中，類似的部件和元素可以用類似的附圖標記來表示。進一步地，正如本領域的技術人員所理解的那樣，大多數半導體設備是在一系列的步驟中製造的，在這些步驟中，形成了實質平坦的材料層，那些層的一部分隨後被移除、處理和/或被後續的層取代，以獲得期望的半導體設備。因此，正如本文所使用的，術語「水平」和「垂直」是相對於那些層的平面而使用的，其中水平是指與層的平面基本平行的方向，而垂直是指與層的平面基本正交的方向。類似地，術語「上（up）」、「下（down）」、「上（on）」、「下（under）」等也是相對於那些平坦的層使用的。
此外，本文所述的半導體設備的那些層和/或特徵的製造在本文稱為「形成」那些層和/或特徵，而且，正如本領域的技術人員會理解的那樣，「形成」旨在包括適合和適用於此的所有半導體製造技術，包括但不限於：沉積（化學、原子層、物理氣相等）；濺射；PECVD（電漿增強化學氣相沉積）；植入和退火，氧化；等等，正如本領域的技術人員會理解的那樣。
在描述本發明的實施例之前，為了明確起見，將關於圖1a至1e描述先前技術TFT的例子。
圖1a示出先前技術TFT的第一例子，它被大致標為100a。TFT 100a由基板120組成，該基板上形成有絕緣層118。TFT 100a進一步包括閘極102、源極106和汲極110。
閘極102包括閘極電極104和閘極觸點103，源極106包括源極電極107和源極觸點108，而汲極110包括汲極電極111和汲極觸點112。正如本領域的技術人員會理解的那樣，源極電極107和源極觸點106可以是相同或不同的材料。特別是，源極觸點106的材料可以被選擇為提供期望的功函數，而源極電極107的材料可以被選擇為簡化源極電極107與其他設備的連接，等等。閘極電極104和閘極觸點103以及汲極電極111和汲極觸點112可以根據需要類似地由相同的相應材料或不同的材料所形成。
TFT 100a也包括介電層114和半導體層116。正如本領域的技術人員所理解的那樣，TFT 100a可以可選地包括閘極調整層122。
TFT 100A的操作依賴於使用半導體層116作為活性材料，其中可以形成通道。當半導體116處於主動狀態時，通道在源極觸點108與汲極觸點112之間形成，允許電流在其間流動。在所說明的實施例中，示出了n型半導體。
對於基於n型半導體的TFT（或「n型TFT」）（例如TFT 100a）而言，當施加到閘極102的電壓（即V g）大於閾值電壓（即V th）時，TFT將處於主動（「ON」）狀態，該閾值電壓由TFT 100a的結構和材料所界定。在具有n型半導體的TFT中，施加大於閾值電壓的正閘極電壓會導致負電荷電子從源極注入n型半導體。在源極與汲極之間施加電壓（即V d）時，注入的電子通過在半導體中形成的通道，從源極移動到汲極，導致電流流動，即源極-汲極電流（I ds）或汲極電流（I d）。
在更詳細地示出TFT 100a的有興趣的相關部分的圖1b中，說明了累積層130。累積層130被示為具有梯度，顯示沿著通過半導體層116的通道的電子的不同濃度，其中較高濃度的電子（由較深顏色的累積層130所表示）比汲極觸點111更接近源極觸點107。
當施加低（與閘極電壓相比）的汲極電壓時，通道中的載子的濃度在整個通道上趨於均勻，並且TFT 100a被認為是「歐姆」的。當施加高的汲極電壓時，通道變得被「掐斷（pinched-off）」，並且與汲極觸點111相鄰的高度絕緣區域開始形成空乏層135，顯示出載子的密度減少，如圖1c所示。
傳統的TFT一般有兩個電流通道。第一通道通過源極觸點107與汲極觸點111之間的歐姆連接形成，而第二通道由閘極介電層114與半導體層116之間的界面處的累積層所形成。
因為閘極觸點103下方有可用的通道，由於電流通過這個通道，TFT 100a具有有限的「OFF」狀態。因此，傳統的TFT總是不能很好地「掐斷」，並且隨後可能會出現大量的漏電問題，其中儘管TFT打算是「OFF」的，但仍有一些電流繼續流動。
如果源極觸點107和汲極觸點111之間的距離太近，那麼傳統的TFT也可能會有輸出電阻的問題。例如，如上所述，如果源極觸點107和汲極觸點111之間的距離小於1000nm，特別是如果它們之間的距離小於200nm，那麼就會出現明顯的漏電位準。因此，傳統的TFT即使在零偏壓下也通常處於「ON」狀態。在大多數情況下，必須對傳統的TFT施加負的閘極電壓，以創建空乏層或區域，從而限制源極觸點107與汲極觸點111之間的電流流動，以有效地將TFT「關斷」。
圖1d示出源極閘控（source gated）TFT 100d。TFT 100d與TFT 100a類似，但TFT 100d的源極106'是由肖特基（Schottky）金屬製成的，而TFT 100a的源極106和汲極110是歐姆接觸（ohmic contact）。在一些情況下，TFT 100d也可以基於製造方法、半導體材料或兩者而與TFT 100a不同。TFT 100d可以利用源極106'和汲極110的不對稱性來增加源極106'與汲極110之間的導電率。
圖1e示出另一種類型的源極閘控TFT 100e。TFT 100e與TFT 100a類似，但TFT 100e的源極106'和汲極110'兩者是由肖特基金屬製成的。與TFT 100d相反，TFT 100e利用源極觸點106'和汲極觸點110'的對稱性。
然而，TFT 100d和100e兩者都面臨與上面關於TFT 100a所描述的那些挑戰類似的挑戰，特別是當以較小的尺寸製造時。
圖2a示出依據本發明的一個實施例，沿著圖2b的線2A-2A截取的TFT 200a的橫截面圖。如所示，TFT 200a包括閘極202、源極206和汲極210。閘極202包括閘極電極204和閘極觸點203，源極206包括源極電極208和源極觸點207，並且汲極210包括汲極電極212和汲極觸點211。與上述傳統TFT 100a的情況類似，這些特徵中的每一者的電極和觸點可以分別由相同的材料所形成，或依需要單獨選擇材料。例如，源極觸點207可以由為其期望的功函數而選擇的材料所形成，而源極電極208可以選自更適合於與電路的其他部件連接的材料，例如金屬化層等。
TFT 200a也包括介電層214和半導體層216。TFT 200a可以可選地包括閘極調整層222。這些層，以及一般的TFT 200a，是在絕緣層218上方形成的，該絕緣層形成在基板220上方。可以預期，在許多情況下，基板220將是矽晶圓，如在半導體製造中常用的矽晶圓，然而本發明沒有如此限制，事實上，基板220可以是各種各樣的材料，包括但不限於：玻璃；陶瓷；金屬；撓性聚合物或其他塑膠；等等。
在所說明的實施例中，半導體層216是n型半導體層。n型半導體層216是一種半導體材料，它的選擇最好能使其在低於攝氏300度的溫度下形成。適用於半導體層216的材料的例子包括但不限於氧化鋅、氧化錫、氧化銦鎵鋅、氧化鎵、氧化鍺等。
與先前技術的TFT不同，TFT 200a進一步包括源極-通道界面構件250，在本實施例中，該源極-通道界面構件是p型半導體材料層，它從源極觸點207延伸到半導體層216下的汲極觸點211。源極-通道界面構件250將源極觸點207與半導體層216電性連接，而源極觸點207則與半導體層216電性分離。進一步，在這個例子中，源極-通道界面構件250將半導體層216與汲極觸點211電性連接。
閘極觸點203可以包括具有導電性質的任何元素材料或材料化合物。可以用於閘極觸點203的材料的例子包括鈦、氮化鈦、鉻、鉿、氮化鉭，或任何其他的單一元素或雙金屬元素或化合物。閘極電極204可以由與閘極觸點203相同的材料形成，或由提供用於將閘極電極204與其他部件連接的期望性質的另一種材料形成。
源極206和汲極210可以包括具有導電性質的任何元素材料或材料化合物。具體來說，源極觸點207和汲極觸點211可以是金屬或退化（高度摻雜）的半導體。可以用於源極觸點207和/或汲極觸點211的合適材料的例子包括：鎳、鎢、鉬、鋁；金；銅；鈷；釕；氮化鈦；氮化鉭；矽；和/或任何具有高導電率的III-V族化合物半導體。在一些情況下，汲極觸點211由與源極觸點207相同的材料組成。在其他情況下，汲極觸點211由具有較高導電率的材料組成，該材料能夠提供比用於源極觸點207的材料更低的電子傳輸能障。
提供源極-通道界面構件250是為了創建輔助的多餘負電荷庫，其功能是至少在與源極觸點207相鄰的半導體層216的區域中使通道空乏。以這種方式，源極-通道界面構件250用作電子傳輸能障，導致當TFT 200a處於「OFF」狀態時，實質上沒有電流通過半導體層216。
源極-通道界面構件250的操作可以以各種配置實現，包括p型半導體、感應壓電偶極子、可控穿隧能障，其組合或其他機制，以藉由外部施加的場調節注入的電流。
例如，當實施為p型半導體時，源極-通道界面構件250可以由鍺元素組成，或源極-通道界面構件250可以藉由將p型摻雜物用於半導體層216的相關部分來形成。在其他情況下，源極-通道界面構件250可以由氧化物或硫化物，或與週期表的VI(A)族對應的另一種元素，或硫屬元素組成，例如氧、硫、硒、碲或釙。
源極-通道界面構件250也可以藉由形成源極觸點207的材料的催化生長來形成。在這種情況下，氧可以優先穿越到源極-通道界面，從而形成源極-通道界面構件。在其他情況下，源極-通道界面構件250可以藉由藉由沉積技術（例如原子層沉積、濺射物理氣相沉積或化學氣相沉積）沉積p型摻雜物（例如p型金屬氧化物或另一種半導體）來形成。
在TFT 200a的實施例中，源極-通道界面構件250已經被形成為從源極觸點207延伸到汲極觸點211的連續構件。雖然源極-通道界面構件250只需要位在源極觸點207附近，以將源極觸點207和半導體層216電性連接，但取決於用來製造TFT 200a的製造製程，源極-通道界面構件250也可以被形成為延伸於源極觸點207與汲極觸點211之間的層，或僅與源極觸點207相鄰的層，或與源極觸點207和汲極觸點211中的每一者相鄰的層。
可能期望，半導體層216的形成有成分控制，使得半導體層216在源極觸點207和汲極觸點211附近是重度n型的，以防止載子在TFT 200a的「ON」狀態期間出現匱乏。在其他的實施例中，半導體層216中形成為在源極觸點207、汲極觸點211和閘極觸點203附近是重度n型的，這可以允許對TFT 200a的閾值電壓進行調整。因此，TFT 200a的性質可以基於半導體層216中的n型摻雜的位置和程度來控制。
如圖2a所示，介電層214將閘極觸點203與半導體層216分開。介電層214阻礙了電子流入閘極觸點203，從而允許電子在源極觸點207與汲極觸點211之間形成電子濃度很大的通道。介電層214可以由諸如以下材料組成：氧化鉿（HfO 2）；二氧化鋯（ZrO 2）；二氧化矽（SiO 2）；氮化矽（Si 3N 4）；或本領域的技術人員會想到的任何其他合適的材料。
TFT 200a也可以包括可選的閘極調整層222。正如本領域的技術人員會理解的那樣，閘極調整層222可以是金屬原子層，它用來根據需要調整閘極觸點203的有效能障高度和/或功函數。
在TFT 200a中，通常閘極電極204、源極電極208和汲極電極212中的每一者是由高度導電的金屬所形成的，例如銅或鋁，這些金屬用來將對應的電極與其中形成有TFT 200a的積體電路的其餘部分的適當元件電性連接。
TFT 200a也包括形成在基板220上方的絕緣層218。基板220用作建構部件和設備（例如電晶體和積體電路）的基礎，並且絕緣層218是將基板220與源極觸點207和汲極觸點211分開的介電體。絕緣層218的例子包括如下材料：二氧化矽（SiO 2）；氮化矽（Si 3N 4）；氧化鋁（Al 2O 3）；等等，基板220的例子包括矽、玻璃、塑膠材料和/或撓性聚合物、印刷電路板等。在一些情況下，例如圖2a所示的情況，其中源極-通道界面構件250延伸於源極觸點207與汲極觸點211之間，並且取決於基板220的材料，源極-通道界面構件250也可以用作絕緣層218，在該情況下，它會在形成源極觸點207和汲極觸點211之前形成。
如上所述，與先前技術的TFT相比，TFT 200a的效能要具有改進的操作特性，特別是具有更高的閾值電壓，尤其是在以1000nm或更小的通道長度尺寸製造時。
如上所述，源極-通道界面構件250用來創建輔助的多餘負電荷庫，其功能是至少在與源極觸點207相鄰的半導體層216的區域中使通道空乏。在依據本發明的實施例製造的TFT（例如TFT 200a）中，閘極觸點203與源極觸點207之間通過閘極介電層214、半導體層216和源極-通道界面構件250的距離被選擇為使得由施加到閘極觸點203的電壓所誘發的電場會降低由源極-通道界面構件250所引入的輔助多餘負電荷庫的阻斷電勢，使TFT（例如TFT 200a）進入「ON」狀態。在沒有這種施加的閘極電壓的情況下，阻斷電勢導致TFT處於「OFF」狀態。
TFT 200a可以被製造為使其各種元件在各厚度範圍中形成。正如本領域的技術人員會理解的那樣，主要的限制因素是，閘極觸點203必須與源極觸點207有足夠的電氣接近，使得施加到閘極202的閾值電壓能夠有效地減少由源極-通道界面構件250所誘發的流動到半導體層216中的電子的能障。如果不能誘發出足夠的電場，就會降低導通TFT 200a的能力。這與眾所周知的MOSFET等的準則非常類似，通常被稱為阿達（Ada）（η）係數。
在TFT 200a的第一例子中，半導體層216形成的厚度為約20 nm（介電常數為約8），源極-通道界面構件250的厚度為約2 nm（介電常數為約10），而介電層214的厚度為約10 nm（介電常數為約24）。
在TFT 200a的另一個例子中，半導體層216形成的厚度為約5 nm（介電常數為17），源極-通道界面構件250形成的厚度為約0.5 nm（介電常數為約10），而介電層214形成的厚度為約5 nm（介電常數為約24）。
半導體層216、介電層214和源極-通道界面構件250中的每一者的垂直厚度的實際選擇將在一定程度上取決於所選材料的性質和採用的製造技術。然而，鑒於本文的揭示內容，這些具體的選擇現在將完全在本領域普通技術人員的能力範圍之內。
圖2c說明了依據本發明的另一實施例，TFT 200c的橫截面圖。在TFT 200c中，源極-通道界面構件250不是延伸於源極觸點207與汲極觸點211之間的連續層，而是只在源極觸點207和汲極觸點211中的每一者處形成。在TFT 200c中，源極-通道界面構件250可以藉由形成源極觸點207和汲極觸點211的金屬的催化生長來形成。在一些情況下，源極-通道界面構件250由氧化物或硫化物，或與週期表的VI(A)族對應的另一種元素，或硫屬元素組成。
圖2d說明了依據本發明的另一實施例，另一個TFT 200d的橫截面圖。在TFT 200d中，源極-通道界面構件250僅在源極觸點207處形成，並且可以藉由構成源極觸點207的金屬的催化生長來形成。在這個情況下，構成汲極觸點211的材料可以被選擇為使得它是「貴重」的，意味著它不容易與氧化劑交互作用。源極-通道界面構件250可以由氧化物或硫化物，或與週期表的VI(A)族對應的另一種元素，或硫屬元素組成。
汲極觸點211上源極-通道界面構件250的存在或不存在確實改變了TFT 200c的電氣性質。在TFT 200c中，與TFT 200a和TFT 200c相比，汲極觸點211上沒有源極-通道界面構件250會將TFT 200c的閾值電壓升高到大約0.1V至2V之間。在源極-通道界面構件250是藉由氧化物或硫化物的催化生長來形成的情況下，由此除了在源極觸點207上形成源極-通道界面構件250以外還在汲極觸點211上形成源極-通道界面構件250可以被輕易地容忍，並且不需要額外的處理來從汲極觸點211移除源極-通道界面構件250，除非期望減少閾值電壓。
接下來請參考圖3a至3d，它們代表了依據本發明的實施例的TFT 300，以及它在各種操作狀態下的效能。在下面的圖3、4和5的集合中，為了明確起見，圖中省略了基板和絕緣層。
在本文說明的各種實施例中，在源極-通道界面構件250與源極觸點207相鄰的情況下，引入了一種功能上與雙極接面電晶體（BJT）類似的結構。本文所揭露的實施例的TFT有效地將場效電晶體（FET）架構與源極觸點處跟BJT的發射極類似的結構相結合。
這些類似的類BJT結構的集電極和基極藉由直接的離子短接或重組中心的集合綁在一起，並且電子從類似發射極的結構注入到源極觸點207中。圖3a示意性地說明了在源極觸點307和汲極觸點311中的每一者處具有源極-通道界面構件350的TFT 300的示意表示。
圖3b示出當TFT 300處於正向主動狀態（其中V DS＞ 0 V GS＞ V 閾值）時，通過TFT 300的實例的橫截面。圖3c示出圖3b的橫截面，其中TFT 300處於OFF狀態（其中V DS＞ 0 V GS＜ V 閾值），而圖3d示出當TFT 300a處於0V狀態（其中V DS＞ 0 V GS＜ V 閾值）時，通過TFT 300的實例的橫截面。
TFT 300與圖2a的TFT 200a類似，並且源極觸點307、源極電極306、汲極觸點311、汲極電極310、閘極電極302、閘極觸點303、介電層314、源極-通道界面構件350和n型半導體層316與上面關於圖2a的TFT 200a所描述的相應元件類似。
在TFT 300的實施例中，與TFT 200a類似，源極-通道界面構件350延伸於源極觸點307與汲極觸點311之間，藉此形成類似於閘極限制的接面場效電晶體（JFET）或累積式MOSFET的結構，其中BJT等效物位在源極觸點307和汲極觸點311處。
圖3b說明了處於正向主動（或「ON」）狀態的TFT 300的操作。當汲極電壓（V DS）大於0V，並且閘極電壓（V GS）大於閾值電壓（V 閾值）時，就會出現正向主動狀態。在正向主動狀態下，電子的累積層330在介電層314下方的閘極觸點303下方形成。在這個操作狀態下，累積層330允許電子從源極觸點307流動到汲極觸點311。
圖3c說明了處於「OFF」狀態模式的TFT 300。當閘極電壓（V GS）小於閾值電壓（V 閾值）時，TFT 300進入「OFF」操作狀態。在所說明的實施例中，即使汲極電壓（V DS）大於0V，也會在閘極觸點303下方的半導體層316中形成空乏區域335，以便大大減少或實質上消除源極觸點307與汲極觸點311之間的電子流。
圖3d說明了處於「0V」狀態的TFT 300，其中沒有向TFT 300施加電壓。當閘極電壓（V GS）為0V或大約0V時，空乏區域335更加突出並靠近源極觸點307和汲極觸點311兩者，從而大大減少或實質上消除了源極觸點307與汲極觸點311之間的電子流。這使TFT 300進入增強的OFF狀態，從而減少或實質上消除了TFT 300中的寄生通道。
接下來請參考圖4a至4d，它們代表了依據本發明的實施例的TFT 400，以及它在各種操作狀態下的效能。TFT 400與圖2c的TFT 200c類似，並且源極觸點407、汲極觸點411、閘極觸點403、介電層414、源極-通道界面構件450和n型半導體層416與上面關於圖2c的TFT 200c所描述的相應元件類似。
圖4a是TFT 400的示意模型。在TFT 400的實施例中，源極-通道界面構件450形成在源極觸點407和汲極觸點411中的每一者上，但沒有延伸於這兩者之間。這有效地形成了類似於JFET的設備，其在源極觸點407和汲極觸點411處的結構類似於BJT，與圖3a類似。
圖4b說明了處於正向主動狀態（其中V DS＞ 0 V GS＞ V 閾值）的TFT 400。與TFT 300類似，在正向主動狀態下，電子的累積層430在介電層414下方的閘極觸點403下方形成。在這個操作狀態下，累積層430允許電子從源極觸點406流動到汲極觸點410。
圖4c說明了處於「OFF」狀態（其中V DS＞ 0 V GS＜ V 閾值）的TFT 400，其中空乏區域435抑制源極觸點407與汲極觸點411之間的電子流。
圖4d說明了處於0V狀態的TFT 400。與TFT 300類似，當TFT 400的閘極電壓（V GS）為0V或大約0V時，空乏區域435更加突出並靠近源極觸點407和汲極觸點411兩者，從而大大減少或實質上消除了源極觸點407與汲極觸點411之間的電子流。這使TFT 400進入增強的OFF狀態，從而減少或實質上消除了TFT 400中的寄生通道。
TFT 300與TFT 400之間的累積層和空乏區域的梯度和配置（例如厚度）的差異是由設備中源極-通道界面構件存在的程度不同而造成的。隨著源極-通道界面構件的更高濃度和分散的存在，對n型半導體通道的空乏層得到了更好的控制。
接下來請參考圖5a至5e，它們代表了依據本發明的實施例的TFT 500，以及它在各種操作狀態下的效能。TFT 500與圖2d的TFT 200d類似，並且源極電極507、源極觸點506、汲極電極511、汲極觸點510、閘極電極503、閘極觸點502、介電層514、源極-通道界面構件550和n型半導體層516與圖2d的源極電極208、源極觸點207、汲極電極212、汲極觸點211、閘極電極204、閘極觸點203、介電層214、源極-通道界面構件250和半導體層216類似。
圖5a是TFT 500的示意模型。在TFT 500中，源極-通道界面構件550僅與源極觸點506相鄰，並且這有效地形成了在源極觸點506處具有BJT的JFET。
圖5b說明了處於正向主動狀態的TFT 500，圖5c說明了處於「OFF」狀態的TFT 500，而圖5d說明了處於0V狀態的TFT 500。
TFT 500的累積層530和空乏區域535、540的特性與圖3a的TFT 300和圖4a的TFT 400類似，其中空乏區域540在0V狀態下是圖4d的空乏區域435的不對稱版本。
接下來請參考圖6，它是說明依據本發明的一個實施例製造TFT的方法600的流程圖。圖6的方法600是參考圖7a至7n的TFT 700和圖8a至8d的TFT 800a和TFT 800b來論述的，它們說明了該方法所涉及的各種步驟的例子。
如本文所使用的，術語「形成（form）」或「形成（forming）」旨在包含用於製造本揭示內容中所記載的結構的任何合適方式。因此，「形成（form）」和「形成（forming）」可以包括諸如以下項目的製程：原子層沉積；化學氣相沉積、電漿增強化學氣相沉積；濺射；離子植入；氧化；電化沉積；分子束磊晶；等等。具體的適當製程的選擇完全在本領域的技術人員的能力範圍之內。
方法600從步驟605開始，其中源極觸點707和汲極觸點711觸點在絕緣層718的頂部上形成，該絕緣層又在基板720的頂部上形成，如圖7a所示。圖7a說明了通過圖7h的線B-B截取的TFT 700的橫截面圖，圖7h示出了對應的俯視圖。
如先前所述，絕緣層718可以由諸如以下項目的材料所形成：二氧化矽（SiO 2）；氮化矽（Si 3N 4）；氧化鋁（Al 2O 3）；等等。基板720可以是任何適合作為構建部件和設備（例如電晶體和積體電路、影像感測器和顯示器）的基礎的合適基板，其例子包括但不限於矽、撓性聚合物和其他的塑膠、陶瓷材料、光學玻璃、金屬等。
在一些情況下，源極觸點707和汲極觸點711是藉由經由光刻製程進行的沉積來形成的。然而，正如本領域的技術人員會理解的那樣，形成源極觸點707和汲極觸點711的方法並沒有特別的限制，並且它們可以藉由各種其他製程來形成，正如本領域的技術人員會理解的那樣。
在源極觸點707和汲極觸點711是由相同材料所形成的情況下，那麼在步驟605處，源極觸點707和汲極觸點711兩者可以在同一步驟中同時形成。在源極觸點707和汲極觸點711由不同材料組成的情況下，那麼源極觸點707和汲極觸點711可以在單獨的步驟中形成。
在步驟610處，形成源極-通道界面構件750。在作為通過圖7i的線C-C截取的橫截面的圖7b所示的例子中，源極-通道界面構件750在源極觸點707和汲極觸點711的頂部上形成，並且延伸於它們之間的絕緣層718的區域上方。源極-通道界面構件750可以是藉由任何合適技術來形成的p型半導體，包括但不限於沉積技術，例如原子層沉積、濺射或化學氣相沉積。
然而，源極-通道界面構件750也可以以其他方式形成，並且參考圖8a，它說明了依據本發明的另一個實施例，與圖7b的TFT類似的TFT 800的通過圖8c的線D-D截取的橫截面圖。在TFT 800中，源極-通道界面構件850是藉由源極觸點807和汲極觸點811兩者的底層金屬結構的受控氧化來形成的。如所示，這導致在源極觸點807上形成源極-通道界面構件850，和在汲極觸點811上形成源極-通道界面構件850。
圖8b示出依據本發明的另一個實施例，TFT 800b的沿著圖8d的線E-E截取的橫截面圖。在TFT 800b中，汲極觸點811是由貴重材料（即不會氧化的材料）所形成的，並且源極-通道界面構件850是僅藉由源極觸點807的底層金屬結構的受控氧化來形成的。如所示，這導致僅在源極觸點807上有源極-通道界面構件850。
再次回到圖7a至7n和方法600，在步驟615處，形成n型半導體層716。圖7c示出在半導體層716在整個TFT 700上（包括源極-通道界面構件750的頂部上）形成之後，沿著圖7j的線F-F截取的橫截面。
在步驟620處，形成介電層714。如通過圖7k的線G-G截取的圖7d的橫截面所示，介電層714形成在整個設備上方，包括半導體層716的頂部上。介電層714優選地由具有高介電常數的材料所形成，然而也可以採用其他的材料，例如SiO 2或Si 3N 4。
在步驟625處，形成閘極觸點703。如作為通過圖7l的線H-H截取的橫截面的圖7e所示，閘極觸點703形成在介電層714上。在一些情況下，可選的閘極調整層722也可以形成於介電層714與閘極觸點703之間。在這種情況下，首先形成閘極調整層722，並且在閘極調整層722的頂部上形成閘極觸點703，如圖7e所示。
在步驟630處，介電層714和底層半導體層716以及源極-通道界面構件750的不需要的部分被移除。作為沿著圖7m的線I-I截取的TFT 700的橫截面的圖7f顯示，閘極觸點703可以用作掩模，以移除介電層714和底層半導體層716以及源極-通道界面層750的一部分。
在步驟635處，閘極電極704、源極電極708和汲極電極712如圖7g所示地形成，圖7g是沿著圖7n的線J-J截取的橫截面。
在一些情況下，可能期望依據本發明的實施例以垂直配置製造TFT。因此，圖9a、9b和9c說明了這種垂直形成的TFT的實施例。正如本領域的技術人員會理解的那樣，垂直形成的TFT可以允許增加「封裝密度」（即在給定的水平面積中有更多的設備），這對於諸如顯示螢幕或影像感測器之類的一些應用而言可能很重要。進一步地，因為依據本發明的TFT可以在各種基板上製造，所以依據本發明的TFT可以彼此「堆疊」以增加設備密度，這對許多不同的應用來說是非常理想的。例如，依據本發明，可以形成一層垂直TFT和任何相關的互連結構或其他部件，然後在它們上面形成絕緣材料層，如二氧化矽，並且該絕緣層可以用作形成在其上的另一個TFT集合的基板和絕緣層。可以預期，與先前技術相比，可以以這種方式形成幾層TFT，從而顯著提高電路密度。
圖9a示出TFT 900a，它包括閘極902、源極906和汲極910。閘極902包括閘極觸點903和閘極電極904，源極906包括源極觸點907和源極電極908，而汲極910包括汲極觸點911和汲極電極912。TFT 900a也包括TFT 900a的閘極902周圍的介電層914，並且包括形成在基板920上方的第一絕緣層918，以及第二絕緣層925。TFT 900a進一步包括n型半導體層916和源極-通道界面構件950。如果需要，TFT 900a也可以包括如所示的閘極調整層922。
在TFT 900a中，源極906（包括源極觸點907和源極電極908）位在TFT 900a的底部（相對於圖式的定向）處，已經形成在第一絕緣層918的頂部上。第二絕緣層925形成在源極觸點907的一部分上方，使源極觸點907的一部分暴露在TFT 900a的中間。在汲極電極912形成在汲極觸點911上的情況下，汲極觸點911形成在源極觸點907的暴露部分的任一側。源極觸點907藉由第二絕緣層925與汲極觸點911絕緣。
在TFT 900a中，源極-通道界面構件950形成在源極觸點907的上述暴露部分、第二絕緣層925的內表面和汲極觸點911上。閘極觸點903被（可選的）閘極調整層922環繞，該閘極調整層又被介電層914環繞。半導體層916形成於介電層914與源極-通道界面構件950之間。
圖9b說明了TFT 900b，它是本發明的另一個實施例，與TFT 900a類似，但其中源極-通道界面構件950的範圍和位置被改變了。
具體而言，在TFT 900b中，源極-通道界面構件950被形成為源極觸點907的整個上表面上方的層。如圖9b所示，並且與圖9a的實施例不同，TFT 900b中的第二絕緣層925的內表面和汲極觸點911沒有源極-通道界面構件950。而是，半導體層916形成於介電層914、第二絕緣層925的內表面與汲極觸點911之間。
圖9c示出了依據本發明的另一實施例，TFT 900c的橫截面圖。與圖9a和9c的TFT 990a和900b類似，TFT 900c是依據本發明的一個實施例的TFT的垂直實施方式。
然而，TFT 900c與上述TFT 900a和900b的不同之處在於，TFT 900c的底部觸點是汲極觸點911。相反地，TFT 900c的頂部觸點是源極觸點907。如圖9c所示，源極-通道界面構件950形成在源極觸點907周圍。源極-通道界面構件950由於第二絕緣層925的存在而與汲極觸點911隔離，並且藉由半導體層916與介電層914隔離。
雖然圖9a、9b和9c的實施例示出依據本發明的態樣的垂直TFT的「對稱」實施方式，但本領域的技術人員將很容易理解，這種對稱性不是需要的。例如，圖9d示出TFT 900d的不對稱實施方式，其中TFT 900b的右側（相對於圖式的定向）已經被省略。依據本發明的態樣的垂直TFT的各式各樣的其他非對稱和/或縮小面積的實施方式現在對於本領域的技術人員來說將是顯而易見的。
正如本領域的技術人員現在會理解的那樣，TFT 900a、TFT 900b、TFT 900c和TFT 900d的作用方式與本文所揭露的本發明的其他實施例類似。如上所述，TFT900a、900b、900c和900d可以被形成為垂直圓柱體、矩形平行六面體、六角形稜柱等，並且這種各種可能的形狀允許TFT 900a、900b、900c和900d的「足跡（footprint）」被選擇為最佳化可以在設備中形成TFT 900a、900b、900c和900d的密度。這提供了幾個優勢，特別是在諸如DRAM記憶體之類的應用中，其中增加記憶體單元密度是個重要的目標。
進一步地，如上面也提到的，TFT 900a、900b和900c可以「堆疊」以增加電路元件的密度。具體而言，TFT 900a、900b或900c的陣列可以形成在基板和/或覆蓋下層電路元件（包括TFT 900a、900b和900c）的絕緣體上，並且又被基板和/或絕緣體以及形成在該基板和/或絕緣體的頂部上的TFT 900a、900b或900c的另一個陣列覆蓋，從而形成真正的3D積體電路。
現在參考圖10a和10b，它們是製造與上述的TFT 900a類似的垂直TFT 1200的方法1000的流程圖。圖10a和10b的方法1000是參考圖11a至11v來論述的，圖11a至11v說明了該方法所涉及的各種步驟。
方法1000從步驟1005開始，其中源極電極908和源極觸點907在第一絕緣層918上形成，該第一絕緣層又在基板920上形成，如圖11a所示。圖11a是圖11l的沿著線K-K截取的橫截面。源極觸點907可以由銅、鎢或本領域的技術人員會想到的任何其他可用於製造垂直電晶體的材料所形成。特別是，源極觸點907的材料是基於材料的功函數和表面氧化性質來選擇的，以在TFT 1200的操作期間提供將電子注入到累積層中的預期效果，正如本領域的技術人員現在會理解的那樣。也可以預期，如果需要，源極電極908和源極觸點907可以是一種和同一種元素。
在步驟1010處，第二絕緣層925形成在源極觸點907上方，如圖11b所示，圖11b是沿著圖11m的線L-L截取的橫截面。可以看出，第二絕緣層925形成在源極觸點907的整個上表面上方。第二絕緣層925可以使用本領域的技術人員會想到的任何合適的技術來形成，包括聚合物的旋轉塗覆、介電體的化學氣相沉積等。
在步驟1015處，汲極觸點911如圖11c所示地形成，圖11c是沿著圖11n的線M-M截取的橫截面。如所示，汲極觸點911形成在第二絕緣層925的整個上表面上方。
在1020處，汲極觸點911的不需要的材料被移除。不需要的材料可以以本領域的技術人員會想到的任何合適的方式移除，例如藉由圖案化和蝕刻來移除。作為沿著圖11o的線N-N截取的橫截面的圖11d示出步驟1020的結果。本領域的技術人員會理解，如果需要的話，汲極觸點911的不需要的材料可以被移除，使得汲極觸點911以一種幾何形狀（例如六角形）形成，該幾何形狀可以允許增強TFT 1200的封裝密度。
在步驟1025處，第二絕緣層925的不需要的部分被移除，直至源極觸點907，如圖11e所示，圖11e是沿著圖11p的線O-O截取的橫截面。在一些實施例中，第二絕緣層925的不需要的部分是經由蝕刻製程來移除的，該蝕刻製程被選擇為使得它在底層的源極觸點907上停止，然而也可以採用任何其他合適的方法來移除第二絕緣層925的不需要的部分，正如本領域的技術人員會想到的那樣。
在步驟1030處，源極-通道界面構件950形成在步驟1025的結果上。如作為沿著圖11q的線P-P截取的橫截面的圖11f所示，源極-通道界面構件950在這一點上形成在TFT 1200的整個上表面上方，包括汲極觸點911上方和源極觸點907的暴露部分上方。源極-通道界面構件950可以以各種方式形成，並且在一個實施例中是使用原子層沉積技術來沉積的。
在步驟1035處，n型半導體層916形成在源極-通道界面構件950上方，如圖11g所示，圖11g是沿著圖11r的線Q-Q截取的橫截面。半導體層916可以以各種方式形成，並且在一個實施例中是使用原子層沉積技術來沉積的。
在步驟1040處，介電層914如圖11h所示地形成，圖11h是沿著圖11s的線R-R截取的橫截面。介電層914形成在半導體層916上方。介電層914的材料的選擇沒有特別的限制，並且介電層914可以是任何合適的具有高介電常數的材料，正如本領域的技術人員會理解的那樣。
在步驟1045處，（可選的）閘極調整層922可以形成在介電層914上方，並且閘極觸點903形成在閘極調整層922上方。正如本領域的技術人員會理解的那樣，閘極調整層922和閘極觸點903可以以各種方式形成，包括經由原子層沉積技術來形成。如果沒有閘極調整層922，那麼閘極觸點903直接形成在介電層914上。圖11i說明了步驟1045的結果，並且是沿著圖11t的線S-S截取的橫截面。
在步驟1050處，從各種形成的層移除不需要的材料，以暴露底層/底層特徵，如圖11j所示，圖11j是沿著圖11u的線T-T截取的橫截面。如所示，汲極觸點911、源極-通道界面構件950、半導體層916、介電層914、閘極調整層922和閘極觸點903被適當地暴露。從各種層移除不需要的材料的方法沒有特別的限制，並且可以以各種方式實現，正如本領域的技術人員會理解的那樣，包括機械拋光、濕法化學蝕刻、乾法化學蝕刻、原子層蝕刻等。
在步驟1055處，形成汲極電極912和閘極電極904。在作為沿著圖11v的線U-U截取的橫截面的圖11k所示的實施例中，汲極電極912和閘極電極904可以藉由使用掩模方法來沉積和圖案化。然而，用來形成汲極電極912和閘極電極904的方法沒有特別的限制，並且對於本領域的技術人員來說，各種合適的方法會是顯而易見的。
圖12a和12b示出依據本發明，製造或製作與上述的TFT 900b類似的TFT 1300的另一個實施例的方法1100的流程圖。方法1100是參考圖13a至13v來描述的。
方法1100從其上已經形成有絕緣層918的基板920開始。在步驟1105處，源極電極908和源極觸點907形成在絕緣層918上，如圖13a所示，圖13a是沿著圖13l的線BL-BL截取的橫截面。正如本領域的技術人員會理解的那樣，源極電極908和源極觸點907如果是由相同的材料所形成的話，那麼可以是同一個部件。步驟1105與圖10的步驟1005類似，並且圖13a和13l分別與圖11a和11l類似。
在步驟1110處，p型半導體構件950形成在源極觸點907上。如作為沿著圖13m的線BM-BM截取的橫截面的圖13b所示，源極-通道界面構件950被形成為源極觸點907的整個上表面上方的層。源極-通道界面構件950可以以各種方式形成，並且在一些實施例中，它是使用原子層沉積技術來沉積的，但形成源極-通道界面構件950的方法沒有特別的限制，並且可以例如藉由催化源極觸點907的金屬表面以形成合適的金屬氧化物來形成，或藉由任何其他適當的方法來形成，正如本領域的技術人員會理解的那樣。
在步驟1115處，第二絕緣層925形成在源極-通道界面構件950上，如圖13c所示，圖13c是沿著圖13n的線BN-BN截取的橫截面。在一些實施例中，第二絕緣層925是使用聚合物的旋轉塗覆來沉積的，但形成第二絕緣層925的方法沒有特別的限制，並且第二絕緣層925可以例如是使用介電體的化學氣相沉積（「CVD」）或任何其他合適的方法來沉積的，正如本領域的技術人員會理解的那樣。
在步驟1120處，形成汲極觸點911。如作為沿著圖13o的線BO-BO截取的橫截面的圖13d所示，汲極觸點911形成在第二絕緣層925的整個上表面上。同樣，形成汲極觸點911的方法沒有特別的限制，並且對於本領域的技術人員來說，合適的方法會是顯而易見的。
在步驟1125處，從汲極觸點911移除不需要的材料，如圖13e所示，圖13e是沿著圖13p的線BP-BP截取的橫截面。從汲極觸點911移除不需要的材料的方法沒有特別的限制。進一步地，如果需要的話，不需要的材料可以藉由蝕刻等來移除，使得汲極觸點911可以以一種圖案（例如所示的六角形圖案或條紋圖案（未示出）等）形成，以改進生成的TFT的包裝密度。
在步驟1130處，從第二絕緣層925移除不需要的材料，如圖13f所示，圖13f是沿著圖13q的線BQ-BQ截取的橫截面。如所示，第二絕緣層925被移除，直至源極-通道界面構件950。
方法1100的步驟1135至1155與上述方法1000的步驟1035至1055類似。在步驟1135處，如作為沿著圖13r的線BR-BR截取的橫截面的圖13g所示，n型半導體層916形成在源極-通道界面構件950上方。正如本領域的技術人員會理解的那樣，n型半導體層205可以以各種方式形成，包括藉由原子層沉積技術來形成。
在步驟1140處，介電層914形成在半導體層916上方。這示於圖13h中，圖13h是沿著圖13s的線BS-BS截取的橫截面。同樣，介電層914可以以各種合適的方式形成，正如本領域的技術人員會理解的那樣。
在步驟1145處，閘極觸點903形成在介電層914上方，如圖13i所示，圖13i是沿著圖13t的線BT-BT截取的橫截面。如也示出的，如果需要的話，在形成閘極觸點903之前，可選的閘極調整層922可以形成在介電層914上。閘極調整層922和閘極觸點903可以藉由本領域的技術人員會想到的任何合適的製程來形成，例如藉由原子層沉積技術來形成。
在步驟1150處，TFT 1300被處理，以移除不需要的材料以暴露底層和底層特徵，如圖13j所示，圖13j是沿著圖13u的線BU-BU截取的橫截面。被移除以暴露圖13j的層和特徵的材料可以以任何合適的方式移除，例如藉由對TFT 1300的機械拋光來移除。在所說明的實施例中，底層變得暴露，並且形成六角形圖案。
在步驟1155處，形成汲極電極912和閘極電極904。如作為沿著圖13v的線BV-BV截取的橫截面的圖13k所示，如果需要的話，汲極電極912和閘極電極904可以經由掩模製程，以六角形、條紋或其他圖案來圖案化。
現在將可以看出，本發明包括了新穎半導體設備的各種實施例。特別是，本發明揭露了具有改進效能的TFT，即使在以200nm以下的通道尺寸製造時也是如此。
依據本發明的實施例的半導體設備的另一個預期的優點是，它們能夠在產線後段（「BEOL」）半導體製造製程中製造。
正如本領域的技術人員所知道的那樣，半導體製造製程通常分為產線前段（「FEOL」）和產線後段製程。傳統上，積體電路的電晶體、電容器、電阻器和電感器首先藉由FEOL製程形成在晶圓上。一旦這些設備已經被製造在晶圓上，就會用形成金屬化層和結合點的BEOL製程處理它。
傳統上，一旦晶圓（或其他基板）已經完成了FEOL處理，一般就不可能在BEOL製程期間將額外的設備添加到晶圓，因為使晶圓經受傳統半導體設備製造所需的溫度會破壞FEOL製程所形成的已經在晶圓上的半導體結構和設備。
最近，人們嘗試將氧化銦鎵鋅（「IGZO」）用作半導體/通道材料來製造TFT，作為BEOL製程。雖然這種設備已經取得了一些成功，但它們的效能往往不盡如人意，通常具有低的閾值電壓，導致高的漏電位準/不良的「OFF」特性。進一步地，用來製造IGZO設備的製程已被證明是難以控制的，並且生成的設備是脆弱的，可能很難讓它們經受得住其他BEOL製程，例如退火。
相比之下，依據本發明的實施例的TFT也可以用不會損傷先前製造的FEOL設備或結構的技術和製程製造，但這種TFT已被證明效能良好，即至在小於200 nm的半導體/通道長度下也是如此，並且不會被其他BEOL製程損傷。
如上面的詳細描述，依據本發明的實施例的TFT採用了六個基本的製造製程：源極形成；汲極形成；閘極形成；半導體形成；介電體/絕緣體形成；以及源極-通道界面構件形成-這些製程中的每一者通常可以以幾種可能的方式實現。為這些製造製程中的每一者選擇一個或多個適當的替代方案，以用於製造BEOL TFT或在FEOL或替代製程中創建的TFT，屬於本領域技術人員的正常技能範圍。
舉個例子，在決定如何依據本發明製造TFT並且其中希望在製造製程期間不超過攝氏三百度的溫度時，可以決定：源極形成、汲極形成和閘極的形成將藉由濺射和圖案化來實現；半導體層的形成將藉由原子層沉積來實現；介電體/絕緣體的形成將通藉由原子層沉積來實現；以及源極-通道界面構件的形成可以藉由源極觸點的氧化（如果材料是可氧化的金屬）或藉由濺射退化摻雜的單原子半導體層（例如鍺或矽）來實現。將可以看出，這些所選的製造技術中的每一者可以在低於攝氏三百度的溫度下執行，因此不會影響先前在FEOL製程中製造的設備和結構。
現在也會看出，本發明提供了新穎的薄膜半導體切換設備，這些設備具有良好的效能，即使在用小於1000nm的半導體/通道長度製造（特別是以小於200nm的半導體/通道長度製造）時也是如此。也教示了新穎設備的製造技術和方法，並且這些技術和方法也允許將新穎設備作為BEOL設備來製造。
上述的本發明的實施例旨在作為本發明的例子，並且本領域的技術人員可以在不脫離本發明範圍的情況下對其進行變更和修改，本發明的範圍僅由所附的請求項界定。
102:閘極 103:閘極觸點 104:閘極電極 106:源極 107:源極電極 108:源極觸點 110:汲極 111:汲極電極 112:汲極觸點 114:介電層 116:半導體層 118:絕緣層 120:基板 122:閘極調整層 130:累積層 135:空乏層 202:閘極 203:閘極觸點 204:閘極電極 206:源極 207:源極觸點 208:源極電極 210:汲極 211:汲極觸點 212:汲極電極 214:閘極介電層 216:半導體層 218:絕緣層 220:基板 222:閘極調整層 250:源極-通道界面構件 300:TFT 302:閘極電極 303:閘極觸點 306:源極電極 307:源極觸點 310:汲極電極 311:汲極觸點 314:介電層 316:半導體層 330:累積層 335:空乏區域 350:源極-通道界面構件 400:TFT 403:閘極觸點 406:源極觸點 407:源極觸點 410:汲極觸點 411:汲極觸點 414:介電層 416:n型半導體層 430:累積層 435:空乏區域 450:源極-通道界面構件 500:TFT 502:閘極觸點 503:閘極電極 506:源極觸點 507:源極電極 510:汲極觸點 511:汲極電極 514:介電層 516:n型半導體層 530:累積層 535:空乏區域 540:空乏區域 550:源極-通道界面構件 600:方法 605:步驟 610:步驟 615:步驟 620:步驟 625:步驟 630:步驟 635:步驟 700:TFT 703:閘極觸點 704:閘極電極 707:源極觸點 708:源極電極 711:汲極觸點 712:汲極電極 714:介電層 716:半導體層 718:絕緣層 720:基板 722:閘極調整層 750:源極-通道界面構件 800:TFT 807:源極觸點 811:汲極觸點 850:源極-通道界面構件 902:閘極 903:閘極觸點 904:閘極電極 906:源極 907:源極觸點 908:源極電極 910:汲極 911:汲極觸點 912:汲極電極 914:介電層 916:n型半導體層 918:第一絕緣層 920:基板 922:閘極調整層 925:第二絕緣層 950:源極-通道界面構件 1000:方法 1005:步驟 1010:步驟 1015:步驟 1020:步驟 1025:步驟 1030:步驟 1035:步驟 1040:步驟 1045:步驟 1050:步驟 1055:步驟 1100:方法 1105:步驟 1110:步驟 1115:步驟 1120:步驟 1125:步驟 1130:步驟 1135:步驟 1140:步驟 1145:步驟 1150:步驟 1155:步驟 1200:TFT 1300:TFT 100a:TFT 100d:TFT 100e:TFT 106':源極 110':汲極 200a:TFT 200c:TFT 200d:TFT 800b:TFT 900a:TFT 900b:TFT 900c:TFT 900d:TFT
為了更好地理解本文所述的本發明的各種實施例，將參考附圖。附圖不旨在限制本文所述的發明範圍，也沒有按比例繪製，以提高對本說明書的理解明確性。在圖式中：
圖1a、1b、1c、1d和1e是先前技術TFT的橫截面圖；
圖2a是依據本發明的一個實施例，TFT的沿著圖2b的線A-A截取的橫截面圖；
圖2b是圖2a的TFT的俯視圖；
圖2c是依據本發明的另一實施例，TFT的橫截面圖；
圖2d是依據本發明的另一實施例，TFT的橫截面圖；
圖3a是圖2a的TFT的示意符號；
圖3b是在正向主動狀態（Forward Active state）下操作的圖2a的TFT的一部分的橫截面圖；
圖3c是在OFF狀態下操作的圖2a的TFT的一部分的橫截面圖；
圖3d是在零電壓狀態下操作的圖2a的TFT的一部分的橫截面圖；
圖4a是圖2c的TFT的示意符號；
圖4b是在正向主動狀態下操作的圖2c的TFT的一部分的橫截面圖；
圖4c是在OFF狀態下操作的圖2c的TFT的一部分的橫截面圖；
圖4d是在零電壓狀態下操作的圖2c的TFT的一部分的橫截面圖；
圖5a是圖2d的TFT的示意符號；
圖5b是在正向主動狀態下操作的圖2d的TFT的一部分的橫截面圖；
圖5c是在OFF狀態下操作的圖2d的TFT的一部分的橫截面圖；
圖5d是在零電壓狀態下操作的圖2d的TFT的一部分的橫截面圖；
圖6是依據本發明的一個實施例，代表製造TFT的方法的流程圖；
圖7a至7g是依據圖6的方法的TFT的製造階段的橫截面圖；
圖7h至7n是圖7a至7g的TFT的製造階段的相應俯視圖；
圖8a是依據本發明的一個實施例，在製造期間的TFT的橫截面圖；
圖8b是依據本發明的另一個實施例，在製造期間的TFT的橫截面圖；
圖8c是圖8a的TFT的俯視圖；
圖8d是圖8b的TFT的俯視圖；
圖9a是依據本發明的另一個實施例，垂直TFT的橫截面圖；
圖9b是依據本發明的一個實施例，另一個垂直TFT的橫截面圖；
圖9c是依據本發明的一個實施例，另一個垂直TFT的橫截面圖；
圖9d是與圖9b的垂直TFT類似但以非對稱實施例製造的垂直TFT的橫截面圖；
圖10a和10b是依據本發明的另一個實施例，製造TFT的方法的流程圖；
圖11a至11k是示出依據圖10a和10b的方法製造TFT的階段的橫截面圖；
圖11l至11v分別是圖11a至11k的TFT的對應俯視圖；
圖12a和12b是依據本發明的另一個實施例，製造TFT的方法的流程圖；
圖13a至13k是依據圖12a和12b的方法，在製造期間的TFT的橫截面圖；以及
圖13l至13v分別是圖13a至13k的TFT的俯視圖。
根據以下描述，與附圖一起來看，本文所述的示例實施例的其他態樣和特徵將顯現出來。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
903:閘極觸點
907:源極觸點
908:源極電極
911:汲極觸點
914:介電層
916:n型半導體層
920:基板
922:閘極調整層
925:第二絕緣層
950:源極-通道界面構件
900c:TFT

Claims (45)

  1. 一種薄膜電晶體，包括： 一基板； 一絕緣層，形成在該基板上； 一源極，形成在該絕緣層上； 一汲極，形成在該絕緣層上，並且與該源極隔開； 一n型半導體材料，形成在該絕緣層上，並且延伸於該源極與該閘極之間； 一源極-通道界面構件，至少將該源極與該半導體材料電性連接； 一閘極介電層，形成在該半導體層上方；以及 一閘極，形成在該介電層上方，使得當一正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的一通道流動到該汲極。
  2. 如請求項1所述的薄膜電晶體，其中該n型半導體材料是一金屬氧化物。
  3. 如請求項1所述的薄膜電晶體，其中該n型半導體材料選自包括以下項目的群組：氧化鋅、氧化錫、氧化銦、氧化銦鎵鋅、氧化鎵和氧化鍺，和上述項目的組合。
  4. 如請求項1所述的薄膜電晶體，其中該n型半導體材料是氧化鋅和氧化錫中的一者。
  5. 如請求項1所述的薄膜電晶體，其中該絕緣層是該基板。
  6. 如請求項1所述的薄膜電晶體，其中該源極-通道界面構件是該絕緣層。
  7. 如請求項1所述的薄膜電晶體，其中該源極-通道界面構件將該源極和該汲極兩者與該半導體材料電性連接。
  8. 如請求項1所述的薄膜電晶體，其中該源極-通道界面構件是一p型半導體。
  9. 如請求項8所述的薄膜電晶體，其中該p型半導體是藉由該源極的催化生長來形成的一氧化物。
  10. 如請求項1所述的薄膜電晶體，其中該源極-通道界面構件是一壓電感應偶極子。
  11. 如請求項1所述的薄膜電晶體，其中該源極-通道界面構件是一可控穿隧能障。
  12. 如請求項1所述的薄膜電晶體，其中該半導體材料是藉由原子層沉積來形成的。
  13. 如請求項1所述的薄膜電晶體，其中該源極-通道界面構件是藉由原子層沉積來形成的。
  14. 如請求項1所述的薄膜電晶體，其中該基板是撓性聚合物。
  15. 如請求項1所述的薄膜電晶體，其中該源極與該汲極垂直地隔開。
  16. 如請求項15所述的薄膜電晶體，進一步包括一第二絕緣層，並且其中該源極和該汲極中的一者形成在該絕緣層上，該第二絕緣層形成在該源極和該汲極中的該一者上，該第二絕緣層形成一垂直空洞，該垂直空洞具有從該源極和該汲極中的該一者向上延伸的一內表面，該源極-通道界面構件在該空洞的該內表面和該空洞內的該汲極的部分上形成一層，該n型半導體材料在該源極-通道界面構件的該層上形成一層，該閘極介電層在該n型半導體上形成一層，該閘極形成在該閘極介電層上，並且該源極和該汲極中的另一者形成在該第二絕緣層的頂部上並且與該源極-通道界面構件電接觸。
  17. 如請求項15所述的薄膜電晶體，進一步包括一第二絕緣層，並且其中該源極形成在該絕緣層上，該源極-通道界面構件形成在該源極上，該第二絕緣層形成在該源極上，該第二絕緣層形成一垂直空洞，該垂直空洞具有從該源極向上延伸的一內表面，該n型半導體材料在該源極-通道界面構件的該層和該空洞的該內表面上形成一層，該閘極介電層在該n型半導體上形成一層，該閘極形成在該閘極介電層上，並且該汲極形成在該第二絕緣層的頂部上並且與該n型半導體材料電接觸。
  18. 如請求項15所述的薄膜電晶體，進一步包括一第二絕緣層，並且其中該汲極形成在該絕緣層上，該第二絕緣層形成在該汲極上，該第二絕緣層形成一垂直空洞，該垂直空洞具有從該汲極向上延伸的一內表面，該第二絕緣層形成一垂直空洞，該垂直空洞從該汲極向上延伸並且具有一內表面，該n型半導體材料在該垂直空洞的該內表面和該汲極上形成一層，該閘極介電層在該n型半導體上形成一層，並且該閘極形成在該閘極介電層上，該源極和該源極-通道界面構件形成在該第二絕緣層的頂部上，使得該源極-通道界面構件將該源極與該n型半導體材料電性連接。
  19. 一種垂直薄膜電晶體，包括： 一實質平坦的基板； 一絕緣層，形成在該基板上； 一源極，形成在該絕緣層上； 一第二絕緣層，形成在該源極上，該第二絕緣層形成具有一內表面的一垂直井； 一源極-通道界面構件，形成在該垂直井的該內表面和該源極上； 一n型半導體材料，形成在該源極-通道界面構件上，使得該源極藉由該源極-通道界面構件與該n型半導體材料電性連接； 一閘極介電層，形成在該n型半導體層上方； 一閘極，形成在該介電層上方；以及 一汲極，形成在該絕緣層上並且與該n型半導體材料電接觸，其中當一正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的一通道流動到該汲極。
  20. 如請求項19所述的垂直薄膜電晶體，其中該n型半導體材料選自包括以下項目的群組：氧化鋅、氧化錫、氧化銦、氧化銦鎵鋅、氧化鎵和氧化鍺，和上述項目的組合。
  21. 如請求項19所述的垂直薄膜電晶體，其中該電晶體被形成為一六角形稜柱。
  22. 如請求項19所述的垂直薄膜電晶體，其中該電晶體被形成為一矩形平行六面體。
  23. 如請求項19所述的垂直薄膜電晶體，其中該電晶體形成在一基板上，該基板至少覆蓋一第二垂直薄膜電晶體。
  24. 如請求項19所述的垂直薄膜電晶體，其中該源極-通道界面構件是一p型半導體。
  25. 如請求項19所述的垂直薄膜電晶體，其中該p型半導體是藉由該源極的催化生長來形成的一氧化物。
  26. 如請求項19所述的垂直薄膜電晶體，其中該源極-通道界面構件是一壓電感應偶極子。
  27. 如請求項19所述的垂直薄膜電晶體，其中該源極-通道界面構件是一可控穿隧能障。
  28. 一種垂直薄膜電晶體，包括： 一實質平坦的基板； 一絕緣層，形成在該基板上； 一源極，形成在該絕緣層上； 一源極-通道界面構件，形成在該源極上； 一第二絕緣層，形成在該源極-通道界面構件上，並且形成一垂直井，該垂直井具有從該源極-通道界面構件向上延伸的一內表面； 一n型半導體材料，形成在該井的內表面和該源極-通道界面構件上，其中該源極-通道界面構件將該源極與該n型半導體材料電性連接； 一閘極介電層，形成在該半導體層上方； 一閘極，形成在該介電層上方；以及 一汲極，形成在該第二絕緣層上並且與該n型半導體材料電接觸，其中當一正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的一通道流動到該汲極。
  29. 如請求項28所述的垂直薄膜電晶體，其中該n型半導體材料選自包括以下項目的群組：氧化鋅、氧化錫、氧化銦、氧化銦鎵鋅、氧化鎵和氧化鍺，和上述項目的組合。
  30. 如請求項28所述的垂直薄膜電晶體，其中該電晶體被形成為一六角形稜柱。
  31. 如請求項28所述的垂直薄膜電晶體，其中該電晶體被形成為一矩形平行六面體。
  32. 如請求項28所述的垂直薄膜電晶體，其中該電晶體形成在一基板上，該基板至少覆蓋一第二垂直薄膜電晶體。
  33. 如請求項28所述的垂直薄膜電晶體，其中該源極-通道界面構件是一p型半導體。
  34. 如請求項28所述的垂直薄膜電晶體，其中該p型半導體是藉由該源極的催化生長來形成的一氧化物。
  35. 如請求項28所述的垂直薄膜電晶體，其中該源極-通道界面構件是一壓電感應偶極子。
  36. 如請求項28所述的垂直薄膜電晶體，其中該源極-通道界面構件是一可控穿隧能障。
  37. 一種垂直薄膜電晶體，包括： 一實質平坦的基板； 一絕緣層，形成在該基板上； 一汲極，形成在該絕緣層上； 一第二絕緣層，形成在該汲極上，並且形成一垂直井，該垂直井具有從該汲極向上延伸的一內表面； 一n型半導體材料，形成在該井的內表面和該汲極上； 一閘極介電層，形成在該半導體層上方； 一閘極，形成在該介電層上方；以及 一源極和一源極-通道界面構件，形成在該第二絕緣層上，該源極-通道界面構件將該源極與該n型半導體材料電性連接，其中當一正電壓被施加到該閘極時，電流可以從該源極通過該源極-通道界面構件和通過形成在該半導體材料中的一通道流動到該汲極。
  38. 如請求項37所述的垂直薄膜電晶體，其中該n型半導體材料選自包括以下項目的群組：氧化鋅、氧化錫、氧化銦、氧化銦鎵鋅、氧化鎵和氧化鍺，和上述項目的組合。
  39. 如請求項37所述的垂直薄膜電晶體，其中該電晶體被形成為一六角形稜柱。
  40. 如請求項37所述的垂直薄膜電晶體，其中該電晶體被形成為一矩形平行六面體。
  41. 如請求項37所述的垂直薄膜電晶體，其中該電晶體形成在一基板上，該基板至少覆蓋一第二垂直薄膜電晶體。
  42. 如請求項37所述的垂直薄膜電晶體，其中該源極-通道界面構件是一p型半導體。
  43. 如請求項37所述的垂直薄膜電晶體，其中該p型半導體是藉由該源極的催化生長來形成的一氧化物。
  44. 如請求項37所述的垂直薄膜電晶體，其中該源極-通道界面構件是一壓電感應偶極子。
  45. 如請求項37所述的垂直薄膜電晶體，其中該源極-通道界面構件是一可控穿隧能障。
TW111126205A 2021-07-13 2022-07-13 薄膜半導體切換設備 TW202303992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163221292P 2021-07-13 2021-07-13
US63/221,292 2021-07-13

Publications (1)

Publication Number Publication Date
TW202303992A true TW202303992A (zh) 2023-01-16

Family

ID=84920064

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111126284A TW202303897A (zh) 2021-07-13 2022-07-13 有源導孔
TW111126205A TW202303992A (zh) 2021-07-13 2022-07-13 薄膜半導體切換設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111126284A TW202303897A (zh) 2021-07-13 2022-07-13 有源導孔

Country Status (8)

Country Link
US (3) US20240332426A1 (zh)
EP (2) EP4371160A1 (zh)
JP (2) JP2024525817A (zh)
KR (2) KR20240032856A (zh)
CN (2) CN117795688A (zh)
CA (2) CA3224433A1 (zh)
TW (2) TW202303897A (zh)
WO (2) WO2023285936A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824928B (zh) * 2023-01-17 2023-12-01 友達光電股份有限公司 薄膜電晶體及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240213370A1 (en) * 2022-12-23 2024-06-27 Zinite Corporation Thin film transistor
WO2024165987A1 (en) * 2023-02-09 2024-08-15 Zinite Corporation Passivation elements of a thin film transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI372457B (en) * 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
KR102148664B1 (ko) * 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
WO2017052650A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Long channel mos transistors for low leakage applications on a short channel cmos chip
US9954101B2 (en) * 2016-06-15 2018-04-24 International Business Machines Corporation Precise junction placement in vertical semiconductor devices using etch stop layers
CN108109996B (zh) * 2017-12-15 2021-06-22 西安科锐盛创新科技有限公司 基于二极管的集成电路抗静电转接板及其制备方法
CN108091624B (zh) * 2017-12-15 2020-12-22 浙江清华柔性电子技术研究院 用于系统级封装的硅通孔转接板
US11264512B2 (en) * 2018-06-29 2022-03-01 Intel Corporation Thin film transistors having U-shaped features
WO2020043089A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Through-silicon via (tsv) fault-tolerant circuit, method for tsv fault-tolerance and integrated circuit (ic)
US11255902B2 (en) * 2018-09-21 2022-02-22 Micron Technology, Inc. Apparatuses for selective TSV block testing
US11527656B2 (en) * 2018-09-25 2022-12-13 Intel Corporation Contact electrodes for vertical thin-film transistors
US11417770B2 (en) * 2018-09-26 2022-08-16 Intel Corporation Vertical thin-film transistors between metal layers
WO2020167658A1 (en) * 2019-02-11 2020-08-20 Sunrise Memory Corporation Vertical thin-film transistor and application as bit-line connector for 3-dimensional memory arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824928B (zh) * 2023-01-17 2023-12-01 友達光電股份有限公司 薄膜電晶體及其製造方法

Also Published As

Publication number Publication date
WO2023285936A1 (en) 2023-01-19
US11949019B2 (en) 2024-04-02
US20240332426A1 (en) 2024-10-03
EP4371160A1 (en) 2024-05-22
US20240136330A1 (en) 2024-04-25
CA3224433A1 (en) 2023-01-19
CN117616559A (zh) 2024-02-27
JP2024525817A (ja) 2024-07-12
JP2024525824A (ja) 2024-07-12
KR20240032856A (ko) 2024-03-12
EP4371152A1 (en) 2024-05-22
WO2023285951A1 (en) 2023-01-19
TW202303897A (zh) 2023-01-16
KR20240035497A (ko) 2024-03-15
US20240055529A1 (en) 2024-02-15
CN117795688A (zh) 2024-03-29
CA3224452A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
JP6898929B2 (ja) 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法
TW202303992A (zh) 薄膜半導體切換設備
JP4919811B2 (ja) ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP4004040B2 (ja) 半導体装置
US7427794B2 (en) Tri-gate devices and methods of fabrication
TWI234283B (en) Novel field effect transistor and method of fabrication
JP4717855B2 (ja) 静電的に制御されるトンネリング・トランジスタ
TW201729263A (zh) 半導體裝置
US6555393B2 (en) Process for fabricating a field-effect transistor with a buried Mott material oxide channel
CN101960605A (zh) 半导体基板、半导体装置、及半导体装置的制造方法
US8907381B2 (en) Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer
US6259114B1 (en) Process for fabrication of an all-epitaxial-oxide transistor
KR102505057B1 (ko) 반도체 전력 디바이스를 위한 하이브리드 게이트 유전체
KR20210095459A (ko) 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터
TW202203458A (zh) 半導體結構
US11081569B2 (en) Resistor loaded inverter structures
US6479847B2 (en) Method for complementary oxide transistor fabrication
US10439045B1 (en) Flipped VFET with self-aligned junctions and controlled gate length
US20240213370A1 (en) Thin film transistor
KR102580260B1 (ko) 수직 성장한 결정립을 가지는 활성층을 포함하는 스페이스-프리 수직 전계 효과 트랜지스터
JP2002064183A (ja) 半導体装置およびその製造方法
JPH08115924A (ja) 電界効果型トランジスタおよびその製造方法
JPH06302806A (ja) シングルエレクトロントランジスタ
JPH0432264A (ja) 半導体装置及びその製造方法
CN118299427A (zh) 一种垂直沟道型可重构晶体管及其制备方法