TW202203458A - 半導體結構 - Google Patents
半導體結構 Download PDFInfo
- Publication number
- TW202203458A TW202203458A TW110102598A TW110102598A TW202203458A TW 202203458 A TW202203458 A TW 202203458A TW 110102598 A TW110102598 A TW 110102598A TW 110102598 A TW110102598 A TW 110102598A TW 202203458 A TW202203458 A TW 202203458A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- dielectric material
- source
- material layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 239000003989 dielectric material Substances 0.000 claims abstract description 200
- 238000000034 method Methods 0.000 claims abstract description 135
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 122
- 238000000151 deposition Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 620
- 230000008569 process Effects 0.000 description 116
- 229910052710 silicon Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 239000011810 insulating material Substances 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 19
- 238000005137 deposition process Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 150000004767 nitrides Chemical class 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 10
- 239000011295 pitch Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000001459 lithography Methods 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000009969 flowable effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 229910003468 tantalcarbide Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910000423 chromium oxide Inorganic materials 0.000 description 4
- -1 hafnium nitride Chemical class 0.000 description 4
- 229910000484 niobium oxide Inorganic materials 0.000 description 4
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910006501 ZrSiO Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical class O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 239000003575 carbonaceous material Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本揭露描述一種半導體結構及形成半導體結構的方法。半導體結構可包括：基材；閘極結構，閘極結構在基材上方；源極/汲極(S/D)接觸結構，源極/汲極接觸結構毗鄰閘極結構；介電材料層，介電材料層在源極/汲極接觸結構上方；導電層，導電層在介電材料層上方且與介電材料層接觸且在源極/汲極接觸結構上方；及互連結構，互連結構在導電層上方且與導電層接觸。
Description
無
在積體電路中，電阻式隨機存取記憶體(resistive random-access memory, RRAM)結構可形成在填充金屬(例如，銅)或金屬合金(例如，銅合金)的互連結構層(例如，接線及通孔)之間的接線後端(back end of the line, BEOL)。由於互連層中的接線及通孔節距隨每個技術產生(例如，節點)而按比例縮小，RRAM結構之間的間隔亦減小。此類按比例縮小增加了半導體元件製造製程的複雜性。
無
應指出，在說明書中，「一個實施例」、「一實施例」、「一示例性實施例」、「示範性」等的提及物指示實施例可包括特定特徵、結構或特性，但每個實施例可能不一定包括此特定特徵、結構或特性。此外，此類片語不一定係指同一實施例。此外，當結合一個實施例來描述某一特定特徵、結構或特性時，無論是否明確描述，使得此類特徵、結構或特性結合其他實施例起作用係在熟習此項技術者知識範圍內。
應理解，本文的措辭或術語係出於描述而非限制的目的，以使得本說明書的術語或措辭應由熟習相關技術者根據本文的教示進行解釋。
為便於描述，在本文中可使用空間相對術語(諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」及類似者)來描述如圖中所例示的一個元件或特徵與另一個(另一些)元件或特徵的關係。除了圖中所描繪的定向之外，空間相對術語意欲涵蓋元件在使用中或操作中的不同定向。可以其他方式來定向設備(旋轉90度或以其他定向)，且同樣可相應地解釋本文所用的空間相對描述詞。
如本文所用的術語「標稱」係指元件或製程操作的特性或參數的所要值或目標值，此所要值或目標值與所要值上方及/或下方的值的範圍一起在產品或製程的設計階段期間被設定。值的範圍通常係由於製造製程的輕微變化或公差。
在一些實施例中，術語「約」及「實質上」可指示在值的5%內變化(例如，值的±1%、±2%、±3%、±4%、5%)的給定量的值。此等值僅僅係實例，且不旨在具有限制性。術語「約」及「實質上」可係指如由熟習相關技術者鑒於本文的教示所解釋的值的百分比。
如本文所用，術語「垂直」意指通常垂直於基材的表面。
可藉由任何合適的方法使與鰭場效應電晶體(fin field effect transistor, finFET)或全環繞閘極(gate-all-around, GAA) FET相關聯的鰭圖案化。例如，可使用一或多個微影術製程(包括雙圖案化製程或多圖案化製程)使鰭圖案化。雙圖案化製程及多圖案化製程可結合微影術製程及自對準製程，從而允許形成具有例如小於可使用單次直接微影術製程另外獲得的節距的圖案。例如，在基材上方形成犧牲層且使用微影術製程使犧牲層圖案化。使用自對準製程在圖案化犧牲層旁邊形成間隔件。接著移除犧牲層，且接著可使用剩餘間隔件以使鰭圖案化。
電阻式隨機存取記憶體(resistive random-access memory, RRAM)係非揮發性類型的記憶體。RRAM單元可使用電阻而不係電荷儲存資料位元。更明確地，RRAM單元包括電阻材料層，此電阻材料層的電阻可被調整以表示邏輯「0」或邏輯「1」。RRAM可在以下原理下操作：介電材料可被製造以經由「燈絲」或導電路徑傳導電流，此電流是由橫跨圍繞介電材料的一對電極施加電壓之後形成。導電路徑可發生自不同機制，包括介電材料的空位、金屬缺陷遷移、及/或其他機制。燈絲或導電路徑的形成係RRAM單元的「形成操作」或形成製程(例如，程序化)的部分。一旦燈絲或導電路徑建立，此燈絲或導電路徑可藉由另一個電壓重置(「斷裂」，從而得到更高電阻)或設定(「重新形成」，從而得到更低電阻)。低電阻率路徑可以為局部的(例如，受限於燈絲的面積)或均勻的(例如，貫穿兩個電極之間的介電質)。
RRAM結構可與積體電路(integrated circuit, IC)中的電晶體結構整合(例如，嵌入)。例如，RRAM結構可插入電晶體的源極/汲極(source/drain, S/D)結構與S/D觸點之間。然而，界定此類RRAM結構的製造過程可能會損壞S/D結構且引入RRAM結構的電阻式材料的厚度變化。因此，此類RRAM結構(插在S/D結構與S/D金屬觸點之間)可具有低元件可靠性，從而使IC的整體效能降級。
本揭露係關於製造方法及嵌入RRAM結構的電晶體結構。電晶體結構可包括：閘極結構、形成在閘極結構的相反側的一對S/D結構、及分別形成在此對S/D結構上方的一對S/D觸點。電晶體結構可進一步包括形成在此對S/D觸點上方的電阻材料層。RRAM結構可通過將電阻材料層夾入至此對源極/汲極區域觸點中的一者之間以及形成在電阻材料層上方的金屬電極之間，而與電晶體結構整合。由於RRAM結構與此對S/D結構分離，因此此對S/D結構可免於RRAM結構的製造期間的結構損壞。此外，RRAM結構的厚度由電阻材料層的厚度判定，此電阻材料層的厚度可藉由毯覆沉積製程很好地控制。因此，本揭露的一些實施例中的有益效果尤其係改良嵌入RRAM結構的可靠性及產率，從而增強IC的整體可靠性及效能。
參考第1A圖至第1H圖，描述一些實施例的半導體元件100，此半導體元件100具有多個場效應電晶體(field effect transistor, FET) 102、設置在FET 102上方的接觸結構120、及設置在接觸結構120上方的互連結構140。第1A圖例示根據一些實施例的半導體元件100的等角視圖。第1B圖至第1E圖例示根據一些實施例的沿著第1A圖的半導體元件100的線B-B的橫截面視圖。第1F圖至第1H圖例示根據一些實施例的半導體元件100的俯視圖。帶有相同註解的第1A圖至第1H圖中的元件的論述彼此適用，除非另外提及。半導體元件100可包括在微處理器、記憶體單元或其他積體電路。儘管第1A圖至第1H圖所示的FET 102係鰭場效應電晶體(fin field effect transistor, finFET)，但根據一些實施例，每個FET 102可為全環繞閘極(gate-all-around, GAA) FET。在一些實施例中，接觸結構120可包括與FET 102連接的電阻式隨機存取記憶體(resistive random-access memory, RRAM)結構125 (例示於第1B圖至第1E圖)。
參考第1A圖至第1B圖，每個FET 102可包括沿著x方向延伸的鰭結構108、沿著y方向橫越鰭結構108的閘極結構112、及形成在鰭結構108的部分上方的源極/汲極(source/drain, S/D)區域110。儘管第1A圖例示容納兩個FET 102的鰭結構108，但任何數目個FET 102可沿著鰭結構108設置。每個FET 102可形成在基材106上。基材106可為半導體材料，諸如矽。在一些實施例中，基材106可包括：(i)元素的半導體，諸如矽(Si)及鍺(Ge)；(ii)化合物半導體，包括碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、及銻化銦(InSb)；或(iii)其組合。此外，視設計需求(例如，p型基材或n型基材)而定，基材106可為摻雜的。在一些實施例中，基材106可摻雜有p型摻雜物(例如，硼(B)、銦(In)、鋁(Al)或鎵(Ga))或n型摻雜物(例如，磷(P)或砷(As))。
鰭結構108可包括鰭基部分108A及設置在鰭基部分108A上的堆疊鰭部分108B。鰭基部分108A可包括與基材106相同或相似的材料，諸如具有實質上接近(例如，5%內的晶格不匹配)基材106的晶格常數的晶格常數的材料。堆疊鰭部分108B可包括作用為FET 102的通道層104的半導電層及與通道層104水平地(例如，沿著x方向)接觸的源極/汲極區域110。
源極/汲極區域110可在鰭基部分108A上方生長。FET 102的通道層104中的每一者可插入一對源極/汲極區域110之間。源極/汲極區域110可包括磊晶生長的半導體材料。在一些實施例中，磊晶生長的半導體材料可為與基材106的材料相同的材料。例如，磊晶生長的半導體材料可具有實質上接近(例如，5%內的晶格不匹配)基材106的晶格常數的晶格常數。在一些實施例中，磊晶生長的半導體材料可包括：(i)半導體材料，諸如Ge及Si；(ii)化合物半導體材料，諸如GaAs及AlGaAs；或(iii)半導體合金，諸如SiGe及GaAsP。源極/汲極區域110可摻雜有p型摻雜物或摻雜有n型摻雜物。p型摻雜物可包括B、In、Al或Ga。n型摻雜物可包括P或As。
通道層104可包括與基材106相似的半導體材料。例如，通道層104可包括具有實質上接近(例如，5%內的晶格不匹配)基材106的晶格常數的半導體材料。在一些實施例中，通道層104可包括Si或SiGe。在一些實施例中，通道層104可包括具有自約25原子百分比至約50原子百分比的Ge，並且剩餘原子百分比為Si的SiGe，或可包括Si，而不含任何實質量的Ge。在一些實施例中，通道層104可未摻雜，摻雜p型摻雜物或摻雜n型摻雜物。p型摻雜物可包括B、In、Al或Ga。n型摻雜物可包括P或As。
閘極結構112可為環繞鰭結構108的部分的多層結構。例如，閘極結構112可環繞FET 102的通道層104 (例如，半導體層)，以調變FET 102的通道層104的傳導性。在一些實施例中，閘極結構112可被稱為全環繞閘極(gate-all-around, GAA)結構，其中FET 102可被稱為GAA FET 102。閘極結構112可包括閘極介電層112A、設置在閘極介電層112A上的閘極電極112B、及設置在閘極電極112B的側壁上的閘極間隔件114。閘極介電層112A可環繞通道層104，因此使通道層104與閘極電極112B電隔離。閘極介電層112A可設置在閘極電極112B與源極/汲極區域110之間，以防止閘極電極112B與源極/汲極區域110之間的電短路。
閘極介電層112A可包括使閘極電極112B與通道層104分離的任何合適的介電材料，諸如(i)氧化矽層、氮化矽層、及/或氮氧化矽層；(ii)具有大於二氧化矽的介電常數(例如，大於約3.9)的介電常數的高k介電材料，諸如氧化鉿(HfO2
)、氧化鈦(TiO2
)、氧化鋯鉿(HfZrO)、氧化鉭(Ta2
O3
)、矽酸鉿(HfSiO4
)、氧化鋯(ZrO2
)及矽酸鋯(ZrSiO2
)；及(iii)其組合。在一些實施例中，閘極介電層112A可包括單層或絕緣材料的堆疊。閘極介電層112A可具有在自約1奈米至約5奈米範圍內的厚度。用於閘極介電層112A的其他材料及厚度在本揭露的精神及範疇內。
閘極電極112B可為FET 102的閘極端。閘極電極112B可包括環繞通道層104的金屬堆疊。在一些實施例中，閘極電極112B可包括閘極障壁層(第1A圖及第1B圖未例示)、閘極功函數層(第1A圖及第1B圖未例示)、及閘極金屬填充層(第1A圖及第1B圖未例示)。閘極障壁層可用於後續形成閘極功函數層的成核層。閘極障壁層可包括鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、或其他合適的擴散障壁材料。閘極功函數層可包括單層或金屬層的堆疊。在一些實施例中，閘極功函數層可包括：鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、鎳矽化物(NiSi)、鈷矽化物(CoSi)、銀(Ag)、碳化鉭(TaC)、氮化鉭矽(TaSiN)、氮化鉭碳(TaCN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮化鎢(WN)、金屬合金、及/或其組合。閘極金屬填充層可包括單層或金屬層的堆疊。在一些實施例中，閘極金屬填充層可包括合適的導電材料，諸如鈦(Ti)、銀(Ag)、鋁(Al)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、氮化鉭碳(TaCN)、氮化鉭矽(TaSiN)、錳(Mn)、鋯(Zr)、氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、氮化鎢(WN)、銅(Cu)、鎢(W)、鈷(Co)、鎳(Ni)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭鋁(TaAlC)、金屬合金、及其組合。用於閘極障壁層、閘極功函數層及閘極金屬填充層的其他材料在本揭露的精神及範疇內。
閘極間隔件114可實體地接觸閘極介電層112A。閘極間隔件114可包括具有小於約3.9的介電常數的低k材料。例如，閘極間隔件114可包括絕緣材料，諸如氧化矽、氮化矽、低k材料，及其組合。在一些實施例中，閘極間隔件114可具有在自約2奈米至約10奈米範圍內的厚度。用於閘極間隔件114的其他材料及厚度在本揭露的精神及範疇內。
半導體元件100可進一步包括提供鰭結構108電隔離的淺溝槽隔離(shallow trench isolation, STI)區域138。例如，STI區域138可使鰭結構108與形成在半導體元件100中的另一個鰭結構108 (第1A圖未例示)電隔離。而且，STI區域138可提供FET 102與相鄰有源元件及無源元件(第1A圖未例示)之間的電隔離，此些有源元件及無源元件與基材106整合或沉積在基材106上。STI區域138可包括一或多個介電材料層，諸如氮化物層、設置在氮化物層上的氧化物層、及設置在氮化物層上的絕緣層。在一些實施例中，絕緣層可係指作用為電絕緣體的層(例如，介電層)。在一些實施例中，絕緣層可包括氧化矽、氮化矽、氮氧化矽、摻氟矽酸鹽玻璃(fluorine-doped silicate glass, FSG)、低k介電材料、及/或其他合適的絕緣材料。
半導體元件100可進一步包括設置在鰭結構108上以提供毗鄰鰭結構108之間的電絕緣的層間介電(interlayer dielectric, ILD)層118。在一些實施例中，ILD層118可提供源極/汲極區域110與接觸結構120之間的電絕緣。舉例而言而非限制，ILD層118可包括使用適合於流動介電材料(例如，流動氧化矽、流動氮化矽、流動氮氧化矽、流動碳化矽、或流動碳氧化矽)的沉積方法沉積的介電材料。在一些實施例中，介電材料可為氧化矽或氮化矽。在一些實施例中，ILD層118可具有自約50奈米至約200奈米的厚度。用於ILD層118的其他材料、厚度及形成方法在本揭露的精神及範疇內。
參考第1A圖及第1B圖，接觸結構120可夾入FET 102與互連結構140之間，以將FET 102電連接至互連結構140。接觸結構120可包括設置在ILD層118上方及閘極結構112上方的層間介電層(ILD層)122。在一些實施例中，ILD層122可包括蝕刻終止層(etch stop layer, ESL) 122A及可具有自ESL 122A的不同蝕刻選擇性的介電材料層122B。在一些實施例中，術語「蝕刻選擇性」可係指在相同蝕刻條件下兩種材料的蝕刻速率之比率。ESL 122A及介電材料層122B中的每一者可由任何合適的絕緣材料(諸如氮化矽、氮氧化矽及氧化矽)製成。ESL 122A及介電材料層122B中的每一者可具有任何合適的厚度，諸如自約50奈米至約200奈米。用於ILD層122諸如用於ESL 122A及介電材料層122B的其他材料及厚度在本揭露的精神及範疇內。
接觸結構120可進一步包括穿過ILD層122且在ILD層118上方垂直地(例如，沿著z方向)延伸以接觸源極/汲極區域110的溝槽導電層130 (例如，溝槽導電層1301
及溝槽導電層1302
)。在一些實施例中，溝槽導電層130 (例如，溝槽導電層1301
及溝槽導電層1302
)可表示FET 102的接觸FET 102的源極/汲極區域110的接觸結構。在一些實施例中，溝槽導電層130 (例如，溝槽導電層1301
)可將RRAM結構125與下方的源極/汲極區域110電橋接。溝槽導電層130可由任何合適的導電材料(諸如Co、W、Al、Cu、Ti、Ta、Ru、Mo、矽化物材料及導電氮化物材料)製成。在一些實施例中，溝槽導電層130可不含導電氮化物材料。在一些實施例中，溝槽導電層130可包括與源極/汲極區域110接觸的矽化物材料層(第1B圖至第1E圖未例示)，及與矽化物材料層接觸的一或多個導電材料層(第1B圖至第1E圖未例示)，其中一或多個導電材料層中的每一者可接觸ILD 122層及/或ILD層118 (例如，溝槽導電層130不具有襯墊結構)。基於FET 102的節距大小，溝槽導電層130可具有任何合適的平均水平尺寸(例如，沿著x方向的寬度)及任何合適的平均垂直尺寸(例如，沿著z方向的高度)。例如，溝槽導電層130可具有在自約15奈米至約50 奈米範圍內的平均水平尺寸(例如，沿著x方向的寬度)且可具有在自約100奈米至約600奈米範圍內的平均垂直尺寸(例如，沿著z方向的高度)。基於FET 102的節距大小，在一些實施例中，溝槽導電層130可具有大於約1、大於約3或大於約5的深寬比(例如，沿著z方向的高度與沿著x方向的寬度之比率)。在一些實施例中，溝槽導電層130可包括傾斜的側壁，以使得溝槽導電層130的頂表面130T
的水平尺寸(例如，沿著x方向的寬度)可大於溝槽導電層130的底表面130S
的水平尺寸(例如，沿著x方向的寬度)。在一些實施例中，溝槽導電層130 (例如，溝槽導電層1301
)可具有實質上平面的頂表面130T
，而另一個溝槽導電層130 (例如，溝槽導電層1302
)可具有彎曲或翹曲的頂表面130T
。在一些實施例中，溝槽導電層130的底表面130s可垂直地(沿著z方向)低於閘極結構112的頂表面112s
。基於本文的揭露，用於溝槽導電層130的其他材料及尺寸在本揭露的精神及範疇內。
接觸結構120可進一步包括垂直地(例如，沿著z方向)延伸穿過ILD層122以接觸閘極結構112的溝槽導電層128。溝槽導電層128可將互連結構140與下方的閘極結構112 (例如，閘極電極112B)電橋接。在一些實施例中，溝槽導電層128可表示FET 102的接觸FET 102的閘極結構112的閘極接觸結構。在一些實施例中，溝槽導電層128的底表面可與閘極結構112的頂表面112s
實質上共平面，且因此溝槽導電層128的底表面可垂直地(例如，沿著z方向)高於溝槽導電層130的底表面130S
。在一些實施例中，溝槽導電層128可包括障壁襯墊層128A及導電層128B。在一些實施例中，障壁襯墊層128A可包括金屬材料(例如，Ta或TiW)、金屬氧化物(例如，氧化鋁、氧化錳、氧化鉻、氧化鈮、氧化鈦或其組合)、金屬氮化物(例如，TaN或TiN)、金屬化合物(例如，氧化鋁、氧化錳、氧化鉻、氧化鈮、氧化鈦及/或其組合)、含碳材料或其組合。在一些實施例中，導電層128B可包括Cu、Co、Ni、Ru、Rh、Ir、Os、Al、In、Ag、Au、W或碳奈米管。在一些實施例中，障壁襯墊層128A及導電層128B可由與溝槽導電層130不同的材料製成。例如，障壁襯墊層128A可由TiN製成，且導電層128B可由W製成，而溝槽導電層130可由Co或Mo製成。在一些實施例中，溝槽導電層128可不含矽化物材料(例如，溝槽導電層128不包括矽化物材料)。基於FET 102的節距大小，溝槽導電層128可具有任何合適的平均水平尺寸(例如，沿著x方向的寬度)及任何合適的平均垂直尺寸(例如，沿著z方向的高度)。例如，溝槽導電層128可具有在自約15奈米至約50 奈米範圍內的平均水平尺寸(例如，沿著x方向的寬度)且可具有在自約100奈米至約600奈米範圍內的平均垂直尺寸(例如，沿著z方向的高度)。基於FET 102的節距大小，在一些實施例中，溝槽導電層128可具有大於約1、大於約3或大於約5的深寬比。基於本文的揭露，用於溝槽導電層128的其他材料及尺寸在本揭露的精神及範疇內。
接觸結構120可進一步包括設置在溝槽導電層130及ESL 122A上方的介電材料層124。介電材料層124可為用於RRAM結構125儲存資料位元(例如，邏輯「0」或邏輯「1」)的電阻式膜。介電材料層124可包括適合於RRAM結構125的任何介電材料，諸如基於矽的氮化物材料(例如，氮化矽或氮氧化矽)、基於矽的氧化物材料(例如，氧化矽)、基於金屬的氮化物材料(例如，TiN、氮化鋯、氮化鉿、氮化鋁、氮化鎵或氮化銦)、基於金屬的氧化物材料(例如，氧化鋁、氮氧化鋁、HfO2
、TiO2
、HfZrO、Ta2
O3
、HfSiO4
、ZrO2
或ZrSiO2
)及碳化物材料(例如，碳氮氧化矽、碳氧化矽、碳化矽、TaC、TiC、TiAlC、TaAlC或TaCN)。介電材料層124可具有適合於RRAM結構125的自約2奈米至約30奈米或自約5奈米至約20奈米的厚度t124
。若介電材料層124的厚度t124
小於以上所指出的下限，則介電材料層124可表現出電擊穿，而引起對RRAM結構125的洩漏電流。另一方面，若介電材料層124的厚度t124
超出以上所指出的上限，則電阻材料層124可表現出對RRAM結構125的非期望的高電阻係數(例如，大於500µΩ•cm)。接觸結構120可進一步包括設置在介電材料層124上方的介電材料層126。介電材料層126及電阻材料層124可使溝槽導電層130與互連結構140分離。在一些實施例中，溝槽導電層128可穿過介電材料層126及介電材料層124，形成以將閘極結構112與互連結構140連接。介電材料層126可由任何合適的絕緣材料(諸如氮化矽、氮氧化矽、氧化矽及高k材料)製成。在一些實施例中，介電材料層126及介電材料層124可由相同材料製成。在一些實施例中，介電材料層126及介電材料層124可由彼此具有不同蝕刻選擇性的不同材料製成。在一些實施例中，介電材料層126可具有大於介電材料層124的厚度t124
的厚度，此乃因介電材料層126需要使FET 102與互連結構140電絕緣。
接觸結構120可進一步包括形成在一對溝槽導電層130 (例如，溝槽導電層1301
及1302
)上方的溝槽導電層134及溝槽導電層132，其中此對溝槽導電層130可接觸形成在與閘極結構112相反側的一對下方的源極/汲極區域110。如第1B圖所示，溝槽導電層134可形成在溝槽導電層1301
及介電材料層124上方。此外，溝槽導電層134可藉由介電材料層124與下方的溝槽導電層1301
分離的方式形成。因此，RRAM結構125可由介電材料層124界定，此介電材料層124夾於溝槽導電層1301
及溝槽導電層134所製成的兩個垂直(例如，沿著z方向)相反電極中。在一些實施例中，溝槽導電層1301
可由介電材料層124密封(例如，溝槽導電層1301
可完全由介電材料層124覆蓋)，其中溝槽導電層134可水平地(例如，在x-y平面中)形成在介電材料層124上方且與溝槽導電層1301
重疊以界定RRAM結構125。在一些實施例中，與溝槽導電層1301
水平地(例如，在x-y平面中)重疊的溝槽導電層134的面積與溝槽導電層134的總面積之比率可為自約0.5至約1.0、自約0.7至約1.0、自約0.8至約1.0、或自約0.9至約1.0以界定RRAM結構125。以上所指出的下限，可避免介電材料層124表現出對RRAM結構125的非期望的高電阻係數(例如，大於500 µΩ•cm)。在一些實施例中，閘極結構112可藉由介電材料層124密封(例如，閘極電極112B可完全由介電材料層124覆蓋)，其中溝槽導電層134可水平地(例如，在x-y平面中)形成在介電材料層124上方且與閘極結構112重疊以界定RRAM結構125 (例如，RRAM結構125可由介電材料層124界定，此介電材料層124夾於閘極電極112B及溝槽導電層134所製成的兩個垂直(例如，沿著z方向)相反的電極中；第1A圖及第1E圖未例示)。在一些實施例中，溝槽導電層134與下方的溝槽導電層1301
之間的垂直(例如，沿著z方向)間隔，可實質上等於介電材料層124的厚度t124
。在一些實施例中，溝槽導電層134與下方的溝槽導電層1301
之間的垂直(例如，沿著z方向)間隔可為自約2奈米至約30奈米或自約5奈米至約20奈米。若溝槽導電層與134與下方溝槽導電層1301
之間的間隔在以上所指出的下限下方，則RRAM結構125可例示致使洩漏電流的電擊穿。另一方面，若溝槽導電層134與下方的溝槽導電層1301
之間的間隔超出以上所指出的上限，則RRAM結構125可表現出非期望的高電阻係數(例如，大於500µΩ•cm)。在一些實施例中，互連結構140可經由RRAM結構125連接至FET 102(例如，FET 102的位於溝槽導電層1301
下方的源極/汲極區域110)。在一些實施例中，溝槽導電層134可穿過介電材料層126，形成以接觸介電材料層124。在一些實施例中，溝槽導電層134可穿過介電材料層126形成，其中溝槽導電層134的底表面可與介電材料層124的頂表面實質上共平面。在一些實施例中，溝槽導電層134可穿過介電材料層126形成，且突出到介電材料層124中(未例示於第1B圖至第1E圖)。在一些實施例中，溝槽導電層134可以突出到介電材料層126中，且藉由介電材料層126與介電材料層124分離的方式形成(第1B圖至第1E圖未例示)。溝槽導電層134可由適合於RRAM結構125的任何導電材料製成。在一些實施例中，溝槽導電層134可包括障壁襯墊層134A及導電層134B。在一些實施例中，障壁襯墊層134A可包括金屬材料(例如，Ta或TiW)、金屬氧化物(例如，氧化鋁、氧化錳、氧化鉻、氧化鈮、氧化鈦或其組合)、金屬氮化物(例如，TaN或TiN)、金屬化合物(例如，氧化鋁、、氧化錳、氧化鉻、氧化鈮、氧化鈦及/或其組合)、含碳材料或其組合。在一些實施例中，導電層134B可包括Cu、Co、Ni、Ru、Rh、Ir、Os、Al、In、Ag、Au、W或碳奈米管。在一些實施例中，溝槽導電層134及溝槽導電層128可由相同導電材料製成。例如，障壁襯墊層134A及導電層134B可分別由與障壁襯墊層128A及導電層128B相同的材料製成。在一些實施例中，障壁襯墊層134A及障壁襯墊層128A可具有彼此實質上相等的厚度。基於FET 102的節距大小，溝槽導電層134可具有任何合適的平均水平尺寸(例如，沿著x方向的寬度)。例如，溝槽導電層134可具有在自約15奈米至約50奈米範圍內的平均水平尺寸(例如，沿著x方向或沿著y方向的寬度)。基於介電材料層126的厚度(諸如自約50奈米至約600奈米)，溝槽導電層134可具有任何合適的平均垂直尺寸(例如，沿著z方向的高度)。在一些實施例中，溝槽導電層134可與溝槽導電層1301
具有實質上相等的平均水平尺寸(例如，沿著x方向的寬度)。基於本文的揭露，用於溝槽導電層134的其他材料、厚度及尺寸在本揭露的精神及範疇內。
溝槽導電層132可垂直地 (例如，沿著z方向)延伸穿過介電材料層126及介電材料層124，以接觸下方的溝槽導電層1302
。在一些實施例中，溝槽導電層132可將溝槽導電層1302
(例如，FET 102的源極/汲極接觸結構)電連接至互連結構140。因此，溝槽導電層132連同溝槽導電層1302
可電橋接互連結構140及下方於溝槽導電層1302
，的源極/汲極區域110。在一些實施例中，溝槽導電層132可突出到下方的溝槽導電層1302
中。因此，溝槽導電層1302
的頂表面130T
可在介電材料層124下方，且溝槽導電層1301
的頂表面130T
可與介電材料層124的底表面實質上共平面。在一些實施例中，溝槽導電層132可突出到下方的溝槽導電層1302
中，其中溝槽導電層132的底表面132s
與溝槽導電層1302
的頂表面130T
交接，底表面132s
可為彎曲面或翹曲面。彎曲或翹曲的底表面132s
可增大溝槽導電層132與溝槽導電層1302
之間的接觸面積，從而減小FET 102的接觸電阻。基於FET 102的節距大小，溝槽導電層132可具有任何合適的水平尺寸(例如，沿著x方向的寬度)及任何合適的垂直尺寸(例如，沿著z方向的高度)。例如，溝槽導電層132可具有在自約15奈米至約50 奈米範圍內的平均水平尺寸(例如，沿著x方向的寬度)且可具有在自約100奈米至約600奈米範圍內的平均垂直尺寸(例如，沿著z方向的高度)。在一些實施例中，基於FET 102的節距大小，溝槽導電層132可具有大於約1、大於約3或大於約5的深寬比(例如，沿著z方向的高度與沿著x方向的寬度之比率)。相對於源極/汲極區域110，溝槽導電層132的頂表面可高於(例如，沿著z方向)溝槽導電層134的底表面。例如，相對於源極/汲極區域110及/或相對於閘極結構112的頂表面112s
，溝槽導電層132的頂表面可高於(例如，沿著z方向)溝槽導電層134的底表面。在一些實施例中，溝槽導電層132的頂表面可與溝槽導電層134的頂表面實質上共平面。溝槽導電層132可由任何合適的導電材料(諸如W、Al、Cu、Co、Ti、Ta、Ru、Mo、矽化物材料及導電氮化物材料)製成。在一些實施例中，溝槽導電層132可不含導電氮化物材料。在一些實施例中，溝槽導電層132可包括一或多個導電材料層(未例示於第1B圖至第1E圖)，其中一或多個導電材料層中的每一者可接觸介電材料層124及/或介電材料層126 (例如，溝槽導電層132沒有襯墊結構)。基於本文的揭露，用於溝槽導電層132的其他材料及尺寸在本揭露的精神及範疇內。
互連結構140可提供用於下方的FET 102及RRAM結構125的金屬線佈線。互連結構140可包括絕緣材料層144、嵌入絕緣材料層144的導電材料層146、設置在導電材料層146上方的絕緣材料層148、及穿過絕緣材料層148且與導電材料層146接觸的方式形成的溝槽導電層162。導電材料層146可為用於互連結構140的側向(例如，在x-y平面中)佈線。相反，溝槽導電層128、130、132及134中的每一者可為用於接觸結構120的垂直(例如，沿著z方向)線佈線，且溝槽導電層162可為用於互連結構140的垂直(例如，沿著z方向)線佈線。因此，在一些實施例中，導電材料層146的深寬比(例如，高度與寬度之比率)可小於溝槽導電層128、130、132、134及162中的每一者的深寬比。在一些實施例中，導電材料層146的深寬比與溝槽導電層128、130、132、134及162中的每一者的深寬比之比率，可小於約1、小於約0.8、小於約0.6、小於約0.4、小於約0.2或小於約0.1。若導電材料層146的深寬比與溝槽導電層128、130、132、134及162中的每一者超出以上所指出的上限，則互連結構140可能無法滿足由相應技術模式判定的鰭節距需求，從而無法履行IC的產品需求。導電材料層146可設置在溝槽導電層128、溝槽導電層132及溝槽導電層134上方以電連接至下方的閘極結構112、源極/汲極區域110及RRAM結構125。溝槽導電層162可將導電材料層146電連接至另一垂直(例如，沿著z方向)上方的互連結構140的導電材料層146 (第1B圖至第1E圖未例示)。導電材料層146及溝槽導電層162可由任何合適的導電材料(諸如W、Al、Cu、Co、Ti、Ta、Ru、Mo、矽化物材料及導電氮化物材料)製成。絕緣材料層148及絕緣材料層144可由合適的介電材料(諸如氧化矽、氮化矽、氮氧化矽、低k介電質及高k介電質)製成。基於本文的揭露，用於導電材料層146、溝槽導電層162及絕緣材料層144及絕緣材料層148的其他材料在本揭露的精神及範疇內。
在一些實施例中，參考第1C圖，半導體元件100可進一步包括夾於溝槽導電層134及溝槽導電層1301
之中的電阻材料層136。電阻材料層136可嵌入介電材料層124中且與溝槽導電層134及溝槽導電層1301
水平地(例如，沿著x方向及/或沿著y方向)重疊。如第1C圖所示，電阻材料層136可以穿過介電材料層124並接觸溝槽導電層134及溝槽導電層1301
的方式形成。因此，電阻材料層136可為用於RRAM結構125儲存資料位元(例如，邏輯「0」或邏輯「1」)的電阻式膜。在一些實施例中，與溝槽導電層132相比，電阻材料層136可形成為更接近溝槽導電層134。在一些實施例中，電阻材料層136可穿過介電材料層124形成，其中電阻材料層136的頂表面及底表面可與介電材料層124及ILD層122實質上共平面。在一些實施例中，電阻材料層136可穿過介電材料層124形成，其中電阻材料層136可突出溝槽導電層134中 (未例示於第1C圖)。在一些實施例中，電阻材料層136的側面可與介電材料層124的側面實質上共平面。電阻材料層136可包括適合於RRAM結構125的任何電阻式材料，諸如基於矽的氮化物材料(例如，氮化矽或氮氧化矽)、基於矽的氧化物材料(例如，氧化矽)、基於金屬的氮化物材料(例如，TiN、氮化鋯、氮化鉿、氮化鋁、氮化鎵或氮化銦)、基於金屬的氧化物材料(例如，氧化鋁、氮氧化鋁、HfO2
、TiO2
、HfZrO、Ta2
O3
、HfSiO4
、ZrO2
或ZrSiO2
)及碳化物材料(例如，碳氮氧化矽、碳氧化矽、碳化矽、TaC、TiC、TiAlC、TaAlC或TaCN)。在一些實施例中，電阻材料層136可由與介電材料層124不同的電阻式材料製成。在一些實施例中，電阻材料層136的厚度t136
可大於或實質上等於介電材料層124的厚度t124
，其中溝槽導電層134與下方的溝槽導電層1301
之間的垂直(例如，沿著z方向)間隔可以RRAM結構125所需的2奈米至約30奈米或自5奈米至約20 奈米界定。若溝槽導電層與134與下方的溝槽導電層1301
之間的間隔在以上所指出的下限下方，則RRAM結構125可表現出致使洩漏電流的電擊穿。另一方面，若溝槽導電層134與下方的溝槽導電層1301
之間的間隔超出以上所指出的上限，則RRAM結構125表現出非期望的高電阻係數(例如，大於500µΩ•cm)。
在一些實施例中，參考第1D圖，電阻材料層136可形成在介電材料層124上方且藉由介電材料層124與溝槽導電層1301
分離。例如，如第1D圖所示，電阻材料層136可突出到介電材料層124中，其中電阻材料層136的底表面136s
可小於或實質上等於介電材料層124的厚度t124
的垂直(例如，沿著z方向)間隔d136
，並與溝槽導電層1301
分離。因此，電阻材料層136連同介電材料層124可為用於RRAM結構125儲存資料位元(例如，邏輯「0」或邏輯「1」)的電阻式膜。在一些實施例中，電阻材料層136可突出到介電材料層124及溝槽導電層134 (第1D圖未例示)中。在一些實施例中，電阻材料層136可突出到介電材料層124中，且與溝槽導電層1301
分離，其中電阻材料層136的底表面136s
可具有平均水平尺寸(例如，沿著x方向的寬度)，此平均水平尺寸大於或實質上等於溝槽導電層1301
的頂表面130T
的水平尺寸(例如，沿著x方向的寬度)，且小於或實質上等於溝槽導電層134的底表面的水平尺寸(例如，沿著x方向的寬度)。在一些實施例中，電阻材料層136可形成在介電材料層124上方(第1D圖未例示，其中電阻材料層136的底表面136s
可與介電材料層124實質上共平面，或垂直(例如，沿著z方向)位於介電材料層124的上方，從而垂直間隔d136
大於或實質上等於介電材料層124的厚度t124
。在一些實施例中，電阻材料層136的厚度t124
及垂直間隔d136
的總和可為適合於RRAM結構125的自約2奈米至約30奈米，或自約5奈米至約20奈米。若電阻材料層136的厚度t124
及垂直間隔d136
的組合，小於以上所指出的下限，則RRAM結構125可表現出電擊穿及非期望的洩漏電流。另一方面，若電阻材料層136的厚度t124
及垂直間隔d136
的組合超出以上所指出的上限，則RRAM結構125可表現出非期望的高電阻係數(例如，大於500 µΩ•cm)。
在一些實施例中，參考第1E圖，電阻材料層136可穿過介電材料層124形成，且突出到溝槽導電層1301
。例如，如第1E圖所示，電阻材料層136可與溝槽導電層134接觸，其中電阻材料層136的底表面136s
可在介電材料層124之下。因此，電阻材料層136連同介電材料層124可做為RRAM結構125儲存資料位元(例如，邏輯「0」或邏輯「1」)的電阻式膜。在一些實施例中，溝槽導電層134與下方的溝槽導電層1301
之間的垂直(例如，沿著z方向)間隔可實質上等於電阻材料層136的厚度t136
。在一些實施例中，電阻材料層136中，與溝槽導電層1301
的頂表面130T
交接的底表面136s
可為彎曲面、翹曲面或實質上平面。在一些實施例中，電阻材料層136可突出到溝槽導電層1301
及溝槽導電層134 (第1E圖未例示)中。
第1F圖至第1H圖例示根據一些實施例的FET 102及RRAM結構125在x-y平面上的佈局。第1F圖至第1H圖中的每一者例示閘極結構112、源極/汲極區域110、溝槽導電層130 (例如，溝槽導電層1301
及1302
)、溝槽導電層132及溝槽導電層134的設置。為了例示間接，半導體元件100的元件中的一些諸如閘極間隔件114、介電材料層124、介電材料層126、ILD層118及互連結構140，未例示於在第1F圖至第1H圖中未例示。如第1F圖至第1H圖所示，溝槽導電層130 (例如，溝槽導電層1301
及1302
)可沿著y方向橫越鰭結構108 (例如，橫越源極/汲極區域110)。溝槽導電層134可形成在溝槽導電層1301
上方。溝槽導電層132可形成在溝槽導電層1302
上方。溝槽導電層128可形成在閘極結構112上方。在一些實施例中，溝槽導電層134及132可在水平(例如，沿著x方向或沿著y方向)方向形成在閘極結構112的相反側。在一些實施例中，參考第1F圖，溝槽導電層134 (例如，RRAM結構125)及溝槽導電層132兩者可設置在鰭結構108上方(例如，設置在源極/汲極區域110上方)。在一些實施例中，第1F圖可表示第1A圖至第1E圖的結構的俯視圖。在一些實施例中，參考第1G圖，溝槽導電層134 (例如，RRAM結構125)及溝槽導電層132兩者可設置在鰭結構108的同一側上方(例如，設置在源極/汲極區域110的同一側上方)。在一些實施例中，參考第1H圖，溝槽導電層134 (例如，RRAM結構125)及溝槽導電層132兩者可設置在鰭結構108的相反側上方(例如，設置在源極/汲極區域110的相反側上方)。
第2圖係根據一些實施例，用於製造半導體元件100的示例性方法200的流程圖。出於例示性目的，將參考第3A圖、第3B圖、第4圖、第5圖、第6A圖至第6D圖、第7圖及第8圖描述第2圖中所例示的操作。第3A圖係根據一些實施例的半導體元件100，在各製造製程階段處的等角視圖。第3B圖、第4圖、第5圖、第6A圖至第6D圖、第7圖及第8圖係根據一些實施例的在形成半導體元件100的各製造階段，沿著第3A圖的線B-B的橫截面視圖(例如，半導體元件300至半導體元件800可表示形成半導體元件100的製造階段)。視具體應用而定，操作可按不同次序執行或不執行。方法200可能不會產生完整的半導體元件100。因此，應理解，可在方法200之前、期間及之後提供附加的製程，且本文可僅簡要地描述一些其他製程。此外，帶有相同註解的第1A圖至第1H圖、第1B圖、第3A圖至第3B圖、第4圖、第5圖、第6A圖至第6D圖、第7圖及第8圖中的元件的論述彼此適用，除非另外提及。
參考第2圖，在操作205中，在電晶體結構的第一源極/汲極(source/drain, S/D)觸點及第二源極/汲極觸點上方形成電阻材料層。例如，第4圖例示形成在FET 102的溝槽導電層130 (例如，溝槽導電層1301
及1302
)上方的介電材料層124，如參考第3A圖、第3B圖及第4圖所描述。在一些實施例中，介電材料層124可為RRAM結構125的電阻式膜(以下在操作220處所描述)。一種形成介電材料層124的製程可包括形成半導體元件300。參考第3A圖及第3B圖，半導體元件300可包括由閘極結構112橫越且由ILD層118及ILD層122 (例如，ESL 122A及介電材料層122B)封裝的鰭結構108。在一些實施例中，形成半導體元件300的製程可包括以下步驟：在基材106上形成鰭結構108；形成毗鄰鰭結構108的STI區域138；形成橫越鰭結構108的閘極結構112；形成源極/汲極區域110；在鰭結構108中未由閘極結構112覆蓋的一部分上方，形成ILD層118；及在閘極結構112及ILD層118上方，形成ILD層122 (例如，ESL 122A及介電材料層122B)。形成半導體元件300的製程可進一步包括以下步驟：穿過ILD層122 (例如，ESL 122A及介電材料層122B)及ILD層118，形成溝槽導電層130 (例如，溝槽導電層1301
及1302
)，以接觸源極/汲極區域110。基於本文的揭露，用於半導體元件300的其他形成方法在本揭露的精神及範疇內。
參考第4圖，形成介電材料層124的製程可進一步包括以下步驟：使用任何合適的沉積製程諸如化學氣相沉積(chemical vapor deposition, CVD)製程、原子層沉積(atomic layer deposition, ALD)製程、物理氣相沉積(physical vapor deposition, PVD)製程、電漿增強CVD (plasma enhanced CVD, PECVD)製程及自旋製程，將具有厚度t124
的介電材料層124沉積在溝槽導電層130 (例如，溝槽導電層1301
及1302
)及ILD層122 (例如，介電材料層122B)上方。在一些實施例中，可使用沉積製程諸如ALD來沉積介電材料層124，以得到跨基材106具有小於約0.1%、小於約0.5%、小於約1%、小於約3%或小於約5%的厚度變化(例如，厚度的極大值及極小值與厚度的平均值之間的差之比率)的厚度t124
，以提供跨基材106具有實質上相同的電阻式膜厚度(例如，厚度t125
)的RRAM結構125，其中基材106的直徑(未例示於第3A圖、第3B圖及第4圖)可大於約6吋、大於約8吋或大於約12吋。形成介電材料層124的製程可進一步包括以下步驟：使用任何合適的沉積製程諸如CVD製程、ALD製程、PVD製程、PECVD製程及自旋製程，在介電材料層124上方沉積具有厚度t126
的介電材料層126。在一些實施例中，介電層126的厚度t126
可大於或實質上等於介電材料層124的厚度t124
，此乃因介電材料層126與介電材料層124之間的不同蝕刻選擇性。
參考第2圖，在操作210中，穿過電阻材料層形成第一溝槽導體以接觸第一源極/汲極觸點。例如，如第5圖所示，溝槽導電層132可穿過介電材料層124形成，以接觸下方的溝槽導電層1302
。一種用於形成溝槽導電層132的製程可包括以下步驟：(i)穿過介電材料層126及介電材料層124形成凹部結構(第5圖未例示)以曝露下方的溝槽導電層1302
；及(ii)在凹部結構中填充導電材料以接觸溝槽導電層1302
。
形成凹部結構，以曝露溝槽導電層1302
的製程，可包括以下步驟：使用微影術製程使遮罩層(第5圖未例示)圖案化，以曝露介電材料層126中，在溝槽導電層1302
上方的一部分，以及覆蓋介電材料層126的在溝槽導電層1301
上方的另一部分；及(ii)使用蝕刻製程諸如乾蝕刻製程及濕蝕刻製程，穿過遮罩層移除介電材料層126及介電材料層124，以曝露溝槽導電層1302
。因此，凹部結構可選擇性地曝露溝槽導電層1302
的頂表面130T
，其中溝槽導電層1301
的頂表面130T
埋於介電材料層124之下。在一些實施例中，形成凹部結構的製程可進一步包括以下步驟：使用蝕刻製程移除導電層1302
的頂部分，以形成彎曲或翹曲的溝槽導電層1302
的頂表面130T
，從而增大溝槽導電層1302
的頂表面130T
的面積，從而降低FET 102的接觸電阻。在一些實施例中，彎曲或翹曲的溝槽導電層1302
的頂表面130T
可具有自約1奈米至約25 奈米、自約5奈米至約25奈米、自約5奈米至約15奈米或自約1奈米至約6奈米的曲率外徑。以上所指出的外徑曲率的上限，是至少為了確保FET 102的接觸電阻可有效地降低。以上所指出的外徑曲率的下限，是至少為了確保溝槽導電層132的導電材料可有效地填充在凹部結構中。在一些實施例中，彎曲或翹曲的溝槽導電層1302
的頂表面130T
，可具有介於介電材料層124與頂表面130T
的最底部分之間的深度d132
，其中深度d132
可為自約1奈米至約25奈米、自約5奈米至約25奈米、自約5奈米至約15奈米或自約1奈米至約6奈米。以上所指出的深度d132
的下限係至少為了確保FET 102的接觸電阻可有效地降低。以上所指出的深度d132
的上限係至少為了確保溝槽導電層132的導電材料可有效地填充在凹部結構中。
在凹部結構中填充導電材料，以接觸溝槽導電層1302
的製程，可包括以下步驟：使用合適的毯覆沉積製程或選擇性生長製程，在曝露溝槽導電層1302
的凹部結構上方形成導電材料。毯覆沉積製程可包括CVD製程、ALD製程、PVD製程或電子束蒸發製程。選擇性生長製程可包括CVD製程、ALD製程、電鍍製程或非電鍍沉積(electroless deposition, ELD)製程，此非電鍍沉積製程可在曝露溝槽導電層1302
的頂表面130T
(例如，形成有導電材料的面)上方，選擇性地生長導電材料。在一些實施例中，選擇性生長製程可避免在介電表面上方，諸如在介電材料層126的頂表面上方生長導電材料。在一些實施例中，在凹部結構中填充導電材料，以接觸溝槽導電層1302
的製程，可進一步包括使用化學機械研磨(chemical mechanical polishing, CMP)製程，研磨導電材料以形成與介電材料層126實質上共平面的溝槽導電層132。
參考第2圖，在操作215中，在第二S/D觸點上方形成凹部結構。例如，如第6A圖所示，凹部結構634可形成在溝槽導電層1301
上方，以曝露介電材料層124。在一些實施例中，如第6B圖至第6D圖所示，凹部結構634可形成在溝槽導電層1301
上方，且電阻材料層136可形成在凹部結構634中。在一些實施例中，電阻材料層136可為RRAM結構125的電阻式膜(以下在操作220處所描述)。參考第6A圖，一種形成凹部結構634的製程可包括以下步驟：(i)使用微影術製程使遮罩層(未例示於第6A圖至第6D圖)圖案化，以覆蓋溝槽導電層132且曝露在溝槽導電層1301
上方的介電材料層126的一部分；及(ii)使用蝕刻製程穿過遮罩層，移除介電材料層126，以形成曝露介電材料層124的凹部結構634。因此，第6A圖所示的所得凹部結構634，可具有由介電材料層124製成的底表面634s
。
用於形成凹部結構634的蝕刻製程，可包括濕蝕刻製程、乾蝕刻製程或其組合。在一些實施例中，濕蝕刻製程可包括稀釋氫氟酸(diluted hydrofluoric acid, DHF)處理、過氧化銨混合物(ammonium peroxide mixture, APM)、過氧化硫混合物(sulfuric peroxide mixture, SPM)、熱去離子水(deionized, DI水)、氫氧化四甲銨(tetramethylammonium hydroxide, TMAH)或其組合。在一些實施例中，乾蝕刻製程，可包括使用與具有以下項的氣體混合物相關聯的電漿乾蝕刻：八氟環丁烷(C4
F8
)、三氟甲烷(CHF3
),、四氟化碳(CF4
)、二氟甲烷(CH2
F2
)、氬(Ar)、氮(N2
)、氧O2
)、氦(He)、氯(Cl2
)、溴化氫(HBr)或其組合。在一些實施例中，用於形成凹部結構634的蝕刻製程可為以高於蝕刻介電材料層124的另一蝕刻速率的蝕刻速率，蝕刻介電材料層126的選擇性蝕刻製程。在一些實施例中，用於形成凹部結構634的蝕刻製程，可為蝕刻介電材料層126且在介電材料層124上，實質上蝕刻終止的選擇性蝕刻製程。在一些實施例中，在操作220及操作225 (以下所論述)之後，第6A的圖可得到第1B的結構。
在一些實施例中，參考第6B圖，操作215可進一步包括使用蝕刻製程移除介電材料層124，以曝露下方的溝槽導電層1301
(例如，使凹部結構634延伸穿過介電材料層124，以曝露溝槽導電層1301
)。因此，第6B圖所示的所得凹部結構634，可具有由溝槽導電層1301
製成的底表面634s
。在一些實施例中，用於形成凹部結構634的蝕刻製程，可包括蝕刻介電材料層124，且實質上蝕刻終止在溝槽導電層1301
上的選擇性蝕刻製程。操作215可進一步包括以下步驟：(i)使用合適的沉積製程諸如CVD製程、ALD製程及PVD製程將電阻式材料沉積在第6B圖的凹部結構634中；(ii)使用回蝕製程諸如乾蝕刻製程及濕蝕刻製程，回蝕所沉積電阻式材料以在第6B圖的凹部結構634中形成電阻材料層136。在一些實施例中，電阻材料層136的底表面136s
(第1C圖所示)，可與凹部結構634的底表面634s
實質上共平面。在一些實施例中，回蝕製程可形成介電材料層124電阻材料層136，具有與介電材料層124的頂表面實質上共平面的頂表面。在一些實施例中，回蝕製程可形成具有在介電材料層124的頂表面的垂直(例如，沿著z方向)上方或下方的頂表面的電阻材料層136。在一些實施例中，在操作220及操作225 (以下所論述)之後，第6B的圖可得到第1C的結構。
在一些實施例中，參考第6C圖，操作215可進一步包括使用蝕刻製程，移除介電材料層124的具有小於介電材料層124的總厚度t124
的厚度t136
的一部分(例如，使凹部結構634突出到介電材料層124中，且與下方的溝槽導電層1301
分離間隔d136
)。因此，第6C圖所示的所得凹部結構634可具有由介電材料層124製成的側壁及底表面634s
。在一些實施例中，用於形成凹部結構634的蝕刻製程，可包括具有預定蝕刻時間的定時蝕刻製程。操作215可進一步包括以下步驟：(i)使用合適的沉積製程諸如CVD製程、ALD製程及PVD製程將電阻式材料沉積在第6C圖的凹部結構634中；(ii)使用回蝕製程諸如乾蝕刻製程及濕蝕刻製程回蝕所沉積電阻式材料以在第6C圖的凹部結構634中形成電阻材料層136。在一些實施例中，在操作220及操作225 (以下所論述)之後，第6C的圖可得到第1D的結構。
在一些實施例中，參考第6D圖，操作215可進一步包括使用蝕刻製程，移除介電材料層124，以突出到下方的溝槽導電層1301
中(例如，使凹部結構634延伸穿過介電材料層124且突出到溝槽導電層1301
中)。因此，第6D圖所示的所得凹部結構634可具有由溝槽導電層1301
製成的底表面634s
。在一些實施例中，底表面634s
可為彎曲面或翹曲面。操作215可進一步包括以下步驟：(i)使用合適的沉積製程諸如CVD製程、ALD製程及PVD製程，將電阻式材料沉積在第6D圖的凹部結構634中；(ii)使用回蝕製程諸如乾蝕刻製程及濕蝕刻製程，回蝕所沉積的電阻式材料以在第6D圖的凹部結構634中形成電阻材料層136。在一些實施例中，在操作220及操作225 (以下所論述)之後，第6D的圖可得到第1E的結構。
參考第2圖，在操作220中，用導電材料填充凹部結構，以形成第二溝槽導電層。因此，RRAM結構可由電阻材料層界定在第二S/D觸點與第二溝槽導電層之間。例如，如第7圖所示，導電材料可填充在凹部結構634中(第6A圖至第6D圖所示)，以形成溝槽導電層134 (例如，障壁襯墊層134A及導電層134B)。因此，溝槽導電層1302
及溝槽導電層134可分別係RRAM結構125的底電極及頂電極，其中介電材料層124及/或電阻材料層136可為RRAM結構125的電阻式膜。形成溝槽導電層134的製程可包括以下步驟：(i)使用沉積製程諸如CVD製程、ALD製程及電鍍製程毯覆沉積導電材料；及(ii)將所沉積導電材料研磨(例如，使用CMP製程)成與介電材料層126實質上共平面。在一些實施例中，形成溝槽導電層134的製程可進一步包括以下步驟：(i)使用微影術製程及蝕刻製程穿過介電材料層126、介電材料層124及ILD層122形成凹部結構(未例於第7圖)，以曝露閘極電極112B；及(ii)使用沉積製程及研磨製程，將導電材料沉積在凹部結構中，以形成溝槽導電層128 (例如，障壁襯墊層128A及導電層128B)。在一些實施例中，可在用於溝槽導電層134的沉積製程之前執行形成用於溝槽導電層128的凹部結構的製程。例如，形成用於溝槽導電層128的凹部結構的製程可包括以下步驟：(i)在凹部結構634 (第6A圖至第6D圖所示)上方及介電材料層126上方形成遮罩層(第7圖未例示)；(ii)使用微影術製程使遮罩層圖案化以曝露介電材料層126在閘極電極112B上方的一部分，同時用遮罩層覆蓋凹部結構634；及(iii)使用蝕刻製程穿過遮罩層，移除介電材料層126、介電材料層124及ILD層122。因此，用於溝槽導電層134的後續沉積製程可用來沉積溝槽導電層128，從而允許溝槽導電層134由與溝槽導電層128相同的材料及相同的層堆疊製成。在一些實施例中，操作220可被執行以在第6B圖至第6D圖的凹部結構634 (第7圖為了簡潔例示而未例示)中形成溝槽導電層134。
參考第2圖，在操作225中，在第一溝槽導電層及第二溝槽導電層上方形成互連結構。例如，如第1B圖至第1E圖所示，互連結構140可形成在溝槽導電層134及128上方，如參考第8圖及第1B圖至第1E圖所描述。參考第8圖，一種形成互連結構140的製程可包括以下步驟：(i)使用沉積製程及蝕刻製程在第7圖的半導體元件700上方形成圖案化絕緣材料層144，以曝露溝槽導電層134及128；(ii)使用沉積製程，將導電材料毯覆沉積在圖案化絕緣材料層144上方；及(iii)使用CMP製程研磨所沉積導電材料以形成與絕緣材料層144實質上共平面的導電材料層146。形成互連結構140的製程可進一步包括以下步驟：(i)使用沉積製程諸如CVD製程、PECVD製程、PVD製程及ALD製程，將絕緣材料層148毯覆沉積在第8圖的結構上方；(ii)使用微影術製程及蝕刻製程穿過絕緣材料層148，形成一或多個凹部結構(第8圖未例示)；及(iii)使用沉積製程(例如，CVD、ALD、PVD或電子束蒸發)及研磨製程(例如，CMP製程)，用導電材料填充一或多個凹部結構，以形成溝槽導電層162 (第1B圖至第1E圖所示)。
本揭露提供一種嵌入RRAM結構及形成此嵌入RRAM結構的方法。RRAM結構可嵌入(例如，整合)有電晶體結構。例如，RRAM結構可嵌入將電晶體結構連接至互連結構的接觸層中。電晶體結構可包括：閘極結構、形成在閘極結構的相反側的第一S/D結構及第二S/D結構、及分別形成在第一S/D結構及第二S/D結構上方的第一S/D觸點及第二S/D觸點。接觸層可包括接觸蝕刻終止(contact etch stop, CESL)層，此接觸蝕刻終止層用於形成通孔觸點，以將第一S/D觸點連接至互連結構，其中RRAM結構可使用CESL層，作為電阻式膜以橋接第二S/D觸點及互連結構。由於CESL層可藉由毯覆沉積製程形成，因此RRAM結構的電阻式膜厚度可被很好地控制。因此，本揭露的效益係提供嵌入RRAM結構，此嵌入RRAM結構具有改良的可靠性，而不增加電晶體的製造製程的複雜性，從而增強了IC製造的綜合可靠性及生產力。
在一些實施例中，半導體結構可包括：基材；閘極結構，在基材上方；源極/汲極(source/drain, S/D)接觸結構，毗鄰閘極結構；介電材料層，在源極/汲極接觸結構上方；導電層，在介電材料層上方且與介電材料層接觸，且在源極/汲極接觸結構上方；及互連結構，在導電層上方且與導電層接觸。
在一些實施例中，半導體結構可包括基材及基材上方的閘極結構。半導體結構可進一步包括分別毗鄰閘極結構的第一側及第二側的第一源極/汲極(source/drain, S/D)接觸結構及第二源極/汲極(source/drain, S/D)接觸結構。半導體結構可進一步包括：介電材料層，在第一源極/汲極接觸結構上方；第一導電層，在介電材料層上方且與介電材料層接觸；第二導電層，穿過介電材料層形成且與第二源極/汲極接觸結構接觸；及互連結構，形成在第一導電層及第二導電層上方且與第一導電層及第二導電層接觸。
在一些實施例中，一種用於形成半導體結構的方法可包括以下步驟：在基材上方形成閘極結構；及形成第一源極/汲極接觸結構以及第二源極/汲極接觸結構，分別毗鄰閘極結構的第一側及第二側。此方法可進一步包括以下步驟：在第一源極/汲極接觸結構及第二源極/汲極接觸結構上方形成介電材料層；形成第一導電層，第一導電層在第一源極/汲極接觸結構上方且與第一源極/汲極接觸結構分離，以及接觸介電材料層；形成第二導電層，第二導電層穿過介電材料層且與第二源極/汲極接觸結構接觸；以及形成互連結構，互連結構在第一導電層及第二導電層上方且與第一導電層及第二導電層接觸。
前述揭露概括了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，他們可容易地使用本揭露作為設計或修改其他製程及用於實施相同目的的結構及/或達成本文所介紹的實施例的相同優點的基礎。熟習此項技術者亦應認識到，此類等效構造不會脫離本揭露的精神及範疇，且他們可在不脫離本揭露的精神及範疇的情況下在本文中做出各種改變、替換及更改。
t124
:厚度
t125
:厚度
t126
:厚度
t136
:厚度
d132
:深度
d136
:間隔
100:半導體元件
102:場效應電晶體
104:通道層
106:基材
108:鰭結構
108A:鰭基部分
108B:堆疊鰭部分
110:源極/汲極區域
112:閘極結構
112s
:頂表面
112A:閘極介電層
112B:閘極電極
114:閘極間隔件
118:層間介電層
120:接觸結構
122:層間介電層
122A :蝕刻終止層
122B:介電材料層
124:介電材料層
125:電阻式隨機存取記憶體結構
126:介電材料層
128:溝槽導電層
128A:障壁襯墊層
128B:導電層
130T
:頂表面
130S
:底表面
132:溝槽導電層
132S
:底表面
132:溝槽導電層
134:溝槽導電層
134A:障壁襯墊層
134B:導電層
136:電阻材料層
136S
:底表面
138:淺溝槽隔離區域
140:互連結構
144:絕緣材料層
146:導電材料層
148:絕緣材料層
162:溝槽導電層
200:方法
205:操作
210:操作
215:操作
220:操作
225:操作
300:半導體元件
400:半導體元件
500:半導體元件
600:半導體元件
634:凹部結構
634S
:底表面
700:半導體元件
800:半導體元件
1301
:溝槽導電層
1302
:溝槽導電層
X:x軸
Y:y軸
Z:z軸
B-B:線B-B
當與隨附圖一起閱讀時根據以下詳細描述將最佳理解本揭露的態樣。
第1A圖例示根據一些實施例的半導體元件的等角視圖。
第1B圖至第1E圖例示根據一些實施例的半導體元件的橫截面視圖。
第1F圖至第1H圖例示根據一些實施例的半導體裝置的俯視圖。
第2圖係根據一些實施例的用於製造半導體元件的方法的流程圖。
第3A圖例示根據一些實施例的半導體裝置在其製造製程階段處的等角視圖。
第3B圖、第4圖、第5圖、第6A圖至第6D圖、第7圖及第8圖例示根據一些實施例的半導體元件在各製造製程階段處的橫截面視圖。
現將參考隨附圖式描述例示性實施例。在圖式中，相同參考數字大體上指示功能上相似及/或結構上相似的元件。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:半導體元件
102:場效應電晶體
106:基材
108:鰭結構
108A:鰭基部分
108B:堆疊鰭部分
110:源極/汲極區域
112:閘極結構
114:閘極間隔件
118:層間介電層
120:接觸結構
138:淺溝槽隔離區域
140:互連結構
X:x軸
Y:y軸
Z:z軸
B-B:線B-B
Claims (20)
- 一種半導體結構，包含： 一基材； 一閘極結構，該閘極結構在該基材上方； 一源極/汲極接觸結構，該源極/汲極接觸結構毗鄰該閘極結構； 一介電材料層，該介電材料層在該源極/汲極接觸結構上方； 一導電層，該導電層在該介電材料層上方且與該介電材料層接觸，且在該源極/汲極接觸結構上方；及 一互連結構，該互連結構在該導電層上方且與該導電層接觸。
- 如請求項1所述之半導體結構，其中該介電材料層與該源極/汲極接觸結構接觸。
- 如請求項1所述之半導體結構，其中該基材包含毗鄰該閘極結構的一源極/汲極區域，且其中該源極/汲極接觸結構與該源極/汲極區域接觸。
- 如請求項1所述之半導體結構，其中該互連結構包含一其他導電層及與該其他導電層實質上共平面的一其他介電材料層，且其中該其他導電層在該導電層上方且與該導電層接觸。
- 如請求項1所述之半導體結構，其中該導電層與該源極/汲極接觸結構之間的一間隔為約5奈米至約20奈米。
- 如請求項1所述之半導體結構，其中該介電材料層包含一第一介電材料及一第二介電材料，其中該第一介電材料鄰近該源極/汲極接觸結構，其中該第二介電材料鄰近該導電層，且其中該第一介電材料不同於該第二介電材料。
- 如請求項1所述之半導體結構，其中該介電材料層包含一第一介電材料及一第二介電材料，其中該第一介電材料在該源極/汲極接觸結構與該導電層之間，其中該第二介電材料毗鄰該第一介電材料的一第一側及一第二側，且其中該第一介電材料不同於該第二介電材料。
- 一種半導體結構，包含： 一基材； 一閘極結構，該閘極結構在該基材上方； 一第一源極/汲極接觸結構及一第二源極/汲極接觸結構，該第一源極/汲極接觸結構及該第二源極/汲極接觸結構分別毗鄰該閘極結構的一第一側及一第二側； 一介電材料層，該介電材料層在該第一源極/汲極接觸結構上方； 一第一導電層，該第一導電層在該介電材料層上方且與該介電材料層接觸； 一第二導電層，該第二導電層穿過該介電材料層形成且與該第二源極/汲極接觸結構接觸；及 一互連結構，該互連結構形成在該第一導電層及該第二導電層上方且與該第一導電層及該第二導電層接觸。
- 如請求項8所述之半導體結構，其中該介電材料層與該第一源極/汲極接觸結構接觸且在該閘極結構上方。
- 如請求項8所述之半導體結構，其中該第一導電層及該第二導電層彼此實質上共平面。
- 如請求項8所述之半導體結構，其中該基材包含一第一源極/汲極區域及一第二源極/汲極區域，且其中該第一接觸結構及該第二接觸結構分別與該第一源極/汲極區域及該第二源極/汲極區域接觸。
- 如請求項8所述之半導體結構，其中該介電材料層的一厚度為約5奈米至約20奈米。
- 如請求項8所述之半導體結構，其中該介電材料層包含一第一介電材料及環繞該第一介電材料的一第二介電材料，其中該第一介電材料不同於該第二介電材料。
- 如請求項8所述之半導體結構，其中該互連結構包含一第三導電層、一第四導電層及與該第三導電層及該第四導電層實質上共平面的一其他介電材料層，其中該第三導電層在該第一導電層上方且與該第一導電層接觸，且其中該第四導電層在該第二導電層上方且與該第二導電層接觸。
- 一種用於形成一半導體結構的方法，包含以下步驟： 在一基材上方形成一閘極結構； 形成一第一源極/汲極接觸結構以及一第二源極/汲極接觸結構，分別毗鄰該閘極結構的一第一側及一第二側； 在該第一源極/汲極接觸結構及該第二源極/汲極接觸結構上方形成一介電材料層； 形成一第一導電層，該第一導電層在該第一源極/汲極接觸結構上方且與該第一源極/汲極接觸結構分離，以及接觸該介電材料層； 形成一第二導電層，該第二導電層穿過該介電材料層且與該第二源極/汲極接觸結構接觸；以及 形成一互連結構，該互連結構在該第一導電層及該第二導電層上方且與該第一導電層及該第二導電層接觸。
- 如請求項15所述之方法，其中形成該介電材料層包含：沉積具有約5奈米至約20奈米的一厚度的該介電材料層。
- 如請求項15所述之方法，其中形成該第二導電層包含：在曝露該介電材料層的同時，在該第二源極/汲極接觸結構上方選擇性地生長一導電材料層。
- 如請求項15所述之方法，其中形成該第一導電層包含：在該介電材料層中形成一凹部結構，其中該凹部結構的一底表面與該第一源極/汲極接觸結構分離。
- 如請求項15所述之方法，其中形成該第一導電層包含：形成一凹部結構以曝露該第一源極/汲極接觸結構。
- 如請求項15所述之方法，其中形成該互連結構包含： 在該第一導電層及該第二導電層上方形成一其他介電材料層；及 形成穿過該其他介電材料層且與該第一導電層及該第二導電層接觸的複數其他導電層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/926,239 US11793003B2 (en) | 2020-07-10 | 2020-07-10 | Semiconductor structure with embedded memory device |
| US16/926,239 | 2020-07-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202203458A true TW202203458A (zh) | 2022-01-16 |
Family
ID=77155504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110102598A TW202203458A (zh) | 2020-07-10 | 2021-01-22 | 半導體結構 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11793003B2 (zh) |
| EP (1) | EP3937266A1 (zh) |
| JP (1) | JP2022016406A (zh) |
| CN (1) | CN113394243A (zh) |
| TW (1) | TW202203458A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11430944B2 (en) * | 2019-03-19 | 2022-08-30 | Intel Corporation | Interconnect structures for logic and memory devices and methods of fabrication |
| US11793003B2 (en) * | 2020-07-10 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with embedded memory device |
| US20220320328A1 (en) * | 2021-04-06 | 2022-10-06 | Invention And Collaboration Laboratory Pte. Ltd. | Transistor structure and processing method therefore |
| US11881481B2 (en) | 2021-04-06 | 2024-01-23 | Invention And Collaboration Laboratory Pte. Ltd. | Complementary MOSFET structure with localized isolations in silicon substrate to reduce leakages and prevent latch-up |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3892736B2 (ja) * | 2001-03-29 | 2007-03-14 | 株式会社東芝 | 半導体記憶装置 |
| US9589635B2 (en) * | 2014-12-11 | 2017-03-07 | International Business Machines Corporation | Semiconductor device with a stoichiometric gradient |
| US10164183B2 (en) | 2016-11-29 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10461126B2 (en) * | 2017-08-16 | 2019-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory circuit and formation method thereof |
| US11289647B2 (en) | 2017-10-19 | 2022-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| US10672983B2 (en) * | 2018-06-27 | 2020-06-02 | International Business Machines Corporation | Compact resistive random access memory integrated with a pass gate transistor |
| US10727407B2 (en) | 2018-08-08 | 2020-07-28 | International Business Machines Corporation | Resistive switching memory with replacement metal electrode |
| US10903425B2 (en) * | 2018-09-05 | 2021-01-26 | International Business Machines Corporation | Oxygen vacancy and filament-loss protection for resistive switching devices |
| US11430944B2 (en) * | 2019-03-19 | 2022-08-30 | Intel Corporation | Interconnect structures for logic and memory devices and methods of fabrication |
| US11793003B2 (en) | 2020-07-10 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with embedded memory device |
-
2020
- 2020-07-10 US US16/926,239 patent/US11793003B2/en active Active
-
2021
- 2021-01-22 TW TW110102598A patent/TW202203458A/zh unknown
- 2021-01-26 CN CN202110114644.3A patent/CN113394243A/zh active Pending
- 2021-07-09 EP EP21184741.3A patent/EP3937266A1/en not_active Withdrawn
- 2021-07-09 JP JP2021113959A patent/JP2022016406A/ja active Pending
-
2023
- 2023-07-26 US US18/359,377 patent/US20230371281A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230371281A1 (en) | 2023-11-16 |
| CN113394243A (zh) | 2021-09-14 |
| US11793003B2 (en) | 2023-10-17 |
| EP3937266A1 (en) | 2022-01-12 |
| US20220013582A1 (en) | 2022-01-13 |
| JP2022016406A (ja) | 2022-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11793003B2 (en) | Semiconductor structure with embedded memory device | |
| TW202002169A (zh) | 半導體裝置的製造方法 | |
| TW202145569A (zh) | 半導體元件 | |
| TW201947726A (zh) | 半導體裝置結構及其形成方法 | |
| TW202129910A (zh) | 積體電路裝置 | |
| TWI779781B (zh) | 具有介電全環繞電容之閘極全環繞半導體元件及其製備方法 | |
| TW202303685A (zh) | 半導體結構的形成方法 | |
| TW202305950A (zh) | 半導體裝置 | |
| TW202147452A (zh) | 半導體裝置及其形成方法 | |
| TWI814272B (zh) | 半導體元件及其形成方法 | |
| US20230197802A1 (en) | Connection between gate and source/drain feature | |
| TWI780713B (zh) | 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法 | |
| US11404570B2 (en) | Semiconductor devices with embedded ferroelectric field effect transistors | |
| TW202324604A (zh) | 半導體裝置的製作方法 | |
| TWI793598B (zh) | 半導體元件及其製備方法 | |
| TW202209470A (zh) | 半導體結構的形成方法 | |
| US11476191B2 (en) | Low resistance interconnect structure for semiconductor device | |
| US20220359372A1 (en) | Low resistance interconnect structure for semiconductor device | |
| US11799030B2 (en) | Semiconductor devices with embedded ferroelectric field effect transistors | |
| US12002867B2 (en) | Contact structure for semiconductor device | |
| CN220753435U (zh) | 半导体结构 | |
| US20230386912A1 (en) | Contact Structure For Semiconductor Device | |
| US12119271B1 (en) | Backside gate contact, backside gate etch stop layer, and methods of forming same | |
| US20230422513A1 (en) | Ferroelectric device and methods of forming the same | |
| US20220359514A1 (en) | Semiconductor device structure and methods of forming the same |