DE102016111400B4 - Nitridhalbleitereinrichtung - Google Patents

Nitridhalbleitereinrichtung Download PDF

Info

Publication number
DE102016111400B4
DE102016111400B4 DE102016111400.6A DE102016111400A DE102016111400B4 DE 102016111400 B4 DE102016111400 B4 DE 102016111400B4 DE 102016111400 A DE102016111400 A DE 102016111400A DE 102016111400 B4 DE102016111400 B4 DE 102016111400B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
interface
type
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016111400.6A
Other languages
English (en)
Other versions
DE102016111400A1 (de
Inventor
Takashi Okawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102016111400A1 publication Critical patent/DE102016111400A1/de
Application granted granted Critical
Publication of DE102016111400B4 publication Critical patent/DE102016111400B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Abstract

Nitridhalbleitereinrichtung mit:einer ersten Nitridhalbleiterschicht (16);einer zweiten Nitridhalbleiterschicht (18), die auf der ersten Nitridhalbleiterschicht (16) lokalisiert ist und eine Bandlücke hat, die größer als eine Bandlücke der ersten Nitridhalbleiterschicht (16) ist;eine Halbleiterschicht (34) des p-Typs, die auf der zweiten Nitridhalbleiterschicht (18) lokalisiert ist; undeine Gate-Elektrode (36), die auf der Halbleiterschicht (34) des p-Typs lokalisiert ist, wobeieine erste Grenzfläche (38a) und eine zweite Grenzfläche (37a, 35a) parallel zwischen der Gate-Elektrode (36) und der Halbleiterschicht (34) des p-Typs lokalisiert sind,die erste Grenzfläche (38a) eine erste Barriere mit Bezug auf Löcher hat, die sich in einer Richtung von der Halbleiterschicht (34) des p-Typs zu der Gate-Elektrode (36) bewegen,die zweite Grenzfläche (37a, 35a) eine zweite Barriere mit Bezug auf die Löcher, die sich in einer Richtung von der Halbleiterschicht (34) des p-Typs zu der Gate-Elektrode (36) bewegen, unddie zweite Barriere höher als die erste Barriere ist,die Gate-Elektrode (36) in ohmschem Kontakt mit der Halbleiterschicht (34) des p-Typs an der ersten Grenzfläche (38a) ist, unddie Gate-Elektrode (36) in Schottky-Kontakt mit der Halbleiterschicht (34) des p-Typs an der zweiten Grenzfläche (37a) ist.

Description

  • TECHNISCHES GEBIET
  • Die hierin offenbarte Technologie bezieht sich auf eine Nitridhalbleitereinrichtung.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die Japanische Patentanmeldungsoffenlegung JP 2013-80 894 A offenbart ein HEMT (Transistor mit hoher Elektronenmobilität) als eine Nitridhalbleitereinrichtung. Dieser HEMT ist ein normalerweise ausgeschalteter HEMT, dessen Gate-schwellwertspannung höher als 0 Volt ist. Dieser HEMT enthält eine erste Nitridhalbleiterschicht und eine zweite Nitridhalbleiterschicht, die auf der ersten Nitridhalbleiterschicht lokalisiert ist. Eine Bandlücke der zweiten Nitridhalbleiterschicht ist größer als eine Bandlücke der ersten Nitridhalbleiterschicht. Ein Heteroübergang ist an einer Grenzfläche der ersten Nitridhalbleiterschicht und der zweiten Nitridhalbleiterschicht bereitgestellt. Eine Source-Elektrode und Drain-Elektrode sind auf der zweiten Nitridhalbleiterschicht lokalisiert. Ferner sind eine Halbleiterschicht des p-Typs, eine Halbleiterschicht des n-Typs und eine Gate-Elektrode auf einem Abschnitt der zweiten Nitridhalbleiterschicht gestapelt, der zwischen der Source-Elektrode und der Drain-Elektrode lokalisiert ist. In diesem HEMT ist auch ein zweidimensionales Elektronengas (im Weiteren als „2DEG“ bezeichnet) entlang des Heteroübergangs an der Grenzfläche zwischen der ersten Nitridhalbleiterschicht und der zweiten Nitridhalbleiterschicht bereitgestellt. Man bemerke jedoch, dass in einem Zustand, in dem eine Gate-Spannung, die niedriger als die Gate-Schwellwertspannung ist, eine Verarmungsschicht sich von der Halbleiterschicht des p-Typs in die zweite Nitridhalbleiterschicht erstreckt. Diese Verarmungsschicht kann im Weiteren als eine „erste Verarmungsschicht“ bezeichnet werden. In dem Zustand, in dem die Gate-Spannung niedriger als die Gate-Schwellwertspannung ist, reicht die erste Verarmungsschicht bis zum Heteroübergang. Aus diesem Grund trennt die erste Verarmungsschicht das 2DEG in eine Source-Elektrodenseite und eine Drain-Elektrodenseite, so dass kein 2DEG an einem Abschnitt des Heteroübergangs bereitgestellt ist, der direkt unter der Halbleiterschicht des p-Typs lokalisiert ist. Aus diesem Grund fließt in dem Zustand, in dem die Gate-Spannung niedriger als die Gate-Schwellwertspannung ist, kein Strom durch den HEMT, selbst wenn eine Spannung zwischen der Source-Elektrode und der Drain-Elektrode angelegt ist. Ein Erhöhen der Gate-Spannung verursacht, dass sich ein Potenzial der Halbleiterschicht des p-Typs so erhöht, wie sich die Gate-Spannung erhöht, was verursacht, dass die erste Verarmungsschicht hin zu der Halbleiterschicht des p-Typs schrumpft. Wenn dies verursacht, dass sich die erste Verarmungsschicht von dem Heteroübergang trennt, wird das 2DEG an dem Abschnitt des Heteroübergangs gebildet, der direkt unter der Halbleiterschicht des p-Typs lokalisiert ist. Dies bringt einen Zustand mit sich, in dem das 2DEG in der ganzen Fläche des Heteroübergangs bereitgestellt ist. Dies ermöglicht es einem Strom, zwischen der Source-Elektrode und der Drain-Elektrode zu fließen. Das heißt, der HEMT ist eingeschaltet. Ferner verursacht ein Erhöhen der Gate-Spannung wie oben beschrieben, dass sich eine Verarmungsschicht von einem p-n-Übergang an einer Grenzfläche zwischen der Halbleiterschicht des p-Typs und der Halbleiterschicht des n-Typs zu einer Fläche um den p-n-Übergang ausdehnt. Diese Verarmungsschicht kann im Weiteren als eine „zweite Verarmungsschicht“ bezeichnet werden. Dadurch kann die Halbleitereinrichtung der Japanischen Patentanmeldungsoffenlegung JP 2013-80 894 A einen Gate-Leckstrom unterdrücken, weil sich die zweite Verarmungsschicht zu der Halbleiterschicht des p-Typs und der Halbleiterschicht des n-Typs ausdehnt, wenn die Gate-Spannung erhöht wird.
  • Wie oben erwähnt, dehnt sich in dem HEMT der Japanischen Patentanmeldungsoffenlegung JP 2013-80 894 A die zweite Verarmungsschicht zu der Fläche um den p-n-Übergang an der Grenzfläche zwischen der Halbleiterschicht des p-Typs und der Halbleiterschicht des n-Typs aus, wenn die Gate-Spannung hoch ist. In diesem Zustand ist die Halbleiterschicht des p-Typs elektrisch von der Gate-Elektrode durch die zweite Verarmungsschicht getrennt. Dies verursacht, dass das Potenzial der Halbleiterschicht des p-Typs schwebend ist. Wenn der HEMT ausgeschaltet wird, wird die Gate-Spannung von einer Spannung dieses Zustands zu einer Spannung, die niedriger als die Gate-Schwellwertspannung ist, verringert. Dann schrumpft als erstes die zweite Verarmungsschicht, die um den p-n-Übergang lokalisiert ist. In der Anwesenheit der zweiten Verarmungsschicht gibt es kaum einen Abfall im Potenzial der Halbleiterschicht des p-Typs. Wenn die Gate-Spannung abnimmt, schrumpft die zweite Verarmungsschicht in solch einem Ausmaß, dass das Vorhandensein der zweiten Verarmungsschicht ignoriert werden kann. Danach, wenn eine Verarmungsschicht in solch einem Ausmaß geschrumpft ist, dass das Vorhandensein der Verarmungsschicht ignoriert werden kann, wird gesagt, dass die Verarmungsschicht verschwunden ist. Wenn die zweite Verarmungsschicht verschwindet, ist die Halbleiterschicht des p-Typs elektrisch mit der Gate-Elektrode verbunden. Es beginnt daher in diesem Zustand das Potenzial der Halbleiterschicht des p-Typs zu fallen. Wenn das Potenzial der Halbleiterschicht des p-Typs fällt, erstreckt sich die erste Verarmungsschicht von der Halbleiterschicht des p-Typs in die zweite Nitridhalbleiterschicht. Wenn die erste Verarmungsschicht den Heteroübergang erreicht, verschwindet ein Abschnitt des 2DEG, der direkt unter der Halbleiterschicht des p-Typs lokalisiert ist. Dies verursacht, dass der HEMT ausgeschaltet wird. Wie oben beschrieben, gibt es, wenn der HEMT der Japanischen Patentanmeldungsoffenlegung JP 2013-80 894 A ausgeschaltet wird, kaum einen Abfall in dem Potenzial der Halbleiterschicht des p-Typs bis die zweite Verarmungsschicht verschwindet. Dies verzögert den Zeitpunkt des Verschwindens des Abschnitts des 2DEGs, der direkt unter der Halbleiterschicht des p-Typs lokalisiert ist. Aus diesem Grund hat der HEMT der Japanischen Patentanmeldungsoffenlegung JP 2013-80 894 A ein Problem mit einer niedrigen Reaktionsgeschwindigkeit gehabt, wenn er ausgeschaltet wird. Deswegen stellt die vorliegende Offenbarung eine normalerweise ausgeschaltete Nitridhalbleitereinrichtung bereit, die in der Lage ist, einen Gate-Leckstrom zu unterdrücken, und die eine hohe Reaktionsgeschwindigkeit hat, wenn sie ausgeschaltet wird. Einschlägiger Stand der Technik dazu kann beispielsweise in der Druckschrift DE 10 2011 000 911 A1 aufgefunden werden, welche ein Nitridhalbleiterbauelement offenbart.
  • KURZE ZUSAMMENFASSUNG
  • Eine hierin offenbarte Nitridhalbleitereinrichtung wird durch die unabhängigen Patentansprüche definiert.
  • Es soll bemerkt werden, dass die Aussage, dass eine „erste Grenzfläche und eine zweite Grenzfläche parallel lokalisiert sind“ bedeutet, dass die erste Grenzfläche und die zweite Grenzfläche so lokalisiert sind, dass Löcher, die von der Halbleiterschicht des p-Typs hin zu der Gate-Elektrode fließen durch entweder die erste Grenzfläche oder die zweite Grenzfläche gehen. Ferner bedeuten die Ausdrücke „erste Barriere“ und „zweite Barriere“ Barrieren, wenn die Gate-Spannung gleich einer vorbestimmten festen Spannung (z.B. 0 Volt) ist.
  • In dieser Nitridhalbleitereinrichtung dehnt sich die erste Verarmungsschicht von der Halbleiterschicht des p-Typs zu der zweiten Nitridhalbleiterschicht in einem Fall aus, in dem die Gate-Spannung niedriger als die Gate-Schwellwertspannung ist. Dadurch, dass die Verarmungsschicht den Heteroübergang (d.h., die Grenzfläche zwischen der ersten Nitridhalbleiterschicht und der zweiten Nitridhalbleiterschicht) erreicht, wird die Nitridhalbleitereinrichtung ausgeschaltet. Dadurch, dass sich die erste Verarmungsschicht von der Halbleiterschicht des p-Typs zu der zweiten Nitridhalbleiterschicht erstreckt, wird die normalerweise ausgeschaltete Nitridhalbleitereinrichtung erreicht. In einem Fall, in dem die Nitridhalbleitereinrichtung eingeschaltet wird, wird die Gate-Spannung zu einer Spannung erhöht, die gleich oder größer als die Gate-Schwellwertspannung ist. Ein Erhöhen der Gate-Spannung auf eine Spannung, die gleich oder höher als die Gate-Schwellwertspannung ist, verursacht, dass das Potenzial der Halbleiterschicht des p-Typs sich erhöht, was verursacht, dass sich die erste Verarmungsschicht von dem Heteroübergang zurückzieht. Dies verursacht, dass die Nitridhalbleitereinrichtung eingeschaltet wird. Ferner verursacht ein Erhöhen der Gate-Spannung, dass eine Spannung an die zweite Grenzfläche, deren Barriere größer ist, in solch einer Richtung angelegt wird, dass die Barriere vergrößert wird. Dies verursacht, dass sich eine Verarmungsschicht von der zweiten Grenzfläche zu einem Abschnitt der Halbleiterschicht des p-Typs ausdehnt, der um die zweite Grenzfläche lokalisiert ist. Diese Verarmungsschicht kann im Weiteren als eine dritte Verarmungsschicht bezeichnet werden. Auf der anderen Seite dehnt sich keine Verarmungsschicht von der ersten Grenzfläche, deren Barriere kleiner ist, aus. Jedoch erstreckt sich die dritte Verarmungsschicht, die sich von der zweiten Grenzfläche ausdehnt, zu einem Abschnitt der Halbleiterschicht des p-Typs, der nahe der ersten Grenzfläche lokalisiert ist. Weil sich die dritte Verarmungsschicht nicht nur in die Fläche um die zweite Grenzfläche ausdehnt, sondern auch in die Nähe der ersten Grenzfläche, kann ein Gate-Leckstrom (d.h., ein Strom, der von der Gate-Elektrode zu der Halbleiterschicht des p-Typs fließt) unterdrückt werden. In einem Fall, in dem die Nitridhalbleitereinrichtung ausgeschaltet wird, wird die Gate-Spannung zu einer Spannung erniedrigt, die niedriger als die Gate-Schwellwertspannung ist. Dies verursacht, dass ein Abschnitt der dritten Verarmungsschicht, der innerhalb der Halbleiterschicht des p-Typs lokalisiert ist, hin zu der zweiten Grenzfläche schrumpft. Weil die dritte Verarmungsschicht hin zu der zweiten Grenzfläche schrumpft, zieht sich die dritte Verarmungsschicht von der Nähe der ersten Grenzfläche zurück. Als ein Ergebnis ist die Halbleiterschicht des p-Typs mit der Gate-Elektrode über die erste Grenzfläche verbunden und das Potenzial der Halbleiterschicht des p-Typs fällt. D.h., das Potenzial der Halbleiterschicht des p-Typs beginnt in einem Zustand zu fallen, der früher ist als das Verschwinden der dritten Verarmungsschicht von der Halbleiterschicht des p-Typs. Das Fallen des Potenzials der Halbleiterschicht des p-Typs verursacht, dass sich die erste Verarmungsschicht von der Halbleiterschicht des p-Typs zu der zweiten Nitridhalbleiterschicht erstreckt. Wenn die erste Verarmungsschicht den Heteroübergang erreicht, wird die Nitridhalbleitereinrichtung ausgeschaltet. Dadurch verursacht diese Struktur, dass das Potenzial der Halbleiterschicht des p-Typs in einem früheren Zustand zu fallen beginnt, wenn die Nitridhalbleitereinrichtung ausgeschaltet wird. Deswegen hat die Nitridhalbleitereinrichtung eine hohe Reaktionsgeschwindigkeit, wenn sie ausgeschaltet wird. Wie oben beschrieben, macht es diese Struktur möglich, eine normalerweise ausgeschaltete Nitridhalbleitereinrichtung zu erzielen, die in der Lage ist, einen Gate-Leckstrom zu unterdrücken, und die eine hohe Reaktionsgeschwindigkeit hat, wenn sie ausgeschaltet wird.
  • Figurenliste
    • 1 ist eine Längsquerschnittsansicht eines HEMT 10 nach Ausführungsbeispiel 1;
    • 2 ist eine Aufsicht auf den HEMT 10 gemäß Ausführungsbeispiel 1 (aber unterlässt es, eine Gate-Elektrode 36 zu illustrieren und zeigt eine Anordnung der Grenzflächen 37a und 38a);
    • 3 ist eine vergrößerte Querschnittsansicht eines Gates und einer Fläche darum des HEMT 10 gemäß dem Ausführungsbeispiel 1;
    • 4 ist eine vergrößerte Querschnittsansicht des Gates und der Fläche darum des HEMT 10 gemäß dem Ausführungsbeispiel 1;
    • 5 ist eine vergrößerte Querschnittsansicht des Gates und der Fläche darum des HEMT 10 gemäß dem Ausführungsbeispiel 1;
    • 6 ist eine vergrößerte Querschnittsansicht eines Gates und einer Fläche darum eines HEMT gemäß einer ersten Modifikation;
    • 7 ist eine Aufsicht auf einen HEMT 10 gemäß einer zweiten Modifikation (aber unterlässt es, eine Gate-Elektrode 36 zu illustrieren und zeigt eine Anordnung der Grenzflächen 37a und 38a);
    • 8 ist eine Aufsicht auf den HEMT 10 gemäß einer dritten Modifikation (aber unterlässt es, eine Gate-Elektrode 36 zu illustrieren und zeigt eine Anordnung der Grenzflächen 37a und 38a);
    • 9 ist eine vergrößerte Querschnittsansicht eines Gates und einer Fläche darum eines HEMTs gemäß dem Ausführungsbeispiel 2;
    • 10 ist eine vergrößerte Querschnittsansicht des Gates und der Fläche darum des HEMTs gemäß dem Ausführungsbeispiel 2;
    • 11 ist eine vergrößerte Querschnittsansicht des Gates und der Fläche darum des HEMTs gemäß dem Ausführungsbeispiel 2;
    • 12 ist eine vergrößerte Querschnittsansicht eines Gates und einer Fläche darum eines HEMTs gemäß dem Ausführungsbeispiel 3;
    • 13 ist eine vergrößerte Querschnittsansicht eines Gates und einer Fläche darum eines HEMTs gemäß Ausführungsbeispiel 4;
    • 14 ist eine Längsquerschnittsansicht eines HEMTs gemäß einem Ausführungsbeispiel 5;
    • 15 ist eine vergrößerte Querschnittsansicht eines Gates und einer Fläche darum eines HEMTs gemäß Ausführungsbeispiel 6;
    • 16 ist eine vergrößerte Querschnittsansicht des Gates und der Fläche darum des HEMTs gemäß Ausführungsbeispiel 6; und
    • 17 ist eine vergrößerte Querschnittsansicht des Gates und der Fläche darum des HEMTs gemäß Ausführungsbeispiel 6.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsbeispiel 1
  • Ein HEMT 10 nach einem Ausführungsbeispiel, das in 1 gezeigt ist, enthält ein Mehrlagensubstrat 11. Das Mehrlagensubstrat 11 hat eine Struktur, in dem ein Basissubstrat 12, eine Pufferschicht 14, eine Elektrontransitschicht 16 und eine Elektronzuführschicht 18 gestapelt sind. Es soll bemerkt werden, dass eine Dickenrichtung des Mehrlagensubstrats 11 im Weiteren als eine „z-Richtung“ bezeichnet wird, dass eine Richtung (horizontale Richtung in 1), die senkrecht zu der z-Richtung ist, im Weiteren als eine „x-Richtung“ bezeichnet wird, und dass eine Richtung, die senkrecht zur x-Richtung und zur z-Richtung ist, im Weiteren als eine „y-Richtung“ bezeichnet wird.
  • Das Basissubstrat 12 ist aus Silizium gemacht. Alternativ kann das Basissubstrat 12 aus einem Material (wie z.B. Saphir, SiC, oder GaN) gemacht sein, das ein Kristallwachstum einer Nitridhalbleiterschicht auf einer vorderen Oberfläche des Basissubstrats 12 ermöglicht.
  • Die Pufferschicht 14 ist auf dem Basissubstrat 12 lokalisiert. Die Pufferschicht 14 ist aus GaN gemacht. Alternativ kann die Pufferschicht 14 aus einem Material wie z.B. AlGaN oder AIN gemacht sein.
  • Die Elektrontransitschicht 16 ist auf der Pufferschicht 14 lokalisiert. Die Elektrontransitschicht 16 ist aus GaN des i-Typs (d.h. undotiert) gemacht.
  • Die Elektronzuführschicht 18 ist auf der Elektrontransitschicht 16 lokalisiert. Die Elektronzuführschicht 18 ist aus InAlGaN des i-Typs gemacht. Genauer ist die Elektronzuführschicht 18 aus Inx1Aly1Ga1-x1-y1N (0≤x1≤1, 0<y1≤1, 0≤ 1-x1-y1≤1) gemacht. Eine Bandlücke der Elektronzuführschicht 18 ist größer als eine Bandlücke der Elektrontransitschicht 16. Ein Heteroübergang 18a ist an einer Grenzfläche zwischen der Elektronzuführschicht 18 (d.h. InAlGaN) und der Elektrontransitschicht 16 (d.h. GaN) bereitgestellt. Ein 2DEG (zweidimensionales Elektronengas) ist in einem Abschnitt der Elektrontransitschicht 16 bereitgestellt, die nahe dem Heteroübergang 18a lokalisiert ist.
  • Eine Source-Elektrode 30, eine Drain-Elektrode 32, eine Gate-Schicht 34 des p-Typs und eine Gate-Elektrode 36 sind auf dem Mehrlagensubstrat 11 bereitgestellt.
  • Die Source-Elektrode 30 ist auf der Elektronzuführschicht 18 lokalisert. Die Source-Elektrode 30 ist eine laminierte Elektrode aus Ti und Al. Ti ist in Kontakt mit der Elektronzuführschicht 18 und AI ist auf dem Ti gestapelt. Die Source-Elektrode 30 ist in ohmschem Kontakt mit der Elektronzuführschicht 18. Wie in 2 gezeigt, dehnt sich die Source-Elektrode 30 in der y-Richtung aus.
  • Wie in 1 gezeigt, ist die Drain-Elektrode 32 auf der Elektronzuführschicht 18 lokalisiert. Die Drain-Elektrode 32 ist an einer Position lokalisiert, die von der Source-Elektrode 30 in der x-Richtung beabstandet ist. Die Drain-Elektrode 32 ist eine laminierte Elektrode aus Ti und Al. Ti ist in Kontakt mit der Elektronzuführschicht 18 und Al ist auf dem Ti gestapelt. Die Drain-Elektrode 32 ist in ohmschem Kontakt mit der Elektronzuführschicht 18. Wie in 2 gezeigt, dehnt sich die Drain-Elektrode 32 in der y-Richtung aus.
  • Wie in 1 gezeigt, ist die Gate-Schicht 34 des p-Typs auf der Elektronzuführschicht 18 lokalisiert. Die Gate-Schicht 34 des p-Typs ist in Kontakt mit der Elektronzuführschicht 18. Die Gate-Schicht 34 des p-Typs ist zwischen der Source-Elektrode 30 und der Drain-Elektrode 32 lokalisiert. Genauer ist die Gate-Schicht 34 des p-Typs in einer Aufsicht auf eine vordere Oberfläche 11a des Mehrlagensubstrats 11 (d.h. eine vordere Oberfläche der Elektronzuführschicht 18) innerhalb einer Fläche zwischen der Source-Elektrode 30 und der Drain-Elektrode 32 lokalisiert, wie in 2 gezeigt. Die Gate-Schicht 34 des p-Typs dehnt sich in der y-Richtung aus. Die Gate-Schicht 34 des p-Typs ist aus GaN des p-Typs gemacht. Alternativ kann die Gate-Schicht 34 des p-Typs aus einem Halbleiter des p-Typs wie z.B. AlGaN des p-Typs gemacht sein.
  • Die Gate-Elektrode 36 ist auf der Gate-Schicht 34 des p-Typs lokalisiert. Die Gate-Elektrode 36 enthält einen Schottky-Elektrodenabschnitt 37 und einen ohmschen Elektrodenabschnitt 38.
  • Der ohmsche Elektrodenabschnitt 38 ist aus Pt, Pb oder einer Legierung davon oder Ähnlichem gemacht. Der ohmsche Elektrodenabschnitt 38 ist in Kontakt mit einer vorderen Oberfläche der Gate-Schicht 34 des p-Typs im Wesentlichen in einem zentralen Teil der Gate-Schicht 34 des p-Typs in einer Breitenrichtung (d.h. der x-Richtung). Der ohmsche Elektrodenabschnitt 38 ist in ohmschem Kontakt mit der Gate-Schicht 34 des p-Typs. Eine Grenzfläche zwischen dem ohmschen Elektrodenabschnitt 38 und der Gate-Schicht 34 des p-Typs wird im Weiteren als eine „ohmsche Grenzfläche 38a“ bezeichnet. Die ohmsche Grenzfläche 38a wird durch ein schraffiertes Gebiet in 2 angezeigt. Wie in 2 gezeigt, dehnt sich die ohmsche Grenzfläche 38 in der y-Richtung aus.
  • Der Schottky-Elektrodenabschnitt 37 ist aus Ni, W, Ti, Al, einer Legierung davon oder Ähnlichem gemacht. Der Schottky-Elektrodenabschnitt 37 bedeckt die Gate-Schicht 34 des p-Typs und den ohmschen Elektrodenabschnitt 38. Der Schottky-Elektrodenabschnitt 37 ist in Kontakt mit dem ohmschen Elektrodenabschnitt 38. Ferner ist der Schottky-Elektrodenabschnitt 37 ist in Schottky-Kontakt mit der vorderen Oberfläche der Gate-Schicht 34 des p-Typs in einer Fläche, an der der ohmsche Elektrodenabschnitt 38 nicht bereitgestellt ist. Grenzflächen zwischen dem Schottky-Elektrodenabschnitt 37 und der Gate-Schicht 34 des p-Typs werden als „Schottky-Grenzflächen 37a“ bezeichnet. Die Schottky-Grenzflächen 37a werden durch gepunktete Gebiete in 2 angezeigt. Wie in 2 gezeigt, sind solche Schottky-Grenzflächen 37a an beiden Seiten der ohmschen Grenzfläche 38a in der x-Richtung bereitgestellt. Jede dieser Schottky-Grenzflächen 37a ist der ohmschen Grenzfläche 38a benachbart. Jede dieser Schottky-Grenzflächen 37a dehnt sich in der y-Richtung aus.
  • Das Folgende beschreibt die Charakteristiken der ohmschen Grenzfläche 38a und der Schottky-Grenzflächen 37a. In einem Zustand, in dem eine Gate-Spannung 0 Volt ist, bildet jede der Schottky-Grenzflächen 37a eine Barriere mit Bezug auf Löcher, die sich in einer Richtung von der Gate-Schicht 34 des p-Typs zu der Gate-Elektrode 36 bewegen. Wenn ein Potenzial der Gate-Elektrode 36 niedriger als ein Potenzial der Gate-Schicht 34 des p-Typs wird, wird die Barriere von jeder der Schottky-Grenzflächen 37a kleiner. Wenn das Potenzial der Gate-Elektrode 36 um einen vorbestimmten Wert oder mehr niedriger als das Potenzial der Gate-Schicht 34 des p-Typs wird, wird die Barriere so klein, dass Löcher von der Gate-Schicht 34 des p-Typs hin zu der Gate-Elektrode 36 über die Schottky-Grenzflächen 37a fließen. Auf der anderen Seite ist solch eine Barriere der ohmschen Grenzfläche 38 extrem klein (beinahe 0). Deswegen fließen, wenn das Potenzial der Gate-Elektrode 36 niedriger als das Potenzial der Gate-Schicht 34 des p-Typs wird, Löcher aus der Gate-Schicht 34 des p-Typs hin zu der Gate-Elektrode über die ohmsche Grenzfläche 38a. D.h., in dem Zustand, in dem die Gate-Spannung 0 Volt ist, hat jede der Schottky-Grenzflächen 37a eine höhere Barriere mit Bezug auf die Löcher, die sich in einer Richtung von der Gate-Schicht 34 des p-Typs zu der Gate-Elektrode 36 bewegen, als sie die ohmsche Grenzfläche 38a hat.
  • Wenn das Potenzial der Gate-Elektrode größer als das Potenzial der Gate-Schicht 34 des p-Typs ist, dehnt sich eine Verarmungsschicht 42 von den oben erwähnten Schottky-Grenzflächen 37a mit hoher Barriere in die Gate-Schicht 34 des p-Typs aus, wie in 4 und 5 gezeigt. Auf der anderen Seite dehnt sich selbst, wenn das Potenzial der Gate-Elektrode 36 höher als das Potenzial der Gate-Schicht 34 des p-Typs ist, keine Verarmungsschicht von der oben erwähnten ohmschen Grenzfläche 38a mit niedriger Barriere zu der Gate-Schicht 34 des p-Typs aus.
  • Wie oben erwähnt, dehnt sich die Verarmungsschicht 42 von den Schottky-Grenzflächen 37a in die Gate-Schicht 34 des p-Typs aus, wenn das Potenzial der Gate-Elektrode 36 höher als das Potenzial der Gate-Schicht 34 des p-Typs ist. Zu diesem Zeitpunkt erfüllen eine Entfernung L (m), über die sich die Verarmungsschicht 42 ausdehnt (d.h. eine Entfernung L von jeder der Schottky-Grenzflächen 37a), eine dielektrische Konstante εs (Fm-1 ) der Gate-Schicht 34 des p-Typs, ein eingebautes Potenzial Vbi (V) der Schottky-Grenzflächen 37a, eine Gate-Spannung Vg (V), eine elektrische Elementarladung q (C) und eine Verunreinigungsdichte des p-Typs Na (m-3 ) in der Gate-Schicht 34 des p-Typs: L = 2 ε s ( V b i + V g ) q N a
    Figure DE102016111400B4_0001
  • Es soll bemerkt werden, dass die Gate-Spannung Vg ein Potenzial der Gate-Elektrode 36 mit Bezug auf die Source-Elektrode 30 ist. Wenn eine Gate-Schwellwertspannung Vgth als die Gate-Spannung Vg in der obigen Formel eingesetzt wird, erhält man eine Entfernung L2, über die sich die Verarmungsschicht erstreckt, während die Gate-Schwellwertspannung Vgth angelegt wird. D.h., die Entfernung L2 erfüllt die Formel: L 2 = 2 ε s ( V b i + V g t h ) q N a
    Figure DE102016111400B4_0002
  • Ferner zeigt 3 eine Breite W1, die die Breite der ohmschen Grenzfläche 38a in der x-Richtung angibt. In Ausführungsbeispiel 1 ist eine Hälfte W1/2 der Breite W1 kleiner als die oben erwähnte Entfernung L2. D.h., die gesamte ohmsche Grenzfläche 38a ist innerhalb eines Bereichs der Entfernung L2 von einer der Schottky-Grenzflächen 37a positioniert. Deswegen dehnt sich die Verarmungsschicht 42 über einen Abschnitt der Gate-Schicht 34 des p-Typs aus, der in Kontakt mit dem ohmschen Elektrodenabschnitt 38 ist, wenn eine Gate-Spannung, die gleich oder größer als die Gate-Schwellwertspannung Vgth ist, angelegt wird, wie in 4 gezeigt.
  • Das Folgende beschreibt einen Betrieb des HEMT 10. Während der HEMT 10 verwendet wird, wird eine solche Spannung zwischen der Source-Elektrode 30 und der Drain-Elektrode 32 angelegt, dass die Drain-Elektrode 32 positiv wird. Die Gate-Schwellwertspannung Vgth des HEMT 10 ist größer als 0 Volt. 3 zeigt einen Zustand, in dem eine Gate-Ausschaltspannung Vg0 (z.B. 0 Volt), die niedriger als die Gate-Schwellwertspannung Vgth ist, als die Gate-Spannung angelegt wird. In dem Zustand, in dem die Gate-Ausschaltspannung Vg0 angelegt wird, dehnt sich eine Verarmungsschicht 40 von der Gate-Schicht 34 des p-Typs zu einem Abschnitt der Elektronzuführschicht 18 aus, der unter der Gate-Schicht 34 des p-Typs lokalisiert ist. Ein unteres Ende der Verarmungsschicht 40 erreicht den Heteroübergang 18a. Aus diesem Grund ist in diesem Zustand kein 2DEG an einem Abschnitt des Heteroübergangs 18a bereitgestellt, der direkt unter der Gate-Schicht 34 des p-Typs lokalisiert ist. Die Verarmungsschicht 40 trennt ein 2DEG 100 in eine Seite der Source-Elektrode 30 und eine Seite der Drain-Elektrode 32. In diesem Zustand fließt kein Strom, selbst wenn eine Spannung zwischen der Source-Elektrode 30 und der Drain-Elektrode 32 angelegt ist. D.h., der HEMT 10 ist ausgeschaltet. Insoweit ist der HEMT 10 von einem normalerweise ausgeschalteten Typ. Es soll bemerkt werden, dass die Verarmungsschicht sich nicht in die Gate-Schicht 34 des p-Typs in dem Zustand ausdehnt, in dem die Gate-Ausschaltspannung Vg0 angelegt ist (d.h. die Verarmungsschicht ist in solch einem Ausmaß geschrumpft, dass das Vorhandensein der Verarmungsschicht ignoriert werden kann.
  • Das Folgende beschreibt einen Betrieb zum Einschalten des HEMT 10. Wenn der HEMT 10 eingeschaltet wird, wird die Gate-Spannung von der Gate-Ausschaltspannung Vg0 auf eine Gate-Einschaltspannung Vg1 (d.h. eine Spannung, die größer als die Gate-Schwellwertspannung Vgth ist) erhöht. Dann zieht sich, wie in 4 gezeigt, die Verarmungsschicht 40 hin zu der Gate-Schicht 34 des p-Typs zurück, und das 2DEG 100 wird an dem Abschnitt des Heteroübergangs 18a gebildet, der direkt unter der Gate-Schicht 34 des p-Typs lokalisiert ist. D.h., dies bringt einen Zustand mit sich, in dem das 2DEG 100 über den ganzen Heteroübergang 18 bereitgestellt ist. Dies ermöglicht es Elektronen, von der Source-Elektrode 30 zu der Drain-Elektrode 32 durch das 2DEG 100 zu fließen. D.h., der HEMT ist eingeschaltet.
  • Ferner verursacht ein Erhöhen der Gate-Spannung zu der Gate-Einschaltspannung Vg1, das eine umgekehrte Spannung (d.h., eine Spannung, die in solch eine Richtung angelegt ist, dass Löcher nicht fließen) an die Schottky-Grenzflächen 37a angelegt wird. Dies verursacht, dass sich die Verarmungsschicht 42 von den Schottky-Grenzflächen 37a in die Gate-Schicht 34 des p-Typs ausdehnt, wie in 4 gezeigt. Zu dieser Zeit ist die Entfernung L, über die sich die Verarmungsschicht 42 von jeder der Schottky-Grenzflächen 37a ausdehnt, größer als die oben erwähnte Entfernung L2. D.h., die Entfernung L, über die sich die Verarmungsschicht 42 ausdehnt, ist größer als die oben erwähnte Entfernung W1/2. Deswegen verarmt die Verarmungsschicht 42, die sich von den Schottky-Grenzflächen 37a ausdehnt, einen ganzen Abschnitt der Gate-Schicht 34 des p-Typs, die die ohmsche Grenzfläche 38a bildet. Dies verursacht, dass die Gate-Elektrode 36 elektrisch von einem nicht verarmten Abschnitt der Gate-Schicht 34 des p-Typs (d.h. einem Abschnitt der Gate-Schicht 34 des p-Typs, der unter der Verarmungsschicht 42 lokalisiert ist) durch die Verarmungsschicht 42 getrennt ist. Aus diesem Grund wird der Fluss eines Stromes zwischen der Gate-Elektrode 36 und einer anderen Elektrode (z.B. der Source-Elektrode 30 oder der Drain-Elektrode 32) durch die Gate-Schicht 34 des p-Typs unterdrückt, wenn die Gate-Einschaltspannung Vg1 angelegt wird. Dadurch wird ein Gate-Leckstrom unterdrückt.
  • Das Folgende beschreibt einen Betrieb zum Ausschalten des HEMT 10. Wenn der HEMT 10 ausgeschaltet wird, wird die Gate-Spannung von der Gate-Einschaltspannung Vg1 zu der Gate-Ausschaltspannung Vg0 verringert. Wie oben erwähnt ist in dem Zustand, in dem der HEMT 10 eingeschaltet ist, die Gate-Elektrode 36 elektrisch von der Gate-Schicht 34 des p-Typs durch die Verarmungsschicht 42 isoliert. Aus diesem Grund ist ein Potenzial des Abschnitts der Gate-Schicht 34 des p-Typs, der unter der Verarmungsschicht 42 lokalisiert ist, schwebend. Deswegen fällt selbst, wenn die Gate-Spannung zu der Gate-Ausschaltspannung Vg0 verringert wird, das Potenzial der Gate-Schicht 34 des p-Typs nicht sofort ab. Auf der anderen Seite wird, wenn die Gate-Spannung zu der Gate-Ausschaltspannung Vg0 verringert wird, die an die Schottky-Grenzflächen 37a angelegte Spannung (umgekehrte Spannung) kleiner, so dass die Verarmungsschicht 42 hin zu den Schottky-Grenzflächen 37a schrumpft. Wie in 5 gezeigt, ist die Verarmungsschicht 42 unter dem ohmschen Elektrodenabschnitt 38 in zwei Seiten getrennt, wenn die Verarmungsschicht 42 um eine gewisse Menge schrumpft, und die Gate-Elektrode 36 ist mit der Gate-Schicht 34 des p-Typs über die ohmsche Grenzfläche 38a verbunden. Dies verursacht, dass das Potenzial der Gate-Schicht 34 des p-Typs beginnt zu fallen. D.h., bevor die Verarmungsschicht 42 verschwindet, ist die Gate-Elektrode 36 mit der Gate-Schicht 34 des p-Typs verbunden, und das Potenzial der Gate-Schicht 34 des p-Typs beginnt zu fallen. Danach, wenn das Potenzial der Gate-Schicht 34 des p-Typs fällt, erstreckt sich die Verarmungsschicht 40 von der Gate-Schicht 34 des p-Typs zu dem Abschnitt der Elektronzuführschicht 18, der unter der Gate-Schicht 34 des p-Typs lokalisiert ist. Wenn das Potenzial der Gate-Schicht 34 des p-Typs auf ein vorbestimmtes Potenzial fällt, erreicht die Verarmungsschicht 40 den Heteroübergang 18a, wie in 3 gezeigt, so dass der HEMT 10 ausgeschaltet wird. Ferner verschwindet die Verarmungsschicht 42, wenn das Potenzial der Gate-Schicht 34 des p-Typs auf das vorbestimmte Potenzial fällt, wie in 3 gezeigt.
  • Wie oben beschrieben, ist die Gate-Elektrode 36 elektrisch durch die Verarmungsschicht 42 von dem Abschnitt der Gate-Schicht 34 des p-Typs getrennt, der unter der Verarmungsschicht 42 lokalisiert ist, wenn der HEMT 10 gemäß dem Ausführungsbeispiel 1 eingeschaltet ist. Dies verursacht, dass ein Gate-Leckstrom unterdrückt wird. Ferner schrumpft die Verarmungsschicht 42 hin zu den Schottky-Grenzflächen 37a, wenn der HEMT 10 gemäß dem Ausführungsbeispiel 1 ausgeschaltet wird; deswegen zieht sich die Verarmungsschicht 42 von dem unteren Teil des ohmschen Elektrodenabschnitts 38 in einem früheren Stadium zurück als das Verschwinden der ganzen Verarmungsschicht 42. Aus diesem Grund ist, wie in 5 gezeigt, in einem Stadium, in dem die relativ dicke Verarmungsschicht 42 in der Gate-Schicht 34 des p-Typs verbleibt, die Gate-Elektrode 36 elektrisch mit der Gate-Schicht 34 des p-Typs verbunden, und das Potenzial der Gate-Schicht 34 des p-Typs beginnt zu fallen. D.h., in diesem HEMT 10 beginnt das Potenzial der Gate-Schicht 34 des p-Typs zu einem früheren Zeitpunkt in dem HEMT 10 zu fallen, als es in einem herkömmlichen HEMT der Fall ist, der einen Gate-Leckstrom unterdrückt (z.B. dem HEMT der Japanischen Patenanmeldungsoffenlegung JP 2013-80 894 A ). Aus diesem Grund hat der HEMT 10 gemäß dem Ausführungsbeispiel 1 eine hohe Reaktionsgeschwindigkeit, wenn er ausgeschaltet wird. Dadurch ermöglicht es die Struktur des Ausführungsbeispiel 1, einen normalerweise ausgeschalteten HEMT bereitzustellen, der in der Lage ist, einen Gate-Leckstrom zu unterdrücken und der eine hohe Reaktionsgeschwindigkeit hat, wenn er ausgeschaltet wird.
  • In dem oben beschriebenen Ausführungsbeispiel 1 ist die ohmsche Grenzfläche 38 innerhalb eines Bereichs der Entfernung L2 von den Schottky-Grenzflächen 37a bereitgestellt. Aus diesem Grund ist die Gate-Elektrode 36 in einem Zustand, in dem die Gate-Spannung größer als die Gate-Schwellwertspannung Vgth ist, elektrisch von der Gate-Schicht 34 des p-Typs durch die Verarmungsschicht 42 isoliert, so dass ein Gate-Leckstrom sicher unterdrückt werden kann. Alternativ kann die ohmsche Grenzfläche 38a an einer Position, die von den Schottky-Grenzflächen 37a um eine Entfernung, die größer als die Entfernung L2 ist, beabstandet ist, bereitgestellt sein. Z.B. kann die ohmsche Grenzfläche 38 innerhalb eines Bereichs der Entfernung L1 (d.h., der Entfernung, die größer als die Entfernung L2 ist) von den Schottky-Grenzflächen 37a bereitgestellt sein, die die Formel erfüllt: L 1 = 2 ε s ( V b i + V g m ) q N a
    Figure DE102016111400B4_0003
  • Es soll bemerkt werden, dass die Spannung Vgm (V) eine bewertete Gate-Spannung des HEMT ist. Die bewertete Gate-Spannung ist der größte der Werte, die die Gate-Spannung des HEMT einnehmen kann, und ist ein Wert, der durch den Bereitsteller (Hersteller, Verkäufer oder Ähnlichem) des HEMT definiert wird. Mit solch einer Konfiguration ist die Gate-Elektrode 36 elektrisch von der Gate-Schicht 34 des p-Typs durch die Verarmungsschicht 42 isoliert, wenn die bewertete Gate-Spannung Vgm angelegt wird. Dies ermöglicht es, effektiver einen Gate-Leckstrom zu unterdrücken, wenn die bewertete Gate-Spannung angelegt wird. Alternativ kann die ohmsche Grenzfläche 38 an einer Position bereitgestellt werden, die von den Schottky-Grenzflächen 37a um eine Entfernung, die größer als die Entfernung L1 ist, beabstandet ist. In diesem Fall wird, wie in 6 gezeigt, selbst wenn die Gate-Spannung angelegt wird, die Verarmungsschicht 42 nicht in einem Teil des Gebiets unter dem ohmschen Elektrodenabschnitt 38 gebildet, und die Gate-Elektrode 36 ist mit der Gate-Schicht 34 des p-Typs über den Abschnitt verbunden, in dem die Verarmungsschicht 42 nicht bereitgestellt ist. Jedoch ermöglicht es selbst solch ein Aspekt, einen Gate-Leckstrom in einem gewissen Maße zu unterdrücken, weil die Breite des Abschnitts, über den die ohmsche Elektrode 38 mit der Gate-Schicht 34 des p-Typs verbunden ist, durch die Verarmungsschicht 42 klein gemacht wird.
  • In dem HEMT 10 gemäß Ausführungsbeispiel 1 erstrecken sich, wie in 2 gezeigt, die ohmsche Grenzfläche 38a und die Schottky-Grenzflächen 37a in der Form von Streifen in der y-Richtung. Alternativ können die ohmsche Grenzfläche 38a und die Schottky-Grenzflächen 37a in irgendeiner Weise auf der vorderen Oberfläche der Gate-Schicht 34 des p-Typs angebracht sein. Z.B. können sich ohmsche Grenzflächen 38a und Schottky-Grenzflächen 37a in der Form von Streifen in der x-Richtung erstrecken. Alternativ kann z.B., wie in 8 gezeigt, eine Vielzahl von ohmschen Grenzflächen 38a verteilt auf der vorderen Oberfläche der Gate-Schicht 34 des p-Typs angebracht sein.
  • Ausführungsbeispiel 2
  • In einem HEMT gemäß Ausführungsbeispiel 2, der in 9 gezeigt ist, enthält die Gate-Schicht 34 des p-Typs ein Gebiet 34a hoher Dichte und ein Gebiet 34b niedriger Dichte. Die anderen Komponenten des HEMT gemäß dem Ausführungsbeispiel 2 sind identisch zu denen des HEMTs gemäß dem Ausführungsbeispiel 1. Das Gebiet 34b niedriger Dichte hat eine niedrige Verunreinigungsdichte des p-Typs und das Gebiet 34a hoher Dichte hat eine Verunreinigungsdichte des p-Typs, die höher als die Verunreinigungsdichte des p-Typs des Gebiets 34b niedriger Dichte ist. Das Gebiet 34a hoher Dichte liegt an dem Zentrum der vorderen Oberfläche der Gate-Schicht 34 des p-Typs außen und ist in Kontakt mit dem ohmschen Elektrodenabschnitt 38 und dem Schottky-Elektrodenabschnitt 37. Das Gebiet 34b niedriger Dichte ist in Kontakt mit dem Schottky-Elektrodenabschnitt 37 an beiden Seiten des Gebiets 34a hoher Dichte. Ferner ist das Gebiet 34b niedriger Dichte in der ganzen Fläche der Gate-Schicht 34 des p-Typs auf einer Seite der Elektronzuführschicht 18 bereitgestellt. Das Gebiet 34b niedriger Dichte ist in Kontakt mit der Elektronzuführschicht 18. Das Gebiet 34a hoher Dichte ist nicht in Kontakt mit der Elektronzuführschicht 18.
  • In dem HEMT gemäß dem Ausführungsbeispiel 2 erstreckt sich in dem Zustand, in dem die Gate-Ausschaltspannung Vg0 als die Gate-Spannung angelegt ist, die Verarmungsschicht 40 zu dem Heteroübergang 18a, wie in 9 gezeigt. Deswegen ist der HEMT ausgeschaltet. Wenn die Gate-Einschaltspannung Vg1 als die Gate-Spannung angelegt wird, zieht sich die Verarmungsschicht 40 von dem Heteroübergang 18a zurück, wie in 10 gezeigt, so dass der HEMT eingeschaltet wird. Ferner erstreckt sich die Verarmungsschicht 42 von der Schottky-Grenzfläche 37a zu dem Gebiet 34b niedriger Dichte, wenn die Gate-Einschaltspannung Vg1 angelegt wird. Weil das Gebiet 34a hoher Dichte eine hohe Verunreinigungsdichte des p-Typs hat, erstreckt sich die Verarmungsschicht 42 kaum zu dem Gebiet 34a hoher Dichte. Wie in 10 gezeigt, ist, wenn die Gate-Einschaltspannung Vg1 angelegt wird, das ganze Gebiet, das das Gebiet 34a hoher Dichte umgibt, durch die Verarmungsschicht 42 bedeckt, die sich von der Schottky-Grenzfläche 37a in das Gebiet 34b niedriger Dichte erstreckt (d.h., das Gebiet 34a hoher Dichte ist innerhalb eines Bereichs der oben erwähnten Entfernung L1 von einer der Schottky-Grenzflächen 37a zwischen dem Gebiet 34b niedriger Dichte und der Gate-Schicht 34 des p-Typs bereitgestellt). Dies verursacht, dass die Gate-Elektrode 36 durch die Verarmungsschicht 42 von einem Abschnitt der Gate-Schicht 34 des p-Typs, der unter der Verarmungsschicht 42 lokalisiert ist, elektrisch isoliert ist. Deswegen unterdrückt auch der HEMT gemäß Ausführungsbeispiel 2 einen Gate-Leckstrom.
  • Wenn danach die Gate-Spannung zu der Gate-Ausschaltspannung Vg0 verringert wird, schrumpft die Verarmungsschicht 42 hin zu der Schottky-Grenzfläche 37a, wie in 11 gezeigt. Dies verursacht, dass die Verarmungsschicht 42 in zwei Seiten unter dem Gebiet 34a hoher Dichte getrennt wird. Dies verursacht, dass die Gate-Elektrode 36 elektrisch mit dem Gebiet 34b niedriger Dichte über das Gebiet 34a hoher Dichte verbunden wird. Weil die Gate-Elektrode 36 in Kontakt mit dem Gebiet 34a hoher Dichte ist, ist der Kontaktwiderstand zwischen der Gate-Elektrode 36 und der Gate-Schicht 34 des p-Typs klein. Aus diesem Grund fällt ein Potenzial des Gebiets 34b niedriger Dichte schnell zu der Gate-Ausschaltspannung Vg0, wenn die Gate-Elektrode 36 elektrisch mit dem Gebiet 34b niedriger Dichte verbunden wird. Dies verursacht, dass sich die Verarmungsschicht 40 von dem Gebiet 34b niedriger Dichte hin zu dem Heteroübergang 18a erstreckt, was verursacht, dass der HEMT ausgeschaltet wird. Dadurch ist in dem HEMT gemäß Ausführungsbeispiel 2 der Kontaktwiderstand zwischen der Gate-Elektrode 36 und der Gate-Schicht 34 des p-Typs durch das Gebiet 34a hoher Dichte verringert. Deswegen hat der HEMT eine höhere Reaktionsgeschwindigkeit, wenn er ausgeschaltet wird.
  • Ausführungsbeispiel 3
  • In einem HEMT gemäß Ausführungsbeispiel 3, der in 12 gezeigt ist, enthält die Gate-Schicht 34 des p-Typs ein Gebiet 34a hoher Dichte und ein Gebiet 34b niedriger Dichte, wie in dem HEMT gemäß Ausführungsbeispiel 2. In dem HEMT gemäß Ausführungsbeispiel 3 ist anders als in dem HEMT gemäß Ausführungsbeispiel 2 die Gate-Elektrode 36 aus einem einzelnen Metall (z.B. Pb, Ni, W, oder eine Legierung davon) gemacht. Die Gate-Elektrode 36 ist in Kontakt mit sowohl dem Gebiet 34a hoher Dichte als auch dem Gebiet 34b niedriger Dichte. Die anderen Komponenten des HEMT gemäß dem Ausführungsbeispiel 3 sind identisch zu denen des HEMTs 10 gemäß dem Ausführungsbeispiel 1.
  • In dem HEMT gemäß Ausführungsbeispiel 3 ist die ohmsche Grenzfläche 38a an einer Grenzfläche zwischen der Gate-Elektrode 36 und dem Gebiet 34a hoher Dichte bereitgestellt, und die Schottky-Grenzfläche 37a ist an einer Grenzfläche zwischen der Gate-Elektrode 36 und dem Gebiet 34b niedriger Dichte bereitgestellt. Dadurch, dass das Gebiet 34a hoher Dichte und das Gebiet 34b niedriger Dichte innerhalb eines Abschnitts der Gate-Schicht 34 des p-Typs bereitgestellt werden, der in Kontakt mit der Gate-Elektrode ist, können die ohmsche Grenzfläche 38a und die Schottky-Grenzfläche 37a mit Bezug auf die Gate-Elektrode 36 bereitgestellt werden, die aus einem einzelnen Metall gemacht ist. Auch die Struktur des Ausführungsbeispiels 3 macht es möglich, einen normalerweise ausgeschalteten HEMT bereitzustellen, der in der Lage ist, einen Gate-Leckstrom zu unterdrücken, und der eine hohe Reaktionsgeschwindigkeit hat, wenn er ausgeschaltet wird.
  • Ausführungsbeispiel 4
  • In einem HEMT gemäß Ausführungsbeispiel 4, der in 13 gezeigt ist, hat die Gate-Schicht 34 des p-Typs einen abgesenkten Abschnitt 34c, der in dem Zentrum der vorderen Oberfläche der Gate-Schicht 34 des p-Typs bereitgestellt ist, und in dem abgesenkten Abschnitt 34c ist der Schottky-Elektrodenabschnitt 37 eingebettet. Der Schottky-Elektrodenabschnitt 37 ist in Schottky-Kontakt mit der Gate-Schicht 34 des p-Typs an einer inneren Grenzfläche des abgesenkten Abschnitts 34c. Ferner ist der ohmsche Elektrodenabschnitt 38 auf der vorderen Oberfläche der Gate-Schicht 34 des p-Typs und der vorderen Oberfläche des Schottky-Elektrodenabschnitts 37 bereitgestellt. Der ohmsche Elektrodenabschnitt 38 ist in ohmschem Kontakt mit der Gate-Schicht 34 des p-Typs. Ferner ist der ohmsche Elektrodenabschnitt 38 in Kontakt mit dem Schottky-Elektrodenabschnitt 37.
  • In dem HEMT gemäß Ausführungsbeispiel 4 zieht sich die Verarmungsschicht 40 auch von dem Heteroübergang 18a zurück, so dass der HEMT eingeschaltet ist, wenn die Gate-Einschaltspannung Vg1 als die Gate-Spannung angelegt wird. Ferner erstreckt sich die Verarmungsschicht 42 von der Schottky-Grenzfläche 37a (d.h., der inneren Oberfläche des abgesenkten Abschnitts 34c) in die Gate-Schicht 34 des p-Typs, wenn die Gate-Einschaltspannung Vg1 angelegt wird. In dem HEMT gemäß dem Ausführungsbeispiel 4 hat die Schottky-Grenzfläche 37a eine weite Fläche, weil der Schottky-Elektrodenabschnitt 37 in der Gate-Schicht 34 des p-Typs eingebettet ist. Aus diesem Grund erstreckt sich die Verarmungsschicht 42 über eine weitere Fläche in der Gate-Schicht 34 des p-Typs. Die Gate-Elektrode 36 ist von dem Abschnitt der Gate-Schicht 34 des p-Typs, der unter der Verarmungsschicht 52 lokalisiert ist, durch die Verarmungsschicht 42 elektrisch isoliert. Aus diesem Grund wird ein Gate-Leckstrom unterdrückt. Wenn danach die Gate-Spannung zu der Gate-Ausschaltspannung Vg0 erniedrigt wird, schrumpft die Verarmungsschicht 42 hin zu der Schottky-Grenzfläche 37a. Wenn dies verursacht, dass die Verarmungsschicht 42 sich von dem unteren Teil der ohmschen Grenzfläche 38a zurückzieht, fällt das Potenzial der Gate-Schicht 34 des p-Typs, so dass der HEMT ausgeschaltet wird. Auch die Struktur des Ausführungsbeispiels 4 macht es möglich, einen normalerweise ausgeschalteten HEMT bereitzustellen, der in der Lage ist, einen Gate-Leckstrom zu unterdrücken, und der eine hohe Reaktionsgeschwindigkeit hat, wenn er ausgeschaltet wird.
  • Ausführungsbeispiel 5
  • Ein HEMT gemäß Ausführungsbeispiel 5, der in 14 gezeigt ist, ist ein HEMT des vertikalen Typs. Die Elektronzuführschicht 18, die Gate-Schicht 34 des p-Typs und die Gate-Elektrode 36 des HEMT gemäß dem Ausführungsbeispiel 5 sind auf die gleiche Weise wie die des Ausführungsbeispiels 1 konfiguriert.
  • Der HEMT gemäß Ausführungsbeispiel 5 enthält zwei Source-Elektroden 30, die auf der vorderen Oberfläche der Elektronzuführschicht 18 (d.h. auf der Oberfläche der Elektronzuführschicht 18, die der Elektrontransitschicht 16 gegenüber ist) lokalisiert sind. Ferner breitet sich die Elektrontransitschicht 16 zu einer hinteren Oberfläche des Mehrlagensubstrats 11 aus. Die Drain-Elektrode 32 ist auf der hinteren Oberfläche des Mehrlagensubstrats 11 (d.h., einer hinteren Oberfläche der Elektrontransitschicht 16) lokalisiert und steht in Kontakt mit der Elektrontransitschicht 16. Ferner ist ein Trenngebiet 50 des p-Typs innerhalb der Elektrontransitschicht 16 bereitgestellt. Das Trenngebiet 50 des p-Typs ist an einer mittleren Tiefe in der Elektrontransitschicht 16 lokalisiert, und ist außerhalb eines Kontakts mit der Elektronzuführschicht 18 und der Drain-Elektrode 32. Das Trenngebiet 50 des p-Typs trennt die Elektrontransitschicht 16 in obere und untere Teile. Das Trenngebiet 50 des p-Typs hat einen Abstandsabschnitt, in dem das Trenngebiet 50 des p-Typs nicht bereitgestellt ist, und in dem Abstandsabschnitt ist ein Verbindungsabschnitt 52 bereitgestellt. Der Verbindungsabschnitt 52 ist ein Teil der Elektrontransitschicht 16. Der Verbindungsabschnitt 52 verbindet einen Abschnitt der Elektrontransitschicht 16, der oberhalb der Trennschicht 50 des p-Typs lokalisiert ist, und einen Abschnitt der Elektrontransitschicht 16, der unterhalb des Trenngebiets 50 des p-Typs lokalisiert ist. Die Gate-Schicht 34 des p-Typs ist oberhalb des Verbindungsabschnitts 52 lokalisiert. Jede der Source-Elektroden 30 ist oberhalb der Trennschicht 50 des p-Typs lokalisiert.
  • In dem HEMT gemäß Ausführungsbeispiel 5 wird in einem Zustand, in dem die Gate-Ausschaltspannung Vg0 angelegt wird, ein Abschnitt des Heteroübergangs 18a, der oberhalb des Verbindungsabschnitts 52 lokalisiert ist, durch die Verarmungsschicht verarmt, die sich nach unten von der Gate-Schicht 34 des p-Typs ausdehnt. Aus diesem Grund ist der HEMT ausgeschaltet. Ein Erhöhen der Gate-Spannung von der Gate-Ausschaltspannung Vg0 zu der Gate-Einschaltspannung Vg1 verursacht, dass sich die Verarmungsschicht von dem Abschnitt des Heteroübergangs 18a, der oberhalb des Verbindungsabschnitts 52 lokalisiert ist, zurückzieht, was verursacht, dass ein 2DEG über den ganzen Heteroübergang 18a gebildet wird. Dies verursacht, dass Elektronen von den Source-Elektroden 30 hin zu der Drain-Elektrode 32 fließen, wie durch die Pfeile in 14 angezeigt. D.h., der HEMT ist eingeschaltet. Der HEMT gemäß Ausführungsbeispiel 5 hat auch dieselbe Gate-Struktur (d.h., die Struktur der Gate-Elektrode 36 und der Gate-Schicht 34 des p-Typs) wie das Ausführungsbeispiel 1. Deswegen macht es auch die Struktur des Ausführungsbeispiels 5 möglich, einen normalerweise ausgeschalteten HEMT bereitzustellen, der in der Lage ist, einen Gate-Leckstrom zu unterdrücken, und der eine hohe Reaktionsgeschwindigkeit hat, wenn er ausgeschaltet wird.
  • Es soll bemerkt werden, dass der HEMT des vertikalen Typs gemäß Ausführungsbeispiel 5 die Gate-Struktur der Ausführungsbeispiele 2 bis 4 anwenden kann.
  • Ferner ist es in dem HEMTs der Ausführungsbeispiele 2 bis 5 auch bevorzugt, dass die ohmsche Grenzfläche 38a in einem Bereich der Entfernung L1 von der Schottky-Grenzfläche 37a bereitgestellt ist, und es ist noch bevorzugter, dass die ohmsche Grenzfläche 38 in einem Bereich der Entfernung L2 von der Schottky-Grenzfläche 37a bereitgestellt ist.
  • Ferner können in dem HEMT der Ausführungsbeispiele 2 bis 5 auch die ohmsche Grenzfläche 38a und die Schottky-Grenzfläche 37a frei angeordnet werden. Z.B. kann eine Anordnung wie die, die in 2, 7 und 8 gezeigt sind, angewendet werden.
  • Ausführungsbeispiel 6
  • Ein HEMT gemäß dem Ausführungsbeispiel 6, der in 15 gezeigt ist, enthält Gate-Schichten 35 des n-Typs, die als ein Teil des Oberflächenschichtabschnitts der Gate-Schicht 34 des p-Typs bereitgestellt sind. Die Gate-Schicht 34 des p-Typs steht in Kontakt mit der Gate-Elektrode 36 in dem Zentrum der Gate-Schicht 34 des p-Typs in der x-Richtung. Solche Gate-Schichten 35 des n-Typs sind an beiden Seiten (beiden Seiten in der x-Richtung) einer Fläche bereitgestellt, in der die Gate-Schicht 34 des p-Typs in Kontakt mit der Gate-Elektrode 36 ist. Ein p-n-Übergang 35a ist an einer Grenzfläche zwischen der Gate-Schicht 34 des p-Typs und jeder der Gate-Schichten 35 des n-Typs bereitgestellt. Ferner sind die Gate-Schicht 34 des p-Typs und jede der Gate-Schichten 35 des n-Typs in ohmschem Kontakt mit der Gate-Elektrode 36.
  • In dem HEMT gemäß Ausführungsbeispiel 6 erstreckt sich in einem Zustand, in dem die Gate-Ausschaltspannung Vg0 als die Gate-Spannung angelegt ist, die Verarmungsschicht 40 zu dem Heteroübergang 80a, wie in 15 gezeigt. Deswegen ist der HEMT ausgeschaltet. Wenn die Gate-Einschaltspannung Vg1 als die Gate-Spannung angelegt wird, zieht sich die Verarmungsschicht 40 von dem Heteroübergang 18a zurück, wie in 16 gezeigt, so dass der HEMT eingeschaltet wird. Wenn die Gate-Einschaltspannung angelegt wird, erstreckt sich die Verarmungsschicht 42 ferner von dem p-n-Übergang 35a zu der Gate-Schicht 34 des p-Typs. Wie in 16 gezeigt, erstreckt sich die Verarmungsschicht 42, die sich von dem p-n-Übergang 35a erstreckt so, dass sie die ohmsche Grenzfläche 38a zwischen der Gate-Schicht 34 des p-Typs und der Gate-Elektrode 36 bedeckt. Dies verursacht, dass die Gate-Elektrode elektrisch durch die Verarmungsschicht 42 von dem Abschnitt der Gate-Schicht 34 des p-Typs isoliert wird, der unterhalb der Verarmungsschicht 42 lokalisiert ist. Deswegen unterdrückt auch der HEMT gemäß dem Ausführungsbeispiel 6 einen Gate-Leckstrom.
  • Wenn danach die Gate-Spannung zu der Gate-Ausschaltspannung Vg0 verringert wird, schrumpft die Verarmungsschicht 42 hin zu dem p-n-Übergang 35a, wie in 17 gezeigt. Dies verursacht, dass die Verarmungsschicht 42 in zwei Seiten unterhalb der ohmschen Grenzfläche 38a getrennt wird. Dies verursacht, dass die Gate-Elektrode mit der Gate-Schicht 34 des p-Typs verbunden wird. Deswegen fällt das Potenzial der Gate-Schicht 34 des p-Typs schnell zu der Gate-Ausschaltspannung Vg0. Dies verursacht, dass sich die Verarmungsschicht 40 von der Gate-Schicht 34 des p-Typs hin zu dem Heteroübergang 18a erstreckt, wodurch verursacht wird, dass der HEMT ausgeschaltet wird. Deswegen macht es auch die Struktur des Ausführungsbeispiels 6 möglich, einen normalerweise ausgeschalteten HEMT bereitzustellen, der in der Lage ist, einen Gate-Leckstrom zu unterdrücken, und der eine hohe Reaktionsgeschwindigkeit hat, wenn er ausgeschaltet wird.
  • Es soll bemerkt werden, dass die Gate-Struktur des Ausführungsbeispiels 6 auf einen HEMT des vertikalen Typs angewendet werden kann. Ferner können in dem Ausführungsbeispiel 6 der p-n-Übergang 35a und die ohmsche Grenzfläche 38a frei angeordnet werden. Z.B. kann eine Anordnung wie die, die in 2, 7 und 8 gezeigt sind, angewendet werden.
  • Beziehungen zwischen den Komponenten der oben beschriebenen Ausführungsbeispiele und den Komponenten der Patentansprüche werden beschrieben. Die Elektrontransitschicht 16 der Ausführungsbeispiele 1 bis 6 ist ein Beispiel der beanspruchten ersten Nitridhalbleiterschicht. Die Elektronzuführschicht 18 der Ausführungsbeispiele 1 bis 6 ist ein Beispiel der beanspruchten zweiten Nitridhalbleiterschicht. Die Gate-Schicht 34 des p-Typs der Ausführungsbeispiele 1 bis 6 ist ein Beispiel der beanspruchten Halbleiterschicht des p-Typs. Die ohmsche Grenzfläche 38a der Ausführungsbeispiele 1 bis 6 ist ein Beispiel der beanspruchten ersten Grenzfläche. Die Schottky-Grenzfläche 37a der Ausführungsbeispiele 1 bis 5 ist ein Beispiel der beanspruchten zweiten Grenzfläche. Der p-n-Übergang 35a des Ausführungsbeispiels 6 ist ein Beispiel der beanspruchten zweiten Grenzfläche.
  • Hierin offenbarte technische Elemente sind im Weiteren aufgezählt. Es soll bemerkt werden, dass die folgenden technischen Elemente jeweils unabhängig nützlich sind.
  • In einer hierin offenbarten Nitridhalbleitereinrichtung kann als ein Beispiel die Gate-Elektrode in ohmschem Kontakt mit der Halbleiterschicht des p-Typs an der ersten Grenzfläche sein, und die Gate-Elektrode kann in Schottky-Kontakt mit der Halbleiterschicht des p-Typs an der zweiten Grenzfläche sein.
  • Mit dieser Konfiguration dehnt sich eine Verarmungsschicht von der zweiten Grenzfläche (Schottky-Grenzfläche) zu der Halbleiterschicht des p-Typs aus, wenn die Gate-Spannung hoch ist, so dass ein Gate-Leckstrom unterdrückt wird. Wenn ferner die Gate-Spannung verringert wird, wird die Gate-Elektrode elektrisch mit der Halbleiterschicht des p-Typs über die erste Grenzfläche (ohmsche Grenzfläche) verbunden, so dass ein Potenzial der Halbleiterschicht des p-Typs schnell abfällt. Deswegen hat die Nitridhalbleitereinrichtung eine hohe Reaktionsgeschwindigkeit, wenn sie ausgeschaltet wird.
  • In einer Nitridhalbleitereinrichtung, die hierin als ein Beispiel offenbart ist, können die erste Grenzfläche und die zweite Grenzfläche zueinander benachbart sein.
  • Diese Konfiguration macht es für die Verarmungsschicht, die sich von der zweiten Grenzfläche aus erstreckt, einfach, sich zu einer hinteren Seite der ersten Grenzfläche zu erstrecken. Dies macht es möglich, effektiv einen Gate-Leckstrom zu unterdrücken.
  • In einer hierin als einem Beispiel offenbarten Nitridhalbleitereinrichtung kann die erste Grenzfläche innerhalb eines Bereichs einer Entfernung L1 (m) von der zweiten Grenzfläche bereitgestellt sein. Die Entfernung L1, eine dielektrische Konstante εS (Fm-1) der Halbleiterschicht des p-Typs, ein eingebautes Potenzial Vbi (V) zu der zweiten Grenzfläche, eine maximale bewertete Gate-Spannung Vgm (V), eine elektrische Elementarladung q (C) und eine Verunreinigungsdichte des p-Typs Na (m-3) in der Halbleiterschicht des p-Typs erfüllt die Formel: L 1 = 2 ε s ( V b i + V g m ) q N a
    Figure DE102016111400B4_0004
  • Die maximale bewertete Gate-Spannung bedeutet eine Maximalspannung, die für die Nitridhalbleitereinrichtung als eine Gate-Spannung verfügbar ist und wird durch den Lieferanten wie z.B. einen Hersteller oder einen Verkäufer der Nitridhalbleitereinrichtung festgelegt. Eine maximale bewertete Gate-Spannung für eine allgemeine Nitridhalbleitereinrichtung ist 5 bis 25 V.
  • Mit dieser Konfiguration verarmt die Verarmungsschicht, die sich von der zweiten Grenzfläche her ausdehnt, die ganze Fläche der hinteren Seite der ersten Grenzfläche, wenn die maximale bewertete Gate-Spannung angelegt wird. Dies ermöglicht es, effektiv einen Gate-Leckstrom zu unterdrücken.
  • In einer Nitridhalbleitereinrichtung, die hierin als ein Beispiel offenbart ist, kann die erste Grenzfläche innerhalb eines Bereichs einer Entfernung L2 (m) von der zweiten Grenzfläche bereitgestellt sein. Die Entfernung L2, die dielektrische Konstante εS , das eingebaute Potenzial Vbi, die elektrische Elementarladung q, die Verunreinigungsdichte Na des p-Typs und eine Gate-Schwellwertspannung Vgth (V) erfüllen die Formel: L 2 = 2 ε s ( V b i + V g t h ) q N a
    Figure DE102016111400B4_0005
  • Die Gate-Schwellwertspannung bedeutet eine minimale Gate-Spannung, die nötig ist, um die Nitridhalbleitereinrichtung einzuschalten. Eine Gate-Schwellwertspannung für eine allgemeine Nitridhalbleitereinrichtung ist 2 bis 4 Volt.
  • Mit dieser Konfiguration verarmt die Verarmungsschicht, die sich von der zweiten Grenzfläche ausdehnt, die ganze Fläche der hinteren Seite der ersten Grenzfläche, wenn eine Gate-Spannung angelegt wird, die gleich oder größer als die Gate-Schwellwertspannung ist. Dies ermöglicht es, effektiver einen Gate-Leckstrom zu unterdrücken.
  • In einer hierin als ein Beispiel offenbarten Nitridhalbleitereinrichtung kann die Gate-Elektrode einen eingebetteten Abschnitt enthalten, der in der Halbleiterschicht des p-Typs eingebettet ist. Die zweite Grenzfläche kann an einer Grenzfläche zwischen dem eingebetteten Abschnitt und der Halbleiterschicht des p-Typs bereitgestellt sein.
  • Diese Konfiguration ermöglicht es, die Fläche der zweiten Grenzfläche größer zu machen. Dies ermöglicht es, dass sich die Verarmungsschicht über eine größere Fläche in der Halbleiterschicht des p-Typs erstreckt.
  • In einer hierin als ein Beispiel offenbarten Nitridhalbleitereinrichtung kann die Halbleiterschicht des p-Typs ein Gebiet niedriger Dichte und ein Gebiet hoher Dichte mit einer Verunreinigungsdichte des p-Typs, die höher als eine Verunreinigungsdichte des p-Typs des Gebiets niedriger Dichte ist, aufweisen. Die Gate-Elektrode kann in Kontakt mit dem Gebiet niedriger Dichte und dem Gebiet hoher Dichte sein. Die erste Grenzfläche kann an einer Grenzfläche zwischen dem Gebiet hoher Dichte und der Gate-Elektrode sein. Die zweite Grenzfläche kann an einer Grenzfläche zwischen dem Gebiet niedriger Dichte und der Gate-Elektrode sein.
  • Diese Konfiguration ermöglicht es, den Kontaktwiderstand zwischen der Gate-Elektrode und der Halbleiterschicht des p-Typs an der ersten Grenzfläche zu reduzieren. Dies ermöglicht es, dass die Nitridhalbleitereinrichtung eine höhere Reaktionsgeschwindigkeit hat, wenn sie ausgeschaltet wird.
  • In der Nitridhalbleitereinrichtung mit dem Gebiet niedriger Dichte und dem Gebiet hoher Dichte kann ein Abschnitt der Gate-Elektrode, der in Kontakt mit der Halbleiterschicht des p-Typs über die erste Grenzfläche ist, und ein Abschnitt der Gate-Elektrode, der in Kontakt mit der Halbleiterschicht des p-Typs über die zweite Grenzfläche ist, aus einem gemeinsamen Metall gemacht sein.
  • Indem ein Unterschied in der Verunreinigungsdichte des p-Typs der Halbleiterschicht des p-Typs gemacht wird, ist es möglich, eine Schottky-Grenzfläche und eine ohmsche Grenzfläche mit Bezug auf das gemeinsame Metall bereitzustellen.
  • In einer hierin als einem Beispiel offenbarten Nitridhalbleitereinrichtung kann die Nitridhalbleitereinrichtung ferner eine Halbleiterschicht des n-Typs aufweisen, die in Kontakt mit der Halbleiterschicht des p-Typs ist und von der zweiten Nitridhalbleiterschicht durch die Halbleiterschicht des p-Typs getrennt ist. Die Gate-Elektrode kann in Kontakt mit der Halbleiterschicht des p-Typs und der Halbleiterschicht des n-Typs sein. Die erste Grenzfläche kann an einer Grenzfläche zwischen der Gate-Elektrode und der Halbleiterschicht des p-Typs bereitgestellt sein. Die zweite Grenzfläche kann an einer Grenzfläche zwischen der Halbleiterschicht des n-Typs und der Halbleiterschicht des p-Typs bereitgestellt sein.
  • Mit dieser Konfiguration dehnt sich eine Verarmungsschicht von der zweiten Grenzfläche (p-n-Übergang) zu der Halbleiterschicht des p-Typs aus, wenn die Gate-Spannung hoch ist, so dass ein Gate-Leckstrom unterdrückt wird. Ferner ist, wenn die Gate-Spannung erniedrigt wird, die Gate-Elektrode elektrisch mit der Halbleiterschicht des p-Typs über die erste Grenzfläche verbunden, so dass ein Potenzial der Halbleiterschicht des p-Typs schnell abfällt. Deswegen hat die Nitridhalbleitereinrichtung eine hohe Reaktionsgeschwindigkeit, wenn sie ausgeschaltet wird.
  • In einer hierin als einem Beispiel offenbarten Nitridhalbleitereinrichtung kann die Nitridhalbleitereinrichtung ferner aufweisen: Eine Source-Elektrode, die auf der zweiten Nitridhalbleiterschicht lokalisiert ist, und eine Drain-Elektrode, die auf der zweiten Nitridhalbleiterschicht lokalisiert ist. Die Halbleiterschicht des p-Typs kann zwischen der Source-Elektrode und der Drain-Elektrode lokalisiert sein.
  • Diese Konfiguration ermöglicht es, eine Nitridhalbleitereinrichtung des horizontalen Typs zu erreichen.
  • In einer hierin als einem Beispiel offenbarten Nitridhalbleitereinrichtung kann die Nitridhalbleitereinrichtung ferner aufweisen: Eine Source-Elektrode, die auf einer vorderen Oberfläche der zweiten Nitridhalbleiterschicht lokalisiert ist, eine Drain-Elektrode, die auf einer hinteren Oberfläche der ersten Nitridhalbleiterschicht lokalisiert ist, und ein Trennungsgebiet des p-Typs, das innerhalb der ersten Nitridhalbleiterschicht lokalisiert ist. Die erste Nitridhalbleiterschicht kann aufweisen: Einen ersten Abschnitt, der an einer vorderen Oberflächenseite des Trennungsgebiets des p-Typs lokalisiert ist; einen zweiten Abschnitt, der auf einer hinteren Oberflächenseite des Trennungsgebiets des p-Typs lokalisiert ist; und einen Verbindungsabschnitt, der den ersten Abschnitt und den zweiten Abschnitt verbindet. Die Source-Elektrode kann an einer Position auf der vorderen Oberflächenseite des Trennungsgebiets des p-Typs lokalisiert sein. Die Halbleiterschicht des p-Typs kann an einer Position auf der vorderen Oberflächenseite des Verbindungsabschnitts lokalisiert sein.
  • Diese Konfiguration ermöglicht es, eine Nitridhalbleitereinrichtung des vertikalen Typs zu erreichen.

Claims (10)

  1. Nitridhalbleitereinrichtung mit: einer ersten Nitridhalbleiterschicht (16); einer zweiten Nitridhalbleiterschicht (18), die auf der ersten Nitridhalbleiterschicht (16) lokalisiert ist und eine Bandlücke hat, die größer als eine Bandlücke der ersten Nitridhalbleiterschicht (16) ist; eine Halbleiterschicht (34) des p-Typs, die auf der zweiten Nitridhalbleiterschicht (18) lokalisiert ist; und eine Gate-Elektrode (36), die auf der Halbleiterschicht (34) des p-Typs lokalisiert ist, wobei eine erste Grenzfläche (38a) und eine zweite Grenzfläche (37a, 35a) parallel zwischen der Gate-Elektrode (36) und der Halbleiterschicht (34) des p-Typs lokalisiert sind, die erste Grenzfläche (38a) eine erste Barriere mit Bezug auf Löcher hat, die sich in einer Richtung von der Halbleiterschicht (34) des p-Typs zu der Gate-Elektrode (36) bewegen, die zweite Grenzfläche (37a, 35a) eine zweite Barriere mit Bezug auf die Löcher, die sich in einer Richtung von der Halbleiterschicht (34) des p-Typs zu der Gate-Elektrode (36) bewegen, und die zweite Barriere höher als die erste Barriere ist, die Gate-Elektrode (36) in ohmschem Kontakt mit der Halbleiterschicht (34) des p-Typs an der ersten Grenzfläche (38a) ist, und die Gate-Elektrode (36) in Schottky-Kontakt mit der Halbleiterschicht (34) des p-Typs an der zweiten Grenzfläche (37a) ist.
  2. Nitridhalbleitereinrichtung nach Anspruch 1, wobei die erste Grenzfläche (38a) und die zweite Grenzfläche (37a, 35a) benachbart zueinander sind.
  3. Nitridhalbleitereinrichtung nach Anspruch 2, wobei die erste Grenzfläche (38a) in einem Bereich einer Entfernung L1 (m) von der zweiten Grenzfläche (37a, 35a) bereitgestellt ist, die Entfernung L1, eine dielektrische Konstante εS (Fm-1) der Halbleiterschicht (34) des p-Typs, ein eingebautes Potenzial Vbi (V) der zweiten Grenzfläche (37a, 35a), eine maximale bewertete Gate-Spannung Vgm (V), eine elektrische Elementarladung q (C) und eine Verunreinigungsdichte des p-Typs Na (m-3) in der Halbleiterschicht (34) des p-Typs die folgende Formel erfüllen: L 1 = 2 ε s ( V b i + V g m ) q N a
    Figure DE102016111400B4_0006
  4. Nitridhalbleitereinrichtung nach Anspruch 3, wobei die erste Grenzfläche (38a) innerhalb eines Bereichs einer Entfernung L2 (m) von der zweiten Grenzfläche (37a, 35a) bereitgestellt ist, die Entfernung L2, die dielektrische Konstante εS, das eingebaute Potenzial Vbi, die elektrische Elementarladung q, die Verunreinigungsdichte des p-Typs Na und eine Gate-Schwellwertspannung Vgth (V) die Formel erfüllen: L 2 = 2 ε s ( V b i + V g t h ) q N a
    Figure DE102016111400B4_0007
  5. Nitridhalbleitereinrichtung nach einem der Ansprüche 1 bis 4, wobei die Gate-Elektrode (36) einen eingebetteten Abschnitt enthält, der in der Halbleiterschicht (34) des p-Typs eingebettet ist, und die zweite Grenzfläche (37a) an einer Grenzfläche zwischen dem eingebetteten Abschnitt und der Halbleiterschicht des p-Typs (34) bereitgestellt ist.
  6. Nitridhalbleitereinrichtung nach einem der Ansprüche 1 bis 5, wobei die Halbleiterschicht (34) des p-Typs ein Gebiet (34b) niedriger Dichte und ein Gebiet (34a) hoher Dichte mit einer Verunreinigungsdichte des p-Typs, die höher als eine Verunreinigungsdichte des p-Typs des Gebiets (34b) niedriger Dichte ist, aufweist, die Gate-Elektrode (36) in Kontakt mit dem Gebiet (34b) niedriger Dichte und dem Gebiet (34a) hoher Dichte steht, die erste Grenzfläche (38a) an einer Grenzfläche zwischen dem Gebiet (34a) hoher Dichte und der Gate-Elektrode (36) bereitgestellt ist, und die zweite Grenzfläche (37a, 35a) an einer Grenzfläche zwischen dem Gebiet (34b) niedriger Dichte und der Gate-Elektrode (36) bereitgestellt ist.
  7. Nitridhalbleitereinrichtung nach Anspruch 6, wobei ein Abschnitt der Gate-Elektrode (36), der in Kontakt mit der Halbleiterschicht (34) des p-Typs über die erste Grenzfläche (38a) ist, und ein Abschnitt der Gate-Elektrode (36), der in Kontakt mit der Halbleiterschicht (34) des p-Typs über die zweite Grenzfläche (37a, 35a) ist, aus einem gemeinsamen Metall gemacht sind.
  8. Nitridhalbleitereinrichtung mit: einer ersten Nitridhalbleiterschicht (16); einer zweiten Nitridhalbleiterschicht (18), die auf der ersten Nitridhalbleiterschicht (16) lokalisiert ist und eine Bandlücke hat, die größer als eine Bandlücke der ersten Nitridhalbleiterschicht (16) ist; einer Halbleiterschicht (34) des p-Typs, die auf der zweiten Nitridhalbleiterschicht (18) lokalisiert ist; einer Halbleiterschicht (35) des n-Typs, die in Kontakt mit der Halbleiterschicht (34) des p-Typs ist und von der zweiten Nitridhalbleiterschicht (18) durch die Halbleiterschicht (34) des p-Typs getrennt ist; und einer Gate-Elektrode (36), die auf der Halbleiterschicht (34) des p-Typs lokalisiert ist, wobei eine erste Grenzfläche (38a) und eine zweite Grenzfläche (35a) parallel zwischen der Gate-Elektrode (36) und der Halbleiterschicht (34) des p-Typs lokalisiert sind, die erste Grenzfläche (38a) eine erste Barriere mit Bezug auf Löcher hat, die sich in einer Richtung von der Halbleiterschicht (34) des p-Typs zu der Gate-Elektrode (36) bewegen, die zweite Grenzfläche (37a, 35a) eine zweite Barriere mit Bezug auf die Löcher hat, die sich in einer Richtung von der Halbleiterschicht (34) des p-Typs zu der Gate-Elektrode (36) bewegen, die zweite Barriere höher als die erste Barriere ist, die Gate-Elektrode (36) in Kontakt mit der Halbleiterschicht (34) des p-Typs und der Halbleiterschicht (35) des n-Typs ist, die erste Grenzfläche (38a) an einer Grenzfläche zwischen der Gate-Elektrode (36) und der Halbleiterschicht (34) des p-Typs bereitgestellt ist; die zweite Grenzfläche (35a) an einer Grenzfläche zwischen der Halbleiterschicht (35) des n-Typs und der Halbleiterschicht (34) des p-Typs bereitgestellt ist; und die Gate-Elektrode (36) in ohmschem Kontakt mit der Halbleiterschicht (34) des p-Typs an der ersten Grenzfläche (38a) ist.
  9. Nitridhalbleitereinrichtung nach einem der Ansprüche 1 bis 8, ferner mit: einer Source-Elektrode (30), die auf der zweiten Nitridhalbleiterschicht (18) lokalisiert ist, und einer Drain-Elektrode (32), die auf der zweiten Nitridhalbleiterschicht (18) lokalisiert ist, wobei die Halbleiterschicht (34) des p-Typs zwischen der Source-Elektrode (30) und der Drain-Elektrode (32) lokalisiert ist.
  10. Nitridhalbleitereinrichtung nach einem der Ansprüche 1 bis 8, ferner mit: einer Source-Elektrode (30), die an einer vorderen Oberfläche der zweiten Nitridhalbleiterschicht (18) lokalisiert ist, einer Drain-Elektrode (32), die an einer hinteren Oberfläche der ersten Nitridhalbleiterschicht (16) lokalisiert ist, und einem Trenngebiet (50) des p-Typs, das innerhalb der ersten Nitridhalbleiterschicht (16) lokalisiert ist, wobei die erste Nitridhalbleiterschicht (16) aufweist: einen ersten Abschnitt, der auf einer vorderen Oberflächenseite des Trenngebiets (50) des p-Typs lokalisiert ist; einen zweiten Abschnitt, der auf einer hinteren Oberflächenseite des Trenngebiets (50) des p-Typs lokalisiert ist; und einen Verbindungsabschnitt (52), der den ersten Abschnitt und den zweiten Abschnitt verbindet, wobei die Source-Elektrode (30) an einer Position auf der vorderen Oberflächenseite des Trenngebiets (50) des p-Typs lokalisiert ist, und die Halbleiterschicht (34) des p-Typs an einer Position an der vorderen Oberflächenseite des Verbindungsabschnitts (52) lokalisiert ist.
DE102016111400.6A 2015-06-26 2016-06-22 Nitridhalbleitereinrichtung Active DE102016111400B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-129137 2015-06-26
JP2015129137A JP6222174B2 (ja) 2015-06-26 2015-06-26 窒化物半導体装置

Publications (2)

Publication Number Publication Date
DE102016111400A1 DE102016111400A1 (de) 2016-12-29
DE102016111400B4 true DE102016111400B4 (de) 2019-10-02

Family

ID=57537499

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111400.6A Active DE102016111400B4 (de) 2015-06-26 2016-06-22 Nitridhalbleitereinrichtung

Country Status (6)

Country Link
US (1) US10186591B2 (de)
JP (1) JP6222174B2 (de)
KR (1) KR101850604B1 (de)
CN (1) CN106298907B (de)
DE (1) DE102016111400B4 (de)
TW (1) TWI591821B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
JP6848746B2 (ja) * 2017-07-24 2021-03-24 株式会社豊田中央研究所 半導体装置
DE102017215296A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
WO2020215322A1 (zh) * 2019-04-26 2020-10-29 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN110299407A (zh) * 2019-06-29 2019-10-01 厦门市三安集成电路有限公司 功率器件及其制备方法
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
JP7411790B2 (ja) 2020-04-20 2024-01-11 華為技術有限公司 窒化ガリウムデバイス及びその駆動回路
WO2021215336A1 (ja) * 2020-04-23 2021-10-28 ローム株式会社 窒化物半導体装置
KR20210131793A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN114078957A (zh) * 2020-08-10 2022-02-22 华为技术有限公司 一种混合栅场效应管及制备方法、开关电路
CN112331720B (zh) * 2020-11-07 2022-12-09 东南大学 一种具有高阈值稳定性型氮化镓功率半导体器件
WO2022194368A1 (en) * 2021-03-17 2022-09-22 Huawei Technologies Co., Ltd. A field effect transistor device
CN114902423A (zh) * 2021-03-17 2022-08-12 华为技术有限公司 场效应晶体管器件
CN115312600A (zh) * 2022-07-11 2022-11-08 成都功成半导体有限公司 一种凹陷式Fin-MOSFET栅结构HEMT及制作方法
CN116666438B (zh) * 2023-07-31 2023-12-22 江苏能华微电子科技发展有限公司 一种栅极漏电可调控的GaN功率器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011000911A1 (de) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitridhalbleiterbauelement
JP2013080894A (ja) 2011-09-30 2013-05-02 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5147197B2 (ja) 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
JP5414019B2 (ja) * 2008-04-01 2014-02-12 独立行政法人産業技術総合研究所 バリアハイト制御をしたダイヤモンド電子デバイス
JP2010171287A (ja) * 2009-01-26 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
US9101643B2 (en) 2009-11-03 2015-08-11 Alnylam Pharmaceuticals, Inc. Lipid formulated compositions and methods for inhibiting expression of transthyretin (TTR)
KR20120120826A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP6056435B2 (ja) 2012-12-07 2017-01-11 ソニー株式会社 半導体装置
TW201513341A (zh) 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011000911A1 (de) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitridhalbleiterbauelement
JP2013080894A (ja) 2011-09-30 2013-05-02 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Also Published As

Publication number Publication date
TWI591821B (zh) 2017-07-11
KR20170001612A (ko) 2017-01-04
DE102016111400A1 (de) 2016-12-29
CN106298907B (zh) 2019-07-09
US10186591B2 (en) 2019-01-22
JP2017017071A (ja) 2017-01-19
TW201703253A (zh) 2017-01-16
US20160380091A1 (en) 2016-12-29
KR101850604B1 (ko) 2018-04-19
CN106298907A (zh) 2017-01-04
JP6222174B2 (ja) 2017-11-01

Similar Documents

Publication Publication Date Title
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE112014005981B4 (de) Halbleitereinrichtung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009028555B4 (de) Transistor
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
AT505582A2 (de) Leistungsvorrichtung mit verbessertem randabschluss
DE102016112019A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102009042711A1 (de) Halbleiterbauelement mit Kanalstoppgraben und verfahren
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102010060138A1 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102017221950B4 (de) Halbleitervorrichtung
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102016112020B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102014118834A1 (de) Halbleiterbauelement und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R020 Patent grant now final
R084 Declaration of willingness to licence