DE102015100387A1 - Gruppe-III-Nitrid-Basierter Anreicherungstransistor - Google Patents

Gruppe-III-Nitrid-Basierter Anreicherungstransistor Download PDF

Info

Publication number
DE102015100387A1
DE102015100387A1 DE102015100387.2A DE102015100387A DE102015100387A1 DE 102015100387 A1 DE102015100387 A1 DE 102015100387A1 DE 102015100387 A DE102015100387 A DE 102015100387A DE 102015100387 A1 DE102015100387 A1 DE 102015100387A1
Authority
DE
Germany
Prior art keywords
group iii
iii nitride
layer
enhancement transistor
based enhancement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015100387.2A
Other languages
English (en)
Inventor
Oliver Haeberlen
Clemens Ostemaier
Gerhard Prechtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015100387A1 publication Critical patent/DE102015100387A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein Gruppe-III-Nitrid-basierter Anreicherungstransistor umfasst eine Heteroübergang-Finnenstruktur. Seitenflächen und eine obere Fläche der Heteroübergang-Finnenstruktur sind von einer p-leitenden Gruppe-III-Nitrid-Schicht bedeckt.

Description

  • Hintergrund
  • Bisher wurden in elektronischen Leistungsanwendungen verwendete Transistoren üblicherweise mit Silicium-(Si)-Halbleitermaterialien gefertigt. Gängige Transistorvorrichtungen für Leistungsanwendungen schließen Si CoolMOS, Si-Leistungs-MOSFETs und Si-Bipolartransistoren mit isolierter Gate-Elektrode (IGBT) ein. In jüngerer Zeit wurden Siliciumcarbid-(SiC)-Leistungsvorrichtungen berücksichtigt. Gruppe-III-N-Halbleitervorrichtungen, wie Gallium-Nitrid-(GaN)-Vorrichtungen, kommen jetzt als attraktive Kandidaten auf, um hohe Stromstärken zu leiten, hohe Spannungen zu unterstützen und sehr niedrige Widerstände und schnelle Schaltzeiten bereitzustellen.
  • Zusammenfassung
  • In einer Ausführungsform umfasst ein Gruppe-III-Nitrid-basierter Anreicherungstransistor eine Heteroübergang-Finnenstruktur. Seitenflächen und eine obere Fläche der Heteroübergang-Finnenstruktur sind von einer p-leitenden Gruppe-III-Nitrid-Schicht bedeckt.
  • Kurzbeschreibung der Zeichnungen
  • Die Elemente der Zeichnungen sind zueinander nicht unbedingt maßstabsgerecht. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
  • 1 veranschaulicht eine Querschnittsansicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß einer ersten Ausführungsform.
  • 2a veranschaulicht eine Draufsicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß einer zweiten Ausführungsform.
  • 2b veranschaulicht eine Draufsicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors.
  • 3 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß der zweiten Ausführungsform entlang der Linie A-A.
  • 4 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß der zweiten Ausführungsform entlang der Linie B-B.
  • 5 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß der zweiten Ausführungsform entlang der Linie C-C.
  • 6 veranschaulicht eine Querschnittsansicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß einer dritten Ausführungsform.
  • 7 veranschaulicht eine Querschnittsansicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß einer vierten Ausführungsform.
  • 8 veranschaulicht eine Querschnittsansicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors gemäß einer fünften Ausführungsform.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen mittels Illustrationen bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht werden richtungsbezogene Ausdrücke wie „oben“, „unten“, „vorne“, „hinten“, „vorderer“, „hinterer“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten der Ausführungsformen in einer Anzahl von unterschiedlichen Ausrichtungen angeordnet sein können, werden die richtungsbezogenen Ausdrücke zum Zwecke der Veranschaulichung verwendet und sind in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung hiervon ist nicht in einem einschränkenden Sinn aufzufassen, und der Umfang der vorliegenden Erfindung wird durch die beigefügten Patentansprüche definiert.
  • Eine Reihe von Ausführungsformen wird nachfolgend erläutert. Identische strukturelle Merkmale sind in diesem Fall in den Figuren mit identischen oder ähnlichen Bezugssymbolen bezeichnet. Im Rahmen der vorliegenden Beschreibung ist „seitlich“ oder „seitliche Richtung“ als eine Richtung oder eine Erstreckung zu verstehen, die generell parallel zur seitlichen Erstreckung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die seitliche Richtung erstreckt sich somit im Allgemeinen parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Ausdruck „vertikal“ oder „vertikale Richtung“ so zu verstehen, dass er eine Richtung beschreibt, die im Allgemeinen senkrecht zu diesen Oberflächen oder Seiten und somit senkrecht zu der seitlichen Richtung verläuft. Die vertikale Richtung verläuft daher in der Dickenrichtung des Halbleitermaterials oder Halbleiterträgers.
  • Die Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“, wie sie in dieser Beschreibung verwendet werden, sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – es können Zwischenelemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Eine Verarmungsvorrichtung (depletion mode device), wie ein Hochvolt-Verarmungstransistor, weist eine negative Schwellenspannung auf, was bedeutet, dass sie Strom bei einer Gate-Spannung von Null leiten kann. Diese Vorrichtungen sind selbstleitend (normally on). Eine Anreicherungsvorrichtung (enhancement mode device), wie ein Niedervolt-Anreicherungstransistor, hat eine positive Schwellenspannung, was bedeutet, dass sie Strom nicht bei einer Gate-Spannung von Null leiten kann und sie selbstsperrend (normally off) ist.
  • Wie hier verwendet, bezieht sich der Begriff „Gruppe-III-Nitrid“ auf einen Verbindungshalbleiter, der Stickstoff (N) und mindestens ein Gruppe-III-Element enthält, einschließlich Aluminium (Al), Gallium (Ga), Indium (In) und Bor (B) und einschließlich, aber nicht beschränkt auf alle ihre Legierungen, wie beispielsweise Aluminium-Gallium-Nitrid (AlxGa(1-x)N), Indium-Gallium-Nitrid (InyGa(1-y)N), Aluminium-Indium-Gallium-Nitrid (AlxInyGa(1-x-y)N). Aluminium-Gallium-Nitrid bezieht sich auf eine Legierung, die durch die Formel AlxGa(1-x)N beschrieben ist, wobei x < 1.
  • 1 veranschaulicht einen Gruppe-III-Nitrid-basierten Anreicherungstransistor 10 gemäß einer ersten Ausführungsform, die eine Heteroübergang-Finnenstruktur (heterojunction fin structure) 11 umfasst. Seitenflächen 12 und eine obere Fläche 13 der Heteroübergang-Finnenstruktur 11 sind von einer p-leitenden (p-type) Gruppe-III-Nitrid-Schicht 14 bedeckt.
  • Die Aufnahme der p-leitenden Gruppe-III-Nitrid-Schicht 14, die die Seitenflächen 12 und obere Fläche 13 der Heteroübergang-Finnenstruktur 11 bedeckt, kann verwendet werden, um eine Gruppe-III-Nitrid-basierte Transistorstruktur, die ohne die p-leitenden Gruppe-III-Nitrid-Schicht ein Verarmungstransistor wäre, in einen Anreicherungstransistor umzuwandeln.
  • Die Heteroübergang-Finnenstruktur 11 kann eine oder mehrere Finnen 15 aufweisen, die auch als Mesastrukturen bezeichnet werden können. Die Finnen 15 können eine streifenartige Form haben und sich im Wesentlichen parallel zueinander erstrecken. Die Heteroübergang-Finnenstruktur 11 kann eine erste Gruppe-III-Nitrid-Halbleiterschicht 18 umfassen, die auf einer zweiten Gruppe-III-Nitrid-Halbleiterschicht 17 angeordnet ist, so dass der Heteroübergang 16 an der Grenze zwischen der ersten Gruppe-III-Nitrid-Halbleiterschicht 18 und der zweiten Gruppe-III-Nitrid-Halbleiterschicht 17 gebildet ist. Jede der Finnen 15 umfasst einen Heteroübergang 16, der zwischen zwei Gruppe-III-Nitrid-Materialien 17, 18 mit unterschiedlichen Bandlücken gebildet ist. Regionen zwischen benachbarten Finnen 15 können als Gräben 19 betrachtet werden, und diese Gräben 19 sind mit der p-leitenden Gruppe-III-Nitrid-Schicht 14 gefüllt. Zudem deckt die p-leitende Gruppe-III-Nitrid-Schicht 14 die obere Fläche 13 der Finnen 15 ab.
  • Der Gruppe-III-Nitrid-basierte Anreicherungstransistor kann ferner eine Gate-Elektrode umfassen, die auf der p-leitenden Gruppe-III-Nitrid-Schicht 14 angeordnet ist. Die Gate-Elektrode kann direkt auf der p-leitenden Gruppe-III-Nitrid-Schicht 14 angeordnet sein, oder das Gate-Dielektrikum kann zwischen der Gate-Elektrode und der p-leitenden Gruppe-III-Nitrid-Schicht angeordnet sein.
  • Die Gate-Elektrode ist auf der p-leitenden Gruppe-III-Nitrid-Schicht angeordnet und erstreckt sich in Regionen zwischen benachbarten Finnen der Heteroübergang-Finnenstruktur. Die p-leitende Gruppe-III-Nitrid-Schicht kann Wände der Gräben bedecken, die benachbarte Finnen der Heteroübergang-Finnenstruktur definieren.
  • Die p-leitende Gruppe-III-Nitrid-Schicht 14 kapselt die Heteroübergang-Finnenstruktur 11 ein, um die Begrenzung des erreichbaren eingebauten Potenzials durch die Sperrschicht des Heteroübergangs zu überwinden. Die Heteroübergang-Finnenstruktur 11 kann verwendet werden, um eine grabenartige Gate-Struktur mit p-leitenden Gruppe-III-Nitrid-Seitenwandregionen, die eine laterale Verarmung bilden, und einer oberen p-leitenden Gruppe-III-Nitrid-Region, die eine vertikale Verarmung der verbleibenden Finne bildet, die einen Heteroübergang 16 einschließt, bereitzustellen. Im Fall eines Aluminium-Gallium-Nitrids/Gallium-Nitrids umfasst die Heteroübergang-Finnenstruktur 11 einen zweidimensionalen Elektronengaskanal (2DEG).
  • Diese Anordnung bietet einen dreifachen übergangsbasierten Verarmungsmechanismus, um ein selbstsperrendes Transistorverhalten (normally off behaviour) der Vorrichtung zu gewährleisten, das selbst mit einer höheren NS-Dichte erreicht werden kann, die entweder durch eine dickere Aluminium-Gallium-Nitrid-Sperrschicht oder höher dotierende Aluminiumdotierung in der Sperrschicht erzielt wird. Die Grenzspannung in dieser Vorrichtungsstruktur hängt von den Übergangsparametern ab (das Dotierungsniveau der p-leitenden Gruppe-III-Nitrid-Schicht und der Finnenbreite). Daher ist die Trägerdichte nicht durch das Baupotential des PN-Übergangs beschränkt. Wenn die Sperrschicht vergrößert wird, kann die Finne in der Breite gemäß der Menge der verarmten Ladungen in der Raumladungszone reduziert werden. Flächenwiderstände unter 800 Ohm/Quadrat werden daher ohne Erhöhen der Vorrichtungskapazität (pro Bereich) bereitgestellt.
  • Die p-leitende Gruppe-III-Nitrid-Schicht 14 kann Bereiche zwischen benachbarten Finnen 15 der Heteroübergang-Finnenstruktur 11 füllen.
  • Die Heteroübergang-Finnenstruktur 11 kann auf einem Substrat aufgebracht sein oder die Heteroübergang-Finnenstruktur kann durch Einführen von Gräben in einem Substrat zum Produzieren von Finnen gefertigt sein. Gräben 19 können zum Beispiel in einer Oberfläche des Substrats gebildet sein, einschließlich einer ersten Gruppe-III-Nitrid-Schicht 18, die auf einer zweiten Gruppe-III-Nitrid-Schicht 17 so angeordnet ist, dass die Mesastrukturen in der Form von Finnen 15, einschließlich des Heteroübergangs 16, zwischen benachbarten Gräben 19 ausgebildet sind.
  • Die p-leitende Gruppe-III-Nitrid-Schicht 14 kann mit der Gate-Elektrode gekoppelt sein. Der Gruppe-III-Nitrid-basierte Anreicherungstransistor kann ferner eine hintere Gruppe-III-Nitrid-Sperrschicht umfassen. Die hintere Gruppe-III-Nitrid-Sperrschicht kann unter der zweiten Gruppe-III-Nitrid-Schicht 17 angeordnet sein und kann ein Material einschließen, das die Zusammensetzung der ersten Gruppe-III-Nitrid-Schicht aufweist. Die erste Gruppe-III-Nitrid-Schicht 18 kann Aluminium-Gallium-Nitrid (AlxGa(1-x)N) umfassen, die zweite Gruppe-III-Nitrid-Schicht 17 kann Gallium-Nitrid (GaN) umfassen und die hintere Gruppe-III-Nitrid-Sperrschicht kann Aluminium-Gallium-Nitrid (AlxGa(1-x)N) umfassen. Die hintere Sperrschicht kann unter dem Fuß der Finnen der Heteroübergang-Finnenstruktur positioniert sein oder sie kann innerhalb der Finnen positioniert sein.
  • Der Gruppe-III-Nitrid-basierte Anreicherungstransistor 10 kann eine Gruppe-III-Nitrid-Deckschicht umfassen, die zwischen der oberen Fläche 13 der Heteroübergang-Finnenstruktur 11 und der p-leitenden Gruppe-III-Nitrid-Schicht 14 angeordnet ist.
  • Die p-leitende Gruppe-III-Nitrid-Schicht 14 kann eine Oberschicht umfassen, die auf der oberen Fläche der Heteroübergang-Finnenstruktur 11 und auf den Seitenschichten, einschließlich eines p-leitenden Gruppe-III-Nitrids, angeordnet ist.
  • Die p-leitende Gruppe-III-Nitrid-Schicht kann Seitenschichten umfassen, die die Seitenflächen der Heteroübergang-Finnenstruktur 11 bedecken, die zum Beispiel mit Magnesium dotiert sind. In Ausführungsformen, in denen eine Oberschicht und Seitenschichten für die p-leitende Gruppe-III-Nitrid-Schicht bereitgestellt sind, können die Seitenschichten durch Implantation magnesiumdotiert sein, während die Oberschicht epitaxial magnesiumdotiert sein kann. Die Oberschicht kann eine nachgewachsene Schicht sein, die magnesiumdotiert ist.
  • Die Heteroübergang-Finnenstruktur 11 kann mehrere Finnen 15 umfassen. Die Heteroübergang-Finnenstruktur 11 kann eine Gruppe-III-Nitrid-Sperrschicht (barrier layer) umfassen, die zum Beispiel Aluminium-Gallium-Nitrid umfassen kann, auf Gruppe-III-Nitrid-Kanalschicht (channel layer) gestapelt, die zum Beispiel Gallium-Nitrid umfassen kann.
  • Der Gruppe-III-Nitrid-basierte Anreicherungstransistor 10 kann ferner eine Gruppe-III-Nitrid-Zwischenschicht umfassen, die zwischen der Gruppe-III-Nitrid-Sperrschicht und einer Gruppe-III-Nitrid-Kanalschicht angeordnet ist.
  • 2a veranschaulicht eine Draufsicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 gemäß einer zweiten Ausführungsform. 3 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 entlang der Linie A-A. 4 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 entlang der Linie B-B. 5 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 entlang der Linie C-C.
  • Wenn man sich 2a zuwendet, umfasst der Gruppe-III-Nitrid-basierte Anreicherungstransistor 30 eine Source 31, ein Gate 32 und einen Drain 33, die auf der oberen Oberfläche 34 eines Gruppe-III-Nitrid-basierten Halbleiterkörpers 35 angeordnet sind. Die Source 31, das Gate 32 und der Drain 33 können ein Metall oder eine Legierung umfassen. Der Gruppe-III-Nitrid-basierte Anreicherungstransistor 30 umfasst eine Heteroübergang-Finnenstruktur 36, einschließlich mehrerer Finnen 37, von denen zwei in den Zeichnungen zur einfacheren Veranschaulichung veranschaulicht sind. Der Gruppe-III-Nitrid-basierte Anreicherungstransistor 30 kann eine einzelne Finne 37 oder mehr als zwei Finnen 37 umfassen. Die Finnen 37 erstrecken sich von der Source 31, die neben einer ersten Seite 50 des Halbleiterkörpers 35 angeordnet ist, zum Drain 33, der neben einer gegenüber liegenden Seite des Halbleiterkörpers 35 angeordnet ist. Das Gate 32 ist zwischen der Source 31 und dem Drain 33 angeordnet. Die Source 31, das Gate 32 und der Drain 33 habe eine streifenartige Form, die sich im Wesentlichen senkrecht zur Länge der Finnen 37 erstreckt.
  • Der Gruppe-III-Nitrid-basierte Anreicherungstransistor 30 umfasst ferner eine p-leitende Gruppe-III-Nitrid-Schicht in Form einer p-leitenden Gallium-Nitrid-Schicht 38. Die p-leitende Gallium-Nitrid-Schicht 38 hat eine streifenartige Form und erstreckt sich über die Seitenflächen und oberen Flächen eines Abschnitts der Finnen 37 der Heteroübergang-Finnenstruktur 36. Die p-leitende Gallium-Nitrid-Schicht 38 ist unter dem Gate 32 positioniert und kann einen lateralen Bereich aufweisen, der etwas größer ist als der des Gates 32.
  • Die Anordnung der p-leitenden Gallium-Nitrid-Schicht 38 und des Gates 32 ist jedoch nicht auf diese Anordnung beschränkt. In anderen Ausführungsformen kann das Gate 32 teilweise die p-leitende Gallium-Nitrid-Schicht 38 überlappen und sie kann sich teilweise außerhalb der p-leitenden Gallium-Nitrid-Schicht 38 erstrecken. Der Kontaktbereich zwischen dem Gate 32 und der p-leitenden Gallium-Nitrid-Schicht 38 kann kleiner als der Oberflächenbereich der oberen Oberfläche der p-leitenden Gallium-Nitrid-Schicht 38 sein.
  • Die p-leitende Gallium-Nitrid-Schicht 38 ist mit dem Gate 32 elektrisch gekoppelt. Der Kontakt zwischen dem Metall, das das Gate 32 bildet, und der p-leitenden Gallium-Nitrid-Schicht 38 kann ein ohmscher Kontakt, ein Schottky-Kontakt oder ein MIS-Kontakt sein.
  • Die Finnen 37 können unterschiedliche Längen haben. In der in 2a veranschaulichten Ausführungsform sind die Finnen 37 nur in einem Bereich unter dem Gate 32 angeordnet und haben eine Länge entsprechend der Länge der p-leitenden Gallium-Nitrid-Schicht 38. Die Bereiche des Halbleiterkörpers 35 außerhalb des Bereichs des Gates 32 haben keine Finnen. In einer weiteren Ausführungsform, die in 2b veranschaulicht ist, erstrecken sich die Finnen 37 von der Source 31, die neben einer ersten Seite 50 des Halbleiterkörpers 35 angeordnet ist, zum Drain 33, der neben einer gegenüber liegenden Seite des Halbleiterkörpers 35 angeordnet ist, und weisen eine streifenartige Form auf.
  • Die Anordnung der p-leitenden Gallium-Nitrid-Schicht 38 und der Heteroübergang-Finnenstruktur 36 wird jetzt mit Bezug auf Querschnittsansichten des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 erläutert, wobei 3 eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 entlang der Linie A-A, die in 2 gezeigt ist, veranschaulicht.
  • 3 veranschaulicht einen Querschnitt entlang der Länge des Gates 32 und veranschaulicht eine Querschnittsansicht der Finnen 37 der Heteroübergang-Finnenstruktur 36. Jede der Finnen 37 umfasst eine erste Gruppe-III-Nitrid-Schicht 39 in der Form einer Gallium-Aluminium-Gallium-Nitrid-Schicht 39 beim Bilden des oberen Abschnitts der Finne 37. Die erste Aluminium-Gallium-Nitrid-Schicht 39 ist auf einer zweiten Gruppe-III-Nitrid-Schicht in der Form der Gallium-Nitrid-Schicht 40 positioniert, die den unteren Abschnitt der Finne 37 bildet. Die Finnen 37 können als Mesastrukturen betrachtet werden, die in dem Halbleiterkörper 35 durch Bildung von Gräben 41 gebildet sind, die sich im Wesentlichen parallel zueinander erstrecken und die Seitenflächen 42 der Finnen 37 definieren. Die p-leitende Gallium-Nitrid-Schicht 38 deckt die Seitenflächen 42 und die oberen Flächen 43 der Finnen 37 ab.
  • Jede der Finnen 37 schließt zwei Gruppe-III-Nitrid-Verbindungen unterschiedlicher Zusammensetzung und unterschiedlicher Bandlücken ein. Entsprechend ist ein Heteroübergang 44 zwischen der ersten Aluminium-Gallium-Nitrid-Schicht 39 und der Gallium-Nitrid-Schicht 40 gebildet.
  • Wenn der Gruppe-III-Nitrid-basierte Anreicherungstransistor 30 eingeschaltet ist, wird ein zweidimensionales Elektronengas (2DEG), das einen Kanal 45 bereitstellt, an dem Heteroübergang 44 gebildet, insbesondere im oberen Bereich der Gallium-Nitrid-Schicht 40. Die Position des Kanals 45 im eingeschalteten Zustand des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 wird in 3 bis 5 veranschaulicht. Im ausgeschalteten Zustand gibt es keinen Kanal und kein zweidimensionales Elektronengas. Daher kann die Gallium-Nitrid-Schicht 40 als eine Kanalschicht bezeichnet werden, und die Aluminium-Gallium-Nitrid-Schicht 39 kann als eine Sperrschicht bezeichnet werden. Das Gate 32 ist direkt auf der oberen Oberfläche 46 der p-leitenden Gallium-Nitrid-Schicht 38 angeordnet, die über der oberen Oberfläche 34 des Halbleiterkörpers 35 positioniert ist. Das Gate 32 ist daher elektrisch mit der p-leitenden Gallium-Nitrid-Schicht 38 gekoppelt, so dass die p-leitende Gallium-Nitrid-Schicht 38 am Gate-Potential ist.
  • Der Gruppe-III-Nitrid-basierte Transistor 30 umfasst ein Substrat 49, zum Beispiel ein Siliciumsubstrat, Saphirsubstrat oder Siliciumcarbidsubstrat, auf dem eine Pufferschicht 48, zum Beispiel Aluminiumnitrid, aufgebracht ist. Die Gallium-Nitrid-Kanalschicht 40 ist auf der Pufferschicht 48 angeordnet.
  • 4 veranschaulicht eine Querschnittsansicht entlang der Linie B-B, die in 2 angezeigt ist, und veranschaulicht einen Querschnitt des Gruppe-III-Nitrid-basierten Anreicherungstransistors durch einen Graben 41 neben einer Seitenfläche einer Finne 37. In der Querschnittsansicht von 4 ist zu sehen, dass die p-leitende Gallium-Nitrid-Schicht 38 einen Graben 41 füllt, der sich von der oberen Oberfläche 34 des Halbleiterkörpers 35 durch die Aluminium-Gallium-Nitrid-Schicht 39 und in die Gallium-Nitrid-Schicht 40 erstreckt, so dass der Heteroübergang 44 zwischen der Aluminium-Gallium-Nitrid-Schicht 39 und der Gallium-Nitrid-Schicht 40 und Kanal 45 von einem Abschnitt der p-leitenden Gallium-Nitrid-Schicht 38 abgedeckt ist.
  • 5 veranschaulicht eine Querschnittsansicht des Gruppe-III-Nitrid-basierten Anreicherungstransistors 30 entlang der Linie C-C. 5 veranschaulicht eine Querschnittsansicht entlang der Länge einer Finne 37. 5 veranschaulicht, dass die p-leitende Gallium-Nitrid-Schicht 38 auf der oberen Oberfläche 34 der Finne 37 positioniert ist. Die Finne 37 erstreckt sich kontinuierlich von der ersten Seite 50 des Halbleiterkörpers 35, neben dem die Source 31 positioniert ist, zur gegenüber liegenden Seite 51 des Halbleiterkörpers 35, neben dem der Drain 33 positioniert ist.
  • 6 veranschaulicht eine Querschnittsansicht Gruppe-III-Nitrid-basierten Anreicherungstransistors 60 gemäß einer dritten Ausführungsform. Die Querschnittsansicht wird entlang der Länge des Gates 61 genommen, das eine Heteroübergang-Finnenstruktur 62 abdeckt. Die Heteroübergang-Finnenstruktur 62 umfasst eine Mehrzahl von Finnen 63, die sich jeweils im Wesentlichen parallel zueinander vor der in 6 veranschaulichten Ebene und hinter der in 6 veranschaulichten Ebene erstrecken.
  • Jede der Finnen 63 umfasst einen oberen Abschnitt 64, der eine erste Gruppe-III-Nitrid-Verbindung umfasst, und einen unteren Abschnitt 65, der eine zweite Gruppe-III-Nitrid-Verbindung umfasst, so dass ein Heteroübergang 66 zwischen ihnen gebildet ist. Die erste Gruppe-III-Nitrid-Verbindung kann Aluminium-Gallium-Nitrid umfassen, und die zweite Gruppe-III-Nitrid-Verbindung kann Gallium-Nitrid umfassen.
  • Die Finnen 63 sind von einer p-leitenden Gruppe-III-Nitrid-Verbindung in der Form einer p-leitenden Gruppe-III-Nitrid-Schicht 67 eingekapselt. Die Gallium-Nitrid-Schicht 67 deckt die Seitenflächen 68 der Finnen 63 und die oberen Flächen 69 der Finnen 63 ab. Das Gate 61 ist direkt auf der oberen Oberfläche der p-leitenden Gallium-Nitrid-Schicht 67 positioniert und ist elektrisch mit der p-leitenden Gallium-Nitrid-Schicht 67 gekoppelt.
  • Der Gruppe-III-Nitrid-basierte Anreicherungstransistor 60 gemäß der dritten Ausführungsform umfasst ferner eine Gruppe-III-Nitrid-basierte hintere Sperrschicht 71, die auf einer unteren Oberfläche 72 einer Gruppe-III-Nitrid-basierten Schicht 73 positioniert ist, von der die unteren Abschnitte 65 der Finnen 63 vorstehen. Die Gruppe-III-Nitrid-basierte hintere Sperrschicht 71 kann eine Aluminium-Gallium-Nitrid-Schicht umfassen, die eine breitere Bandlücke aufweist als die Gruppe-III-Nitrid-basierte Schicht 73. Die hintere Sperrschicht 71 kann verwendet werden, um die Kanalbeschränkung zu verbessern. Die hintere Sperrschicht 71 kann auf einer Pufferschicht angeordnet sein, die auf einem Substrat angeordnet ist.
  • Die erste Gruppe-III-Nitrid-basierte Verbindung des oberen Abschnitts 64 hat eine breitere Bandlücke als die zweite Gruppe-III-Nitrid-basierte Verbindung des unteren Abschnitts 65, so dass ein 2DEG-Kanal im oberen Bereich der zweiten Gruppe-III-Nitrid-Schicht 65 gebildet wird, wenn der Gruppe-III-Nitrid-basierte Anreicherungstransistor 60 eingeschaltet wird. Die Position des 2DEG-Kanals ist schematisch mit der gestrichelten Linie 70 in 6 dargestellt.
  • Die erste Gruppe-III-Nitrid-basierte Schicht 64 kann als eine Sperrschicht betrachtet werden, und die zweite Gruppe-III-Nitrid-basierte Schicht 65 kann als eine Kanalschicht betrachtet werden.
  • Die p-leitende Gruppe-III-Nitrid-basierte Schicht 67 kann als vorstehende Abschnitte beinhaltend betrachtet werden, die in Gräben vorstehen, die zwischen den Definitionen der Finnen 63 gebildet sind.
  • 7 veranschaulicht einen Abschnitt einer Querschnittsansicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors 80 gemäß einer vierten Ausführungsform. Insbesondere veranschaulicht 7 eine Querschnittsansicht entlang der Länge des Gates 81 und veranschaulicht eine Querschnittsansicht von zwei der Finnen 82 einer Heteroübergang-Finnenstruktur 83. Die Finnen 82 erstrecken sich im Wesentlichen parallel zueinander in die Ebene des Papiers. Jede der Finnen 82 umfasst einen unteren Abschnitt 84, der auf einer ersten Gruppe-III-Nitrid-basierten Schicht 85 angeordnet ist, und einen oberen Abschnitt 86, einschließlich einer zweiten Gruppe-III-Nitrid-basierten Verbindung. Der untere Abschnitt 84 kann die Zusammensetzung der ersten Gruppe-III-Nitrid-Schicht 85 umfassen.
  • Die zweite Gruppe-III-Nitrid-basierte Verbindung des oberen Abschnitts 86 hat eine andere Gitterkonstante und Bandlücke als die Gruppe-III-Nitrid-Verbindung des unteren Abschnitts 84. Beispielsweise können die erste Gruppe-III-Nitrid-basierte Schicht 85 und der untere Abschnitt 84 der Finnen 82 Gallium-Nitrid umfassen und der obere Abschnitt 86 kann Aluminium-Gallium-Nitrid umfassen. Die Finnen 82 umfassen jeweils einen Heteroübergang 87, der zwischen der ersten Gruppe-III-Nitrid-basierten Verbindung des unteren Abschnitts 84 und der zweiten Gruppe-III-Nitrid-basierten Schicht des oberen Abschnitts 86 gebildet ist. Aufgrund der unterschiedlichen Gitterkonstanten und Bandlücken wird ein zweidimensionaler Gaskanal im oberen Bereich des unteren Abschnitts 84 der Finne 81 neben dem Heteroübergang 87 gebildet, wenn der Gruppe-III-Nitrid-basierte Anreicherungstransistor 80 sich im eingeschalteten Zustand ("on") befindet. Die Position des zweidimensionalen Gaskanals ist schematisch mit der gestrichelten Linie 88 in 7 dargestellt.
  • Jede der Finnen 82 umfasst ferner eine Gruppe-III-Nitrid-basierte Deckschicht 89, die auf dem oberen Abschnitt 86 positioniert ist. Die Gruppe-III-Nitrid-basierte Deckschicht 89 kann beispielsweise Gallium-Nitrid umfassen. Die Gruppe-III-Nitrid-basierte Deckschicht 89 kann als eine Schutzschicht für die darunter liegende zweite Gruppe-III-Nitrid-basierte Verbindung des oberen Abschnitts 86 dienen. Die Seitenflächen 90 und oberen Flächen 91 der Finnen 82 sind von einer p-leitenden Gruppe-III-Nitrid-basierten Schicht 92 bedeckt.
  • In dieser Ausführungsform umfasst die p-leitende Gruppe-III-Nitrid-basierte Schicht 92 zwei Unterschichten. Die erste Unterschicht 93 deckt die Seitenflächen 90 der Finnen 82 ab, und eine zweite Unterschicht 94 deckt die oberen Flächen 91 der Finnen 82 und die oberen Flächen 95 der ersten Unterschicht 93 ab. Das Gate 81 ist direkt auf der zweiten Unterschicht 94 positioniert. Die erste Unterschicht 93 und die zweite Unterschicht 94 können unter Verwendung derselben oder unterschiedlicher Prozesse aufgebracht werden. Beispielsweise kann die erste p-leitende Unterschicht 93 durch Magnesiumimplantation aufgebracht und dotiert werden, und die zweite p-leitende Unterschicht 94 kann eine nachgewachsene Schicht sein. Die erste Unterschicht 93 und die zweite Unterschicht 94 können beide nachgewachsen sein. In Ausführungsformen, in denen sowohl die erste Unterschicht 93 als auch die zweite Unterschicht 94 nachgewachsen sind, können die erste Unterschicht und die zweite Unterschicht aus einem Stück sein, so dass es keine wahrnehmbare Grenze zwischen der Schicht der Unterschicht 93 und der zweiten Unterschicht 94 gibt.
  • Die Finnen 82 können durch selektive Aufbringung der ersten Gruppe-III-Nitrid-basierten Schicht, um den unteren Abschnitt 84 bereitzustellen, der zweiten Gruppe-III-Nitrid-basierten Schicht, um den oberen Abschnitt 86 bereitzustellen, und der Deckschicht 89 gefertigt sein, um die Finnen 82 auf einer Gruppe-III-Nitrid-basierten Grundschicht 85 aufzubauen. Die Gruppe-III-Nitrid-basierte Grundschicht 85 kann dieselbe Zusammensetzung umfassen wie die erste Gruppe-III-Nitrid-basierte Verbindung des unteren Abschnitts 84, oder sie kann eine andere Zusammensetzung aufweisen, wie die eines geeigneten Pufferschichtmaterials, beispielsweise AlN. Die Gruppe-III-Nitrid-basierte Grundschicht 85 kann auf einer Pufferschicht angeordnet sein, die auf einem Substrat angeordnet ist.
  • 8 veranschaulicht eine Querschnittsansicht eines Gruppe-III-Nitrid-basierten Anreicherungstransistors 100 gemäß einer fünften Ausführungsform.
  • Die Querschnittsansicht wird entlang der Länge des Gates 101 genommen, das eine Heteroübergang-Finnenstruktur 102 abdeckt. Die Heteroübergang-Finnenstruktur 102 umfasst eine Vielzahl von Finnen 103, die von Gräben 104 definiert sind.
  • Jede der Finnen 103 umfasst einen oberen Abschnitt 105, der eine erste Gruppe-III-Nitrid-Verbindung umfasst, und einen unteren Abschnitt 106, der eine zweite Gruppe-III-Nitrid-Verbindung umfasst, so dass ein Heteroübergang 107 zwischen ihnen gebildet ist. Die erste Gruppe-III-Nitrid-Verbindung kann Aluminium-Gallium-Nitrid umfassen, und die zweite Gruppe-III-Nitrid-Verbindung kann Gallium-Nitrid umfassen.
  • Die Gräben 104 sind mit der p-leitenden Gruppe-III-Nitrid-Schicht 108 so überzogen, dass die beiden gegenüber liegenden Seitenflächen 109 und die obere Fläche 110 der Finnen 103 von der p-leitenden Gruppe-III-Nitrid-Schicht 108 bedeckt sind. Die p-leitende Gruppe-III-Nitrid-Schicht 108 kann beispielsweise p-leitendes Gallium-Nitrid umfassen. In dieser Ausführungsform füllt die p-leitende Gruppe-III-Nitrid-Schicht nicht die Gräben 104. Das Gate 101 ist direkt auf der oberen Oberfläche der p-leitenden Gallium-Nitrid-Schicht 108 positioniert und erstreckt sich in die Gräben 104 und erstreckt sich zwischen Abschnitten der Gruppe-III-Nitrid-Schicht 108, die auf gegenüber liegenden Wänden der Gräben 104 positioniert ist. Das Gate 101 ist elektrisch mit der p-leitenden Gruppe-III-Nitrid-Schicht 108 gekoppelt.
  • Die erste Gruppe-III-Nitrid-basierte Verbindung des oberen Abschnitts 104 hat eine breitere Bandlücke als die zweite Gruppe-III-Nitrid-basierte Verbindung des unteren Abschnitts 105, so dass ein 2DEG-Kanal im oberen Bereich der zweiten Gruppe-III-Nitrid-Schicht 105 gebildet wird, wenn der Gruppe-III-Nitrid-basierte Anreicherungstransistor 100 eingeschaltet wird. Die Position des 2DEG-Kanals ist schematisch mit der gestrichelten Linie 109 in 8 dargestellt.
  • Die verschiedenen, hierin beschriebenen Ausführungsformen können miteinander kombiniert werden. Beispielsweise kann die Gruppe-III-Nitrid-basierte hintere Sperrschicht zusammen mit einer Gruppe-III-Nitrid-basierten Deckschicht verwendet werden.
  • Der Gruppe-III-Nitrid-basierte Anreicherungstransistor gemäß einer der hierin beschriebenen Ausführungsformen kann auch eine leitende Source-Region umfassen, die sich von der oberen Oberfläche des Halbleiterkörpers derart in die Sperrschicht erstreckt, dass sie mit dem 2DEG-Kanal gekoppelt ist, und kann auch eine leitende Source-Region umfassen, die sich von der oberen Oberfläche des Halbleiterkörpers in die Sperrschicht erstreckt und die elektrisch mit dem 2DEG-Kanal gekoppelt ist.
  • Ausdrücke mit räumlichem Bezug wie „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen dienen zur Erleichterung der Beschreibung, um die Positionierung von einem Element in Bezug auf ein zweites Element zu beschreiben. Diese Ausdrücke sollen zusätzlich zu verschiedenen Ausrichtungen, die in den Figuren dargestellt sind, verschiedene Ausrichtungen der Vorrichtung umfassen.
  • Ferner werden Ausdrücke wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind nicht als einschränkend aufzufassen. In der gesamten Beschreibung sind gleiche Elemente mit gleichen Begriffen bezeichnet.
  • Die Ausdrücke „aufweisen“, „enthalten“, „einschließen“, „umfassen“ und dergleichen sind offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „einer“, „eine“ und „der“, „die“, „das“ sowie deren Deklinationen sollen sowohl den Plural als auch den Singular umfassen, wenn der Zusammenhang nicht eindeutig etwas anderes vorgibt.
  • Es versteht sich, dass die Merkmale der verschiedenen Ausführungsformen, die hierin beschrieben sind, miteinander kombiniert werden können, soweit nicht ausdrücklich anderweitig angegeben.
  • Obwohl bestimmte Ausführungsformen hier dargestellt und beschrieben wurden, versteht der Durchschnittsfachmann, dass die dargestellten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder entsprechenden Anwendungen ersetzt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Die vorliegende Erfindung soll daher nur durch die Ansprüche und deren Äquivalente eingeschränkt sein.

Claims (18)

  1. Gruppe-III-Nitrid-basierter Anreicherungstransistor, umfassend eine Heteroübergang-Finnenstruktur, wobei Seitenflächen und eine obere Fläche der Heteroübergang-Finnenstruktur von einer p-leitenden Gruppe-III-Nitrid-Schicht bedeckt sind.
  2. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach Anspruch 1, wobei die Heteroübergang-Finnenstruktur eine erste Gruppe-III-Nitrid-Halbleiterschicht umfasst, die auf einer zweiten Gruppe-III-Nitrid-Halbleiterschicht angeordnet ist, sodass der Heteroübergang gebildet wird.
  3. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach Anspruch 1 oder Anspruch 2, ferner eine Gate-Elektrode umfassend, die auf der p-leitenden Gruppe-III-Nitrid-Schicht angeordnet ist.
  4. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach Anspruch 3, wobei die Gate-Elektrode direkt auf der p-leitenden Gruppe-III-Nitrid-Schicht angeordnet ist.
  5. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 4, wobei die p-leitende Gruppe-III-Nitrid-Schicht Regionen zwischen benachbarten Finnen der Heteroübergang-Finnenstruktur füllt.
  6. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 5, wobei die Heteroübergang-Finnenstruktur auf einem Substrat aufgebracht ist.
  7. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 6, wobei die Heteroübergang-Finnenstruktur Mesastrukturen in einem Substrat umfasst.
  8. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 7, wobei die p-leitende Gruppe-III-Nitrid-Schicht mit einer Gate-Elektrode gekoppelt ist.
  9. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 8, ferner eine hintere Gruppe-III-Nitrid-Sperrschicht umfassend.
  10. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 9, ferner eine Gruppe-III-Nitrid-Deckschicht umfassend, die zwischen der oberen Fläche der Heteroübergang-Finnenstruktur und der p-leitenden Gruppe-III-Nitrid-Schicht angeordnet ist.
  11. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 10, wobei die p-leitende Gruppe-III-Nitrid-Schicht eine obere Schicht umfasst, die auf der oberen Fläche der Heteroübergang-Finnenstruktur und auf den oberen Flächen der Seitenschichten angeordnet ist, die ein p-leitende Gruppe-III-Nitrid umfassen.
  12. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach Anspruch 11, wobei die p-leitende Gruppe-III-Nitrid-Schicht Seitenschichten umfasst, die die Seitenflächen der Heteroübergang-Finnenstruktur bedecken, wobei die Seitenschichten durch Implantation dotiert sind.
  13. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 12, wobei die p-leitende Gruppe-III-Nitrid-Schicht mit Magnesium dotiert ist.
  14. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 13, wobei die Heteroübergang-Finnenstruktur mehrere Finnen umfasst.
  15. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 14, wobei die Heteroübergang-Finnenstruktur eine Gruppe-III-Nitrid-Sperrschicht umfasst, die auf einer Gruppe-III-Nitrid-Kanalschicht gestapelt ist.
  16. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach Anspruch 15, ferner eine Gruppe-III-Nitrid-Zwischenschicht umfassend, die zwischen der Gruppe-III-Nitrid-Sperrschicht und der Gruppe-III-Nitrid-Kanalschicht angeordnet ist.
  17. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 16, ferner eine Gate-Elektrode umfassend, die auf einer p-leitenden Gruppe-III-Nitrid-Schicht angeordnet ist, wobei die Gate-Elektrode sich in Regionen zwischen benachbarten Finnen der Heteroübergang-Finnenstruktur erstreckt.
  18. Gruppe-III-Nitrid-basierter Anreicherungstransistor nach einem der Ansprüche 1 bis 17, wobei die p-leitende Gruppe-III-Nitrid-Schicht die Wände von Gräben bedeckt, die benachbarte Finnen der Heteroübergang-Finnenstruktur definieren.
DE102015100387.2A 2014-01-30 2015-01-13 Gruppe-III-Nitrid-Basierter Anreicherungstransistor Pending DE102015100387A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/168,694 US9048303B1 (en) 2014-01-30 2014-01-30 Group III-nitride-based enhancement mode transistor
US14/168,694 2014-01-30

Publications (1)

Publication Number Publication Date
DE102015100387A1 true DE102015100387A1 (de) 2015-07-30

Family

ID=53190745

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100387.2A Pending DE102015100387A1 (de) 2014-01-30 2015-01-13 Gruppe-III-Nitrid-Basierter Anreicherungstransistor

Country Status (3)

Country Link
US (2) US9048303B1 (de)
CN (1) CN104821331B (de)
DE (1) DE102015100387A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3235008A4 (de) * 2014-12-17 2018-07-25 Intel Corporation Integrierter schaltungschip mit weniger defekten gruppe-iii-nitrid-strukturen und zugehörige verfahren
US9478708B2 (en) * 2015-03-11 2016-10-25 International Business Machines Corporation Embedded gallium—nitride in silicon
KR20180018497A (ko) 2015-06-17 2018-02-21 인텔 코포레이션 반도체 디바이스의 면적 스케일링을 위한 수직 집적 방식 및 회로 요소 아키텍쳐
US10530360B2 (en) * 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US10276681B2 (en) 2016-02-29 2019-04-30 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
CN109888008A (zh) * 2017-12-06 2019-06-14 中国科学院苏州纳米技术与纳米仿生研究所 GaN基的p-GaN增强型HEMT器件及其制作方法
CN108321199B (zh) * 2017-12-28 2021-01-19 中国电子科技集团公司第五十五研究所 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法
CN110676166B (zh) * 2018-07-02 2020-12-22 西安电子科技大学 P-GaN帽层的FinFET增强型器件及制作方法
CN111029404A (zh) * 2018-10-09 2020-04-17 西安电子科技大学 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN110085675A (zh) * 2019-03-13 2019-08-02 西安电子科技大学 一种hemt增强型器件及其制作方法
US10879382B1 (en) 2019-06-26 2020-12-29 Northrop Grumman Systems Corporation Enhancement mode saddle gate device
US11257941B2 (en) 2020-01-28 2022-02-22 Infineon Technologies Austria Ag High electron mobility transistor with doped semiconductor region in gate structure
CN113224153B (zh) * 2020-02-06 2024-02-13 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2021192909A1 (en) * 2020-03-26 2021-09-30 Mitsubishi Electric Corporation Super junction gated algan gan hemt
CN111540674B (zh) * 2020-07-10 2020-10-09 浙江大学 桥式GaN器件及其制备方法
CN112768508B (zh) * 2021-01-21 2023-03-28 西安电子科技大学 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN112838121B (zh) * 2021-01-21 2023-03-31 西安电子科技大学 环栅全控型AlGaN/GaN毫米波HEMT器件及其制备方法
CN115810663A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205604B2 (en) * 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
US6914273B2 (en) * 2002-08-26 2005-07-05 University Of Florida Research Foundation, Inc. GaN-type enhancement MOSFET using hetero structure
KR100545863B1 (ko) * 2004-07-30 2006-01-24 삼성전자주식회사 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
US20060197129A1 (en) * 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007142243A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
WO2008024991A2 (en) * 2006-08-24 2008-02-28 Hongxing Jiang Er doped iii-nitride materials and devices synthesized by mocvd
JP4310399B2 (ja) * 2006-12-08 2009-08-05 株式会社東芝 半導体装置及びその製造方法
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7969776B2 (en) * 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US7915642B2 (en) * 2008-12-30 2011-03-29 Intel Corporation Apparatus and methods for forming a modulation doped non-planar transistor
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
TWI499054B (zh) * 2009-04-08 2015-09-01 Efficient Power Conversion Corp 補償式閘極金屬絕緣體半導體場效電晶體及其製造方法
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8338860B2 (en) 2009-10-30 2012-12-25 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
US9087725B2 (en) * 2009-12-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin height and EPI height setting
WO2011101463A1 (en) * 2010-02-19 2011-08-25 University College Cork - National University Of Ireland, Cork A transistor device
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
KR101774933B1 (ko) 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US20110248283A1 (en) * 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8435845B2 (en) * 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
US9214538B2 (en) * 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
US20130032860A1 (en) * 2011-08-01 2013-02-07 Fabio Alessio Marino HFET with low access resistance
US8674372B2 (en) * 2011-08-19 2014-03-18 Infineon Technologies Austria Ag HEMT with integrated low forward bias diode
CN103930997B (zh) * 2011-10-11 2018-10-02 麻省理工学院 具有凹陷电极结构的半导体器件
US8420459B1 (en) * 2011-10-20 2013-04-16 International Business Machines Corporation Bulk fin-field effect transistors with well defined isolation
US8994035B2 (en) * 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US8669591B2 (en) * 2011-12-27 2014-03-11 Eta Semiconductor Inc. E-mode HFET device
US8735993B2 (en) * 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8633077B2 (en) * 2012-02-15 2014-01-21 International Business Machines Corporation Transistors with uniaxial stress channels
US8586993B2 (en) * 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
WO2013174094A1 (zh) * 2012-05-22 2013-11-28 清华大学 动态随机存储器单元及其制备方法
US9035355B2 (en) * 2012-06-18 2015-05-19 Infineon Technologies Austria Ag Multi-channel HEMT
US8823059B2 (en) * 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US8722494B1 (en) * 2012-11-01 2014-05-13 International Business Machines Corporation Dual gate finFET devices
US8815668B2 (en) * 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
US8748940B1 (en) * 2012-12-17 2014-06-10 Intel Corporation Semiconductor devices with germanium-rich active layers and doped transition layers
JP6339762B2 (ja) * 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US9214555B2 (en) * 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9029226B2 (en) * 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8975125B2 (en) * 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US8906754B2 (en) * 2013-03-15 2014-12-09 Globalfoundries Inc. Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
US8859379B2 (en) * 2013-03-15 2014-10-14 International Business Machines Corporation Stress enhanced finFET devices
US20140264488A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
US9059217B2 (en) * 2013-03-28 2015-06-16 International Business Machines Corporation FET semiconductor device with low resistance and enhanced metal fill
US8987793B2 (en) * 2013-04-23 2015-03-24 Broadcom Corporation Fin-based field-effect transistor with split-gate structure
US8941161B2 (en) * 2013-05-07 2015-01-27 International Business Machines Corporation Semiconductor device including finFET and diode having reduced defects in depletion region
US8895395B1 (en) * 2013-06-06 2014-11-25 International Business Machines Corporation Reduced resistance SiGe FinFET devices and method of forming same
US9093532B2 (en) * 2013-06-21 2015-07-28 International Business Machines Corporation Overlapped III-V finFET with doped semiconductor extensions
CN104347408B (zh) * 2013-07-31 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9337279B2 (en) * 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor

Also Published As

Publication number Publication date
CN104821331B (zh) 2018-08-17
US20150255590A1 (en) 2015-09-10
CN104821331A (zh) 2015-08-05
US9647104B2 (en) 2017-05-09
US9048303B1 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009028555B4 (de) Transistor
DE102015118440A1 (de) Halbleiterbauelement
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102010060138B4 (de) Lateraler HEMT
DE212019000104U1 (de) SiC-Halbleitervorrichtung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102014116091B4 (de) Halbleiterbauelement
DE102015117394B4 (de) Halbleiterbauelement
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE112015005817T5 (de) Halbleitervorrichtung
DE102016102425A1 (de) Halbleiterbauelement
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102013102249A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102013108698A1 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R016 Response to examination communication