DE102015103017B4 - Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp - Google Patents

Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp Download PDF

Info

Publication number
DE102015103017B4
DE102015103017B4 DE102015103017.9A DE102015103017A DE102015103017B4 DE 102015103017 B4 DE102015103017 B4 DE 102015103017B4 DE 102015103017 A DE102015103017 A DE 102015103017A DE 102015103017 B4 DE102015103017 B4 DE 102015103017B4
Authority
DE
Germany
Prior art keywords
group iii
iii nitride
fin structure
type
multiple heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015103017.9A
Other languages
English (en)
Other versions
DE102015103017A1 (de
Inventor
Oliver Haeberlen
Clemens Ostermaier
Gerhard Prechtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015103017A1 publication Critical patent/DE102015103017A1/de
Application granted granted Critical
Publication of DE102015103017B4 publication Critical patent/DE102015103017B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp, der aufweist:eine Mehrfachheteroübergangs-Finnenstruktur (81), wobei eine erste Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur (81) durch eine Gruppe III-Nitrid-Schicht des p-Typs bedeckt ist,eine isolierte Gate-Elektrode (83), die auf einer zweiten Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur (81) angeordnet ist, undeine Verarmungselektrode (86), die auf der Gruppe III-Nitrid-Schicht des p-Typs angeordnet ist.

Description

  • Bis zum heutigen Tag werden Transistoren in leistungselektronischen Anwendungen typischerweise mit Silizium (Si)-Halbleitermaterialien hergestellt. Übliche Transistorbauelemente für Leistungsanwendungen umfassen Si-CoolMOS, Si-Leistungs-MOSFETs und Si-Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs). In jüngster Zeit werden auch Siliziumcarbid(SiC)-Leistungsbauelemente in Betracht gezogen. Gruppe III-N Halbleiter-Bauelemente wie zum Beispiel Galliumnitrid(GaN)-basierte Bauelemente kommen nun als attraktive Kandidaten hinzu, wenn es darum geht, große Ströme zu transportieren, hohe Spannungen zu unterstützen sowie sehr niedrige Einschaltwiderstände und kurze Schaltzeiten zu ermöglichen.
  • Die US 2012 / 0 292 665 A1 zeigt in 7 einen HEMT (High Electron Mobility Transistor) mit einer Halbleiterfinne, in der ein Heteroübergang zwischen einer GaN-Schicht und einer AlGaN-Schicht oder einer AlN-Schicht gebildet ist, und mit einem auf der Halbleiterfinne angeordneten Schichtstapel, der eine p-dotierte AlGaN-Schicht und eine p-dotierte GaN-Schicht aufweist. In 15 zeigt diese Veröffentlichung einen Transistor mit einer in einer Halbleiterfinne angeordneten Kanalschicht und einem an einer Oberseite und an Seitenflächen der Halbleiterfinne an die Kanalschicht angrenzenden Barrieregebiet.
  • Die US 2013 / 0 043 485 A1 beschreibt einen GaNbasierten HEMT.
  • Die KR 10 2012 010 512 A beschreibt einen GaNbasierten Transistor mit wenigstens einer Halbleiterfinne, in der mehrere Heteroübergänge angeordnet sind, und mit einer Gateelektrode, die U-förmig ausgebildet und an Seitenwänden und einer Oberseite der wenigstens einen Halbleiterfinne angeordnet ist. Zwischen der Gateelektrode und der Halbleiterfinne kann ein Dielektrikum oder eine p-dotierte Halbleiterschicht angeordnet sein. Die US 2013 / 0 334 573 A1 beschreibt einen Mehrkanal-HEMT, der einen Schichtstapel mit mehreren übereinander angeordneten Halbleiterschichten aufweist, die so gestaltet sind, dass mehrere zweidimensionale Elektronengase (2DEG) vorhanden sind, die übereinander angeordnet sind. Gate-Elektroden zur Steuerung des Bauelements sind in Gräben des Schichtstapels angeordnet.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Gruppe III-basierten Anreicherungstransistor zur Verfügung zu stellen. Diese Aufgabe wird durch einen Transistor gemäß jedem der Ansprüche 1, 2 und 5 gelöst.
  • Die Elemente der nachfolgend erläuterten Zeichnungen sind untereinander nicht notwendigerweise maßstabsgerecht. Gleiche Bezugsziffern bezeichnen entsprechende gleiche Teile. Die Merkmale der diversen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
    • 1 veranschaulicht zur Erläuterung einen Gruppe III-Nitrid basierten Transistor vom Anreicherungstyp.
    • 2 veranschaulicht zur Erläuterung eine schematische Querschnittsansicht eines Gruppe III-Nitrid basierten Transistors.
    • 3 veranschaulicht zur Erläuterung eine schematische Querschnittsansicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp.
    • 4a veranschaulicht zur Erläuterung eine Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp.
    • 4b veranschaulicht zur Erläuterung eine Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp.
    • 5 veranschaulicht eine Querschnittsansicht entlang der in 4a und 4b gezeigten Linie A-A.
    • 6 veranschaulicht eine schematische Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp gemäß einer Ausführungsform der Erfindung.
    • 7 veranschaulicht eine schematische Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp gemäß einer weiteren Ausführungsform der Erfindung.
    • 8 veranschaulicht zur Erläuterung eine Querschnittsansicht eines Bereichs eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen bestimmte Ausführungsformen veranschaulicht sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „vorlaufend“, „nachlaufend“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur bzw. Figuren verwendet. Da die Komponenten der Ausführungsformen in vielen unterschiedlichen Richtungen positioniert werden können, ist die Richtungsterminologie zu Darstellungszwecken verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden und bauliche oder logische Veränderungen vorgenommen werden können, ohne dass der Schutzumfang der vorliegenden Erfindung verlassen wird. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Weiter unten werden einige Ausführungsformen erklärt. In diesem Fall werden identische strukturelle Merkmale mit identischen oder ähnlichen Bezugssymbolen in den Figuren gekennzeichnet. Im Zusammenhang der vorliegenden Beschreibung soll „lateral“ (i. S. v.: quer, seitlich) oder „laterale Richtung“ so verstanden werden dass eine Richtung oder eine Ausdehnung gemeint ist, die im Wesentlichen parallel zur lateralen Erstreckung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die laterale Richtung erstreckt sich so im Allgemeinen parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu wird unter „vertikal“ oder „vertikale Richtung“ die Richtung verstanden, die im Allgemeinen senkrecht zu diesen Flächen oder Seiten, also senkrecht zur lateralen Richtung, verläuft. Die vertikale Richtung läuft daher in der Richtung der Dicke des Halbleitermaterials oder Halbleiterträgers.
  • Wie sie in dieser Spezifikation verwendet sind, sollen die Begriffe „gekoppelt“ („geschaltet“) und/oder „elektrisch gekoppelt“ nicht bedeuten, dass Elemente direkt miteinander gekoppelt sein müssen - vielmehr können zwischenliegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Ein Bauelement des Verarmungstyps (depletion mode) wie beispielsweise ein Hochspannungstransistor des Verarmungstyps hat eine negative Schwellenspannung, was bedeutet, dass es bei einer Gate-Spannung von Null Strom leiten kann. Diese Bauelemente sind selbstleitend (normally on). Ein Bauelement des Anreicherungstyps wie beispielsweise ein Niederspannungstransistor des Anreicherungstyps hat eine positive Schwellenspannung, was bedeutet, dass es bei einer Gate-Spannung von Null keinen Strom leiten kann und selbstsperrend (normally off) ist.
  • Wie in dieser Spezifikation verwendet, bezieht sich „Gruppe III-Nitrid“ auf einen Verbundhalbleiter, der Stickstoff (N) und mindestens ein Element der Gruppe III beinhaltet, einschließlich Aluminium (Al), Gallium (Ga), Indium (In), und Bor (B), und einschließlich, aber nicht beschränkt auf, beliebige Legierungen derselben, wie beispielsweise Aluminiumgalliumnitrid (AlxGa(1-x)N), Indiumgalliumnitrid (InyGa(1y)N), Aluminiumindiumgalliumnitrid (AlxInyGa(1-x-y)N). Aluminiumgalliumnitrid bezieht sich auf eine durch die Formel AlxGa(1-x)N beschriebene Legierung, wobei x < 1.
  • 1 veranschaulicht einen Gruppe III-Nitrid basierten Transistor vom Anreicherungstyp 10, der eine Mehrfachheteroübergangs- Finnenstruktur (multiheterojunction fin structure) 11 umfasst. Eine erste Seitenfläche 12 der Mehrfachheteroübergangs-Finnenstruktur 11 ist durch eine Gruppe III-Nitrid-Schicht des p-Typs 13 bedeckt.
  • Die Gruppe III-Nitrid-Schicht des p-Typs 13 kann verwendet werden, um eine Bauelementstruktur für den selbstsperrenden Betrieb eines Gruppe III-Nitrid basierten Transistors bereitzustellen, der eine Vielzahl von Heteroübergängen umfasst, welcher ohne die Gruppe III-Nitrid-Schicht des p-Typs 13 selbstleitend oder ein Transistor vom Verarmungstyp wäre. Bei dem Gruppe III-Nitrid basierten Transistor vom Anreicherungstyp 10 kann es sich um einen Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor (HEMT)) handeln.
  • Die Mehrfachheteroübergangs-Finnenstruktur 11, insbesondere jede Finne der Mehrfachheteroübergangs-Finnenstruktur 11, kann einen Mehrfachschichtstapel (multi-layer stack) 14 umfassen, der konfiguriert ist, gestapelte Kanäle 15, 16 mit abwechselnden Ladungsträgertypen bereitzustellen, die in Intervallen entlang der Höhe der Finne angeordnet sind. Jede Finne schließt eine Vielzahl gestapelter Heteroübergänge zwischen benachbarten Schichten des Mehrfachschichtstapels ein. Zum Beispiel kann ein erster Kanaltyp 15 aus einem zweidimensionalen Elektronengas (two dimensional electron gas (2DEG)) und ein zweiter Kanaltyp 16 aus einem zweidimensionalen Lochgas (twodimensional hole gas (2DHG)) ausgebildet sein. Die gestapelten Kanäle 15, 16 sind in sich abwechselnder Weise in dem Mehrfachschichtstapel 14 angeordnet. Benachbarte Schichten einer einzelnen Finne 17 der Mehrfachheteroübergangs-Finnenstruktur 11 können konfiguriert sein, um Kanäle 15, 16 entgegengesetzter Ladungsträgertypen, d.h. Elektronen und Löcher, bereitzustellen.
  • Zum Beispiel kann die Zusammensetzung von Schichten 18, 19 so ausgewählt werden, dass die Schichten 18, 19 unterschiedliche Bandlücken und/oder unterschiedliche Gitterkonstanten aufweisen und somit eine negative Polarisierung an der Grenzschicht zwischen den Schichten 18, 19 erzeugen und einen Kanal 15 einschließlich eines zweidimensionalen Elektronengases unterstützen. Die Polarität der Fläche einer oder mehrerer der Schichten 18, 19 kann angepasst werden, um entweder ein zweidimensionales Elektronengas (2DEG) oder ein zweidimensionales Lochgas (2DHG) zu unterstützen. Die Dicke einer oder beider Schichten 18, 19 kann zudem angepasst werden, um einen Kanal bereitzustellen, der entweder ein zweidimensionales Elektronengas oder ein zweidimensionales Lochgas unterstützt. Die Finnen 17 der Mehrfachheteroübergangs- Finnenstruktur 11 können sich abwechselnde Schichten von Galliumnitrid (GaN) und Aluminiumgalliumnitrid (AlxGa(1-x)N) umfassen, die in einem Stapel angeordnet sind, und so einen Stapel von Heteroübergängen bereitstellen.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 10 kann ferner eine auf der Gruppe III-Nitrid-Schicht des p-Typs angeordnete Gate-Elektrode oder eine auf der Gruppe III-Nitrid-Schicht des p-Typs angeordnete Verarmungselektrode umfassen. Die Gruppe III-Nitrid-Schicht des p-Typs kann mit einer separaten Source- oder Gate-Elektrode gekoppelt sein oder die Source- oder Gate-Elektrode bereitstellen. Die Verarmungselektrode kann mit der Source gekoppelt sein.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 10 kann ferner eine auf der zweiten Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur 11 angeordnete isolierte Gate-Elektrode und eine auf der Gruppe III-Nitrid-Schicht des p-Typs auf der ersten Seitenfläche angeordnete Verarmungselektrode umfassen. Die Gruppe III-Nitrid-Schicht des p-Typs kann auf einer der isolierten Gate-Elektrode gegenüberliegenden Seitenflächen angeordnet sein.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 10 kann eine Verarmungselektrode, die elektrisch mit der Gruppe III-Nitrid- Schicht des p-Typs und Kanälen gekoppelt ist, die einen zweiten Ladungsträgertyp unterstützen, zum Beispiel Löcher eines zweidimensionalen Lochgases, sowie eine Gate-Elektrode umfassen, die elektrisch mit den Kanälen gekoppelt ist, die einen ersten Ladungsträgertyp, zum Beispiel Elektronen eines zweidimensionalen Elektronengases, unterstützen.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 10 kann ferner eine auf einer zweiten Seitenfläche einer weiteren Finne der Mehrfachheteroübergangs-Finnenstruktur angeordnete weitere Gruppe III-Nitrid-Schicht des p-Typs umfassen. Ein erster Gate-Elektroden-Bereich kann auf der Gruppe III-Nitrid-Schicht des p-Typs angeordnet sein, und ein zweiter Gate-Elektroden-Bereich kann auf der weiteren Gruppe III-Nitrid-Schicht des p-Typs angeordnet sein. Der erste und der zweite Gate-Elektroden-Bereich können elektrisch gekoppelt sein, um eine gemeinsame Gate-Elektrode bereitzustellen.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp kann eine Mehrfachheteroübergangs-Finnenstruktur 11 umfassen, die eine erste Gruppe III-Nitridhalbleiterschicht umfasst, die auf der zweiten Gruppe III-Nitrid-Halbleiterschicht angeordnet ist und einen ersten Heteroübergang ausbildet, der konfiguriert ist, einen Kanal bereitzustellen, der einen ersten Ladungsträgertyp unterstützt. Eine dritte Gruppe III-Nitrid-Schicht ist auf der zweiten Gruppe III-Nitrid-Schicht angeordnet, so dass ein zweiter Heteroübergang gebildet wird, der konfiguriert ist, einen Kanal bereitzustellen, der einen zweiten Ladungsträgertyp unterstützt, wobei der zweite Ladungsträgertyp dem ersten Ladungsträgertyp entgegengesetzt ist.
  • Zum Beispiel kann die Schicht 18 Aluminiumgalliumnitrid umfassen, die Schicht 19 kann Galliumnitrid umfassen und der erste Kanal 15 kann ein zweidimensionales Elektronengas umfassen. Eine Schicht 20 kann Aluminiumgalliumnitrid umfassen und der Heteroübergang zwischen den Schichten 19, 20 kann einen Kanal 16 bereitstellen, der ein zweidimensionales Lochgas umfasst. Die Mehrfachheteroübergangs-Finnenstruktur 11 ist nicht auf drei Schichten beschränkt und kann jede Anzahl von Schichten umfassen, die konfiguriert sind, sich abwechselnde in einem Stapel angeordnete Kanäle zu erzeugen, die entgegengesetzte Ladungsträgertypen umfassen.
  • Die Mehrfachheteroübergangs-Finnenstruktur 11 kann auf ein Substrat aufgebracht sein oder kann Mesastrukturen in einem Substrat umfassen. Im dem Fall, dass die Mehrfachheteroübergangs-Finnenstruktur 11 Mesastrukturen in einem Substrat umfasst, können die Gruppe III-Nitrid- Schicht des p-Typs, die Source-Elektrode und die Gate-Elektrode in Gräben angeordnet sein, die im Substrat ausgebildet sind und die Seitenflächen der Mesastrukturen definieren.
  • Die Gruppe III-Nitrid-Schicht des p-Typs 13 kann durch Dotieren einer Gruppe III-Nitrid-Schicht mit Magnesium ausgebildet werden. Die Magnesiumionen können durch Implantation oder während des Wachstums der Schicht eingebracht werden. Die Mehrfachheteroübergangs- Finnenstruktur 11 kann eine Vielzahl von Finnen 17 umfassen, wobei jede Finne 17 eine ähnliche Struktur und eine Vielzahl von in einem Stapel angeordneten Heteroübergängen 15, 16 aufweist.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 10 kann ferner eine weitere auf mindestens einer Seitenfläche einer weiteren Mehrfachheteroübergangs-Finnenstruktur angeordnete Gruppe III-Nitrid-Schicht des p-Typs umfassen, die zwischen der ersten Mehrfachheteroübergangs-Finnenstruktur und einer Drain-Elektrode angeordnet ist.
  • Die weitere Gruppe III-Nitrid-Schicht des p-Typs kann in einer Distanz von der Gruppe III-Nitrid-Schicht des p-Typs beabstandet sein. Diese weitere Gruppe III-Nitrid-Schicht des p-Typs kann elektrisch mit der Source-Elektrode gekoppelt sein, zum Beispiel durch die auf einer oberen Oberfläche des Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 10 angeordnete Metallisierung.
  • Eine weitere Gruppe III-Nitrid-Schicht des p-Typs kann auf einer oberen Fläche der Mehrfachheteroübergangs-Finnenstruktur 11 angeordnet sein und sich über eine oder zwei Gruppe III-Nitrid-Schichten des p-Typs erstrecken, die auf der ersten Seitenfläche und der zweiten Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur angeordnet sind.
  • Die Mehrfachheteroübergangs-Finnenstruktur kann eine Vielzahl von Gräben umfassen, wobei benachbarte Gräben eine Finne definieren. Zum Beispiel können die Gräben in einer Reihe angeordnet sein und eine Vielzahl von Finnen definieren, wobei jede Finne eine Höhe, Länge und Breite aufweist. Jede Finne umfasst einen Stapel von Heteroübergängen.
  • In Ausführungsformen, bei denen die Gräben in einer Reihe angeordnet sind, kann eine Gate-Elektrode oder eine Verarmungselektrode in alternierenden Gräben angeordnet sein. Wenn der Graben eine Gate-Elektrode umfasst, kann der Graben mit einer Isolationsschicht ausgekleidet sein.
  • In manchen Ausführungsformen, bei denen die Gräben in einer Reihe angeordnet sind, kann der Elektrodentyp entlang der Länge des Grabens alternieren, zum Beispiel Gate-Elektrode, Verarmungselektrode, Gate-Elektrode usw. In diesen Ausführungsformen ist jede Finne mit einer Gate-Elektrode und einer Verarmungselektrode gekoppelt, die auf gegenüberliegenden Seitenflächen der Finne angeordnet sind.
  • 2 veranschaulicht eine schematische Querschnittsansicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 30, der eine Mehrfachheteroübergangs-Finnenstruktur 31 umfasst. Eine erste Seitenfläche 32 der Mehrfachheteroübergangs-Finnenstruktur 31 ist durch eine erste Gruppe III-Nitrid-Schicht des p-Typs 33 bedeckt, und eine zweite Seitenfläche 34 der Mehrfachheteroübergangs-Finnenstruktur 31 ist durch eine zweite Gruppe III-Nitrid-Schicht des p-Typs 35 bedeckt.
  • Die Mehrfachheteroübergangs-Finnenstruktur 31 umfasst eine Vielzahl von Finnen 36, die sich parallel zueinander erstrecken, wovon in 2 eine Finne 36 veranschaulicht ist. Jede Finne 36 umfasst einen Mehrfachschichtstapel, in dem benachbarte Schichten des Stapels Werkstoffe unterschiedlicher Zusammensetzung, unterschiedlicher Gitterkonstanten und/oder unterschiedlicher Bandlücken umfassen. Zum Beispiel können die Finnen 36 alternierende Schichten von Galliumnitrid(GaN) 37 und Aluminiumgalliumnitrid (AlxGa(1-x)N) 38 umfassen, die konfiguriert sind, um Kanäle 39, 40 bereitzustellen, die alternierende Ladungsträgertypen umfassen, zum Beispiel Elektronen und Löcher. Die Gruppe III-Nitrid-Schichten des p- Typs 33, 35 können GaN des p-Typs umfassen.
  • Der zwischen der untersten Galliumnitridschicht 37 und der untersten Aluminiumgalliumnitrid-Schicht 38 ausgebildete Heteroübergang 41 kann konfiguriert sein, um einen Kanal 39 bereitzustellen, der ein zweidimensionales Elektronengas unterstützt. Eine zweite Galliumnitridschicht 42 ist auf die unterste Aluminiumgalliumnitrid-Schicht 38 gestapelt und so konfiguriert, dass ein Kanal 40 erzeugt wird, der ein zweidimensionales Lochgas unterstützt. Eine Aluminiumgalliumnitrid-Schicht 43 ist auf die zweite Galliumnitridschicht 42 gestapelt und konfiguriert, um einen Kanal 44 zu erzeugen, der ein zweidimensionales Elektronengas unterstützt. Eine Galliumnitrid-Schicht 45 ist auf die Aluminiumgalliumnitrid-Schicht 43 gestapelt und konfiguriert, um einen Kanal 46 zu erzeugen, der ein zweidimensionales Kanallochgas unterstützt. Eine Aluminiumgalliumnitrid-Schicht 47 ist auf der Galliumnitridschicht 45 angeordnet und konfiguriert, um einen Kanal 48 zu erzeugen, der ein zweidimensionales Elektronengas unterstützt.
  • Die Gruppe III-Nitrid-Schichten des p-Typs 33, 35 können eine Galliumnitridschicht des p-Typs umfassen, die einen ohmschen Kontakt mit den Kanälen des p-Typs 40, 46 herstellt. Die Gruppe III-Nitrid-Schichten des p-Typs 33, 35 können Teil einer Gate-Elektrode sein, oder eine weitere Gate-Elektrode kann auf den Schichten der Gruppe III-Nitrid-Schichten des p-Typs 33, 35 angeordnet und/oder elektrisch mit ihnen gekoppelt sein. Die Gruppe III-Nitrid-Schichten des p-Typs 33, 35 können verwendet werden, um einen Transistor auf Gruppe III-Nitridbasis 30 auszubilden, der selbstsperrend ist.
  • Es kann in Betracht gezogen werden, dass die Gruppe III-Nitrid-Schichten des p-Typs 33, 35 als Verarmungselektrode und gleichzeitig als Gate-Elektrode funktionieren.
  • 3 veranschaulicht eine schematische Querschnittsansicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 50 gemäß einem weiteren Beispiel. Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 50 schließt eine Mehrfachheteroübergangs-Finnenstruktur 31 mit der in Verbindung mit 2 beschriebenen Anordnung ein. Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 50 unterscheidet sich im Hinblick auf die Mehrfachheteroübergangs-Finnenstruktur 31 in der Anordnung einer Verarmungselektrode 51 und einer Gate-Elektrode 52. Bei diesem Beispiel sind die Verarmungselektrode 51 und die Gate-Elektrode 52 separat und auf gegenüberliegenden Seitenflächen der Finne 36 angeordnet.
  • Die Mehrfachheteroübergangs-Finnenstruktur 31 schließt eine erste Seitenfläche 53 ein, die durch eine Gruppe III-Nitrid-Schicht des p- Typs 54 in der Form einer Galliumnitrid-Schicht des p-Typs bedeckt ist. Eine Verarmungselektrode 55 ist auf der Gruppe III-Nitrid-Schicht des p-Typs 54 angeordnet. Die Verarmungselektrode 55 ist durch einen ohmschen Kontakt elektrisch mit der Gruppe III-Nitrid-Schicht des p-Typs 54 und den Kanälen des p-Typs 40, 46 der Mehrfachheteroübergangs-Finnenstruktur 31 gekoppelt. Die Verarmungselektrode 55 ist mit der Source und daher mit dem Source-Potenzial gekoppelt.
  • Die eine dielektrische Gate-Schicht 57 umfassende Gate-Elektrode 52 ist auf einer gegenüberliegenden zweiten Seitenfläche 56 der Finne 36 angeordnet. Eine Gate-Elektrode 58 ist auf der dielektrischen Gate-Schicht 57 angeordnet, die direkt auf der gegenüberliegenden zweiten Seitenfläche 56 der Finne 36 angeordnet ist.
  • 4a veranschaulicht eine Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 60.
  • 4b veranschaulicht eine Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 60 mit einer anderen lateralen Anordnung der Mehrfachheteroübergangs-Finnen. 5 veranschaulicht eine Querschnittsansicht entlang der in 4a und 4b gezeigten Linie AA des Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 60.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 60 umfasst eine Source 61, ein Gate 62 und einen Drain 63, die auf einer oberen Oberfläche 64 eines Halbleiterkörpers 65 angeordnet sind, der eine zumindest in der unterhalb des Gates 62 angeordneten Region des Halbleiterkörpers 65 angeordnete Mehrfachheteroübergangs-Finnenstruktur 66 umfasst. Die Source 61 ist elektrisch mit einer n-dotierten Region 67 gekoppelt, die sich in den Halbleiterkörper 65 erstreckt und elektrisch mit den Kanälen der Mehrfachheteroübergangs-Finnenstruktur 66 gekoppelt ist. Gleichermaßen ist der Drain 63 elektrisch mit einer n-dotierten Region 68 gekoppelt, die sich in den Halbleiterkörper 65 erstreckt und elektrisch mit den Kanälen bereitgestellt durch die Mehrfachheteroübergangs-Finnenstruktur 66 gekoppelt ist. Das Gate 62 ist zwischen der Source 61 und dem Drain 63 auf der oberen Oberfläche 64 des Halbleiterkörpers 65 angeordnet.
  • Die Mehrfachheteroübergangs-Finnenstruktur 66 umfasst eine Vielzahl von Finnen 69. Ein Teil der Seitenflächen 70 der Finnen 69 ist durch eine Gruppe III-Nitrid-Schicht des p-Typs 71 bedeckt. Die Gruppe III-Nitrid-Schicht des p-Typs 71 kann sich zwischen benachbarten Finnen 69 der Mehrfachheteroübergangs-Finnenstruktur 66 erstrecken. Die Gruppe III-Nitrid-Schicht des p-Typs 71 kann Galliumnitrid des p-Typs umfassen. Die Finnen 69 umfassen eine Mehrfachstapelstruktur, die alternierende Schichten von Galliumnitrid 72 und Aluminiumgalliumnitrid 73 umfasst, die konfiguriert sind, Kanäle zu erzeugen, die alternierende Ladungsträgertypen, zum Beispiel Elektronen, Löcher, Elektronen, Löcher, an den zwischen benachbarten Schichten ausgebildeten Heterostrukturen umfassen.
  • Die Gruppe III-Nitrid-Schichten des p-Typs 71 sind elektrisch mit Kanälen 74 gekoppelt und stellen eine Verarmungsfunktion bereit, so dass das Transistorbauelement selbstsperrend ist. Es kann in Betracht gezogen werden, dass die Gruppe III-Nitrid-Schicht des p-Typs 71 eine Gate- Elektrode bereitstellt, die innerhalb eines Grabens 75 vergraben ist, und die Seitenflächen 76 der benachbarten Finnen 69 definiert. Die in den Gräben 75 angeordneten Bereiche der Gruppe III-Nitrid-Schicht des p-Typs 71 können durch eine leitfähige Struktur, wie eine auf der oberen Oberfläche 64 des Halbleiterkörpers 65 angeordnete Metallisierungsstruktur 77, elektrisch miteinander gekoppelt sein. Die Metallisierungsstruktur 77 kann ein Gate bereitstellen. Eine Passivierungsschicht 76 ist auf der oberen Fläche der Finnen 69 angeordnet und isoliert die Metallisierungsstruktur 77 elektrisch von den Finnen 69, wie in der Querschnittsansicht von 5 zu sehen ist.
  • Bei dem Kontakt zwischen dem Gate 62 und der Gruppe III-Nitrid-Schicht des p-Typs 71 kann es sich um einen ohmschen Kontakt, einen Schottky-Kontakt oder einen Metall-Isolator-Halbleiter(Metal Insulator Semiconductor MIS))-Kontakt handeln.
  • Die Finnen 69 können unterschiedliche Längen aufweisen. Bei dem in 4a veranschaulichten Beispiel sind die Finnen 69 nur in einer Region unter dem Gate 62 angeordnet und weisen eine Länge auf, die der Länge der Galliumnitridschicht des p-Typs 71 entspricht. Die Regionen des Halbleiterkörpers 65 außerhalb der Region des Gates 62 weisen keine Finnen auf. Bei einem weiteren Beispiel, das in 4b veranschaulicht ist, erstrecken sich die Finnen 69 von der Source 61, die neben einer ersten Seite des Halbleiterkörpers 65 angeordnet ist, zum Drain 63, der neben einer gegenüberliegenden Seite des Halbleiterkörpers 65 angeordnet ist, und weisen eine streifenartige Form auf.
  • 6 veranschaulicht eine schematische Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 80 gemäß einer Ausführungsform der Erfindung, der eine Mehrfachkanal-Mehrfachheteroübergangs-Finnenstruktur 81 umfasst, die eine Vielzahl von Finnen 82 umfasst. Jede der Finnen 82 umfasst einen Mehrfachschichtstapel, der eine Vielzahl von Heteroübergängen bereitstellt, wobei benachbarte Heteroübergänge des Mehrfachschichtstapels Kanäle bereitstellen, die entgegengesetzte Ladungsträgertypen umfassen. Die Ladungsträgertypen der Kanäle wechseln sich daher im Stapel ab. Die Zusammensetzung der Schichten, die Polarität der Seite der Schichten und/oder die Dicke einer oder mehrerer der Schichten können konfiguriert sein, um einen Kanal zu erzeugen, der entweder ein zweidimensionales Elektronengas oder ein zweidimensionales Lochgas unterstützt.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 80 umfasst eine Gate-Elektrode 83, die auf einer Seitenfläche 84 jeder Finne 82 angeordnet ist. Die Gate-Elektrode 83 umfasst ferner eine Isolationsschicht 85, die zwischen der Gate-Elektrode 83 und der Seitenfläche 84 positioniert ist. Die Isolationsschicht 85 kann die Gate-Elektrode 83 an allen Grenzflächen zwischen der Gate-Elektrode 83 und dem Halbleiterkörper 91 des Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 80 umschließen. Eine Verarmungselektrode 86 ist auf der von der Seitenfläche der Gate-Elektrode 83 gegenüberliegenden Seitenfläche der Finne 82 angeordnet. Die Verarmungselektrode 86 ist elektrisch mit Kanälen eines ersten Ladungsträgertyps, zum Beispiel Löchern, gekoppelt. Die Verarmungselektrode 86 erstreckt sich zwischen benachbarten Finnen der Mehrfachheteroübergangs-Finnenstruktur 81. Eine weitere isolierte Gate-Elektrode 83 ist auf der gegenüberliegenden Seitenfläche 84 der benachbarten Finne 82' positioniert. Die Gate-Elektroden 83 sind elektrisch miteinander und mit einem Gate gekoppelt. Von oben gesehen wechseln sich die Gate-Elektroden 83 mit den Verarmungselektroden 86 ab.
  • Die Verarmungselektroden 86 können elektrisch mit der Source gekoppelt sein, zum Beispiel durch p-dotierte Regionen 87, die elektrisch mit einer auf einer oberen Oberfläche 90 des Halbleiterkörpers 91 angeordneten Source 89 gekoppelt sind. Die p-dotierten Regionen 87 wechseln sich mit n-dotierten Regionen 88 ab. Die n-dotierten Regionen 88 sind elektrisch mit den Kanälen der Mehrfachheteroübergangs-Finnenstruktur 81 und mit der Source 89 gekoppelt. Ein Drain 92 ist ebenfalls auf der oberen Oberfläche 90 angeordnet. Der Drain 92 ist elektrisch mit einer dotierten Region 93, zum Beispiel einer n-dotierten Region, gekoppelt, die elektrisch mit den Kanälen der Mehrfachheteroübergangs-Finnenstruktur 81 gekoppelt ist.
  • Es kann in Betracht gezogen werden, dass die Finnen 82, 82' durch Seitenwände 84 von Gräben 94, 94' definiert werden. Benachbarte Gräben 94, 94' umfassen unterschiedliche Elektroden. Zum Beispiel umfasst der Graben 94 eine Gate-Elektrode 83, und die dem Graben 94 benachbarten Gräben 94' umfassen eine Verarmungselektrode 86. Jede Finne 82, 82' ist mit einer Gate-Elektrode 83 und einer Verarmungselektrode 86 gekoppelt.
  • 7 veranschaulicht eine schematische Draufsicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 100 gemäß einer weiteren Ausführungsform der Erfindung. Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 100 umfasst einen eine Mehrfachheteroübergangs- Finnenstruktur 102 umfassenden Halbleiterkörper 101, eine auf einer oberen Oberfläche 104 des Halbleiterkörpers 101 angeordnete Source 103, einen in einer Distanz von der Source 103 beabstandeten Drain 105 und ein Gate 106, das zwischen der Source 103 und dem Drain 105 angeordnet ist. Der Drain 105 und das Gate 106 sind auf der oberen Oberfläche 104 des Halbleiterkörpers 101 angeordnet.
  • Die Mehrfachheteroübergangs-Finnenstruktur 102 umfasst eine auf einer Seitenfläche 109 jeder Finne 108 der Mehrfachheteroübergangs- Finnenstruktur 102 angeordnete Gate-Elektrode 107, die elektrisch mit mindestens einem Kanal gekoppelt ist, der sich über die Breite der Finne 108 erstreckt. Die Gate-Elektrode 107 ist elektrisch mit Ladungsträgern eines ersten Kanals oder einer ersten Vielzahl von Kanälen der Mehrfachheteroübergangs-Finnenstruktur 102 gekoppelt.
  • Eine Gruppe III-Nitrid-Schicht des p-Typs 110 ist auf einer gegenüberliegenden Seitenfläche 111 jedes der Finne 108 angeordnet. Die Gruppe III-Nitrid-Schicht des p-Typs 110 stellt eine Verarmungselektrode bereit, die durch einen ohmschen Kontakt elektrisch mit mindestens einem zweiten Kanal der Mehrfachheteroübergangs-Finnenstruktur 102 gekoppelt ist, der Ladungsträger des Typs umfasst, der zu den Ladungsträgern der elektrisch mit der Gate-Elektrode 107 gekoppelten ersten Kanäle entgegengesetzt ist. Der mindestens eine erste Kanal, der elektrisch mit dem Gate gekoppelt ist, kann ein zweidimensionales Elektronengas umfassen, und der mindestens eine zweite Kanal, der elektrisch mit der Gruppe III-Nitrid- Schicht des p-Typs 110 gekoppelt ist, kann ein zweidimensionales Lochgas umfassen.
  • Die Gruppe III-Nitrid-Schicht des p-Typs 110 kann eingebracht werden, um ein selbstleitendes Bauelement oder einen Transistor vom Verarmungstyp in ein selbstsperrendes Bauelement oder einen Transistor vom Anreicherungstyp umzuwandeln. Es kann in Betracht gezogen werden, dass die Gate-Elektrode 107 und die Galliumnitrid-Schicht des p-Typs 110 mindestens die Seitenflächen von Gräben 112 bedecken, die zwischen benachbarten Finnen 108 der Mehrfachheteroübergangs-Finnenstruktur 102 gebildet werden.
  • Der Gruppe III-Nitrid basierte Transistor vom Anreicherungstyp 100 umfasst ferner eine zweite Vielzahl von Gruppe III-Nitrid-Schichten des p- Typs 113, die in einer Distanz von der Gate-Elektrode 107 und den ersten Gruppe III-Nitrid-Schichten des p-Typs 109 beabstandet sind, so dass die zweite Vielzahl von Gruppe III-Nitrid-Schichten des p-Typs zwischen den Gate-Elektroden 107 und dem Drain 105 sowie zwischen den ersten Gruppe III-Nitrid-Schichten des p-Typs 109 und dem Drain 105 angeordnet sind.
  • Es kann in Betracht gezogen werden, dass die zweite Vielzahl von Gruppe III-Nitrid-Schichten des p-Typs 113 eine zweite Vielzahl von Gräben 115 füllen, die in einer Distanz von den Gräben 112 beabstandet sind, in denen die Gate-Elektroden 107 und die erste Vielzahl von Gruppe III-Nitrid-Schichten des p-Typs 109 angeordnet sind. Die benachbarten der zweiten Vielzahl von Gräben 115 sind voneinander durch eine zweite Finne 116 getrennt. Es kann in Betracht gezogen werden, dass die zweiten Finnen und die zweite Vielzahl von Gräben 115 eine zweite Mehrfachheteroübergangs-Struktur bereitstellen, die in einer Distanz von der ersten Mehrfachheteroübergangs-Struktur 102 in Richtung des Drains beabstandet ist.
  • Jede zweite Finne 116 kann neben einer Finne 108 der Mehrfachheteroübergangs-Finnenstruktur 102 angeordnet sein, und jeder Graben 115 kann neben einem Graben 112 der Mehrfachheteroübergangs-Finnenstruktur 102 in der oberen Oberfläche 104 des Halbleiterkörpers 101 angeordnet sein.
  • Jede der zweiten Finnen 116 kann eine Breite w2 aufweisen, die ausreichend ist, um sicherzustellen, dass es sich bei dem Gruppe III-Nitrid basierten Transistor vom Anreicherungstyp 100 um ein Bauelement vom Anreicherungstyp handelt und daher selbstsperrend ist. Die Breite w2 der zweiten Finnen 116 kann ausreichend groß sein, so dass die zweite Vielzahl von Gruppe III-Nitrid-Schichten des p-Typs 113 nicht zu einer Verarmung der Ladungsträger der durch die Heteroübergänge ausgebildeten Kanäle führen. Die Breite w2 der zweiten Finnen 116 kann größer sein als die Breite w1 der Finnen 108 der Mehrfachheteroübergangs-Finnenstruktur 102.
  • Die Bereiche der zweiten Vielzahl von Gruppe III-Nitrid-Schichten des p-Typs 113 sind durch eine Metallisierungsstruktur 114 elektrisch miteinander gekoppelt, die elektrisch mit der Source 103 gekoppelt ist. Die Metallisierung 114 kann elektrisch mit einigen oder allen der Kanäle gekoppelt sein, die ein zweidimensionales Lochgas unterstützen, und kann so angeordnet sein, dass Löcher entfernt werden können, die am Beginn der Driftregion des Bauelements eingebracht sind.
  • 8 veranschaulicht eine Querschnittsansicht eines Gruppe III-Nitrid basierten Transistors vom Anreicherungstyp 120 gemäß einem weiteren Beispiel.
  • Die Querschnittsansicht wurde entlang der Länge eines Gates 121 genommen, das eine Mehrfachheteroübergangs-Finnenstruktur 122 bedeckt. Die Mehrfachheteroübergangs-Finnenstruktur 122 umfasst eine Vielzahl von durch Gräben 124 definierten Finnen 123.
  • Jede der Finnen 123 umfasst eine Vielzahl von Heteroübergängen 125, die in einem Stapel angeordnet sind. Die Heteroübergänge 125 sind zwischen aneinandergrenzenden Schichten 126 ausgebildet, die unterschiedliche Gruppe III-Nitrid-Verbindungen, wie Aluminiumgalliumnitrid und Galliumnitrid, umfassen.
  • Alternierende Gräben 127 der Gräben 124 sind mit der Gruppe III-Nitrid-Schicht des p-Typs 128 ausgekleidet, so dass eine Seitenfläche 129 und eine obere Fläche 130 jeder Finne 123 durch die Gruppe III-Nitrid-Schicht des p-Typs 128 bedeckt sind. Die Gruppe III-Nitrid-Schichten des p-Typs 128 können zum Beispiel Galliumnitrid des p-Typs umfassen. Bei diesem Beispiel sind die Gräben 127 nicht mit der Gruppe III-Nitrid- Schicht des p-Typs 128 gefüllt. Das Gate 121 ist direkt auf der oberen Oberfläche der Galliumnitrid-Schicht des p-Typs 128 positioniert und erstreckt sich in die Gräben 127 hinein und erstreckt sich zwischen Bereichen der Gruppe III-Nitrid-Schicht 128, die an gegenüberliegenden Wänden der Gräben 124 positioniert sind. Das Gate 121 ist elektrisch mit der Gruppe III-Nitrid-Schicht des p-Typs 128 gekoppelt.
  • Gräben 131 sind zwischen den Gräben 127 positioniert, welche das Gate umfassen, und sind mit der zweiten Gruppe III-Nitrid-Schicht des p-Typs 132 gefüllt. Die zweite Gruppe III-Nitrid-Schicht des p-Typs 132 ist mit einer Source gekoppelt, die in der Querschnittsansicht von 8 nicht veranschaulicht ist. Eine Isolationsschicht 133 ist im oberen Bereich der Gräben 131 angeordnet, um die zweite Gruppe III-Nitrid-Schicht des p-Typs 132 vom darüber liegenden Metall des Gates 121 zu isolieren.
  • Ausdrücke mit räumlichem Bezug wie „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung von einem Element relativ zu einem zweiten Element zu beschreiben. Diese Ausdrücke sollen zusätzlich zu verschiedenen Ausrichtungen, die in den Figuren dargestellt sind, verschiedene Ausrichtungen des Bauelements umfassen.
  • Ferner werden Ausdrücke wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht als einschränkend aufzufassen. In der gesamten Beschreibung sind gleiche Elemente mit gleichen Begriffen bezeichnet.
  • Die Ausdrücke „aufweisen“, „enthalten“, „einschließen“, „umfassen“ und dergleichen, wie sie hierin verwendet werden, sind offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sowie deren Deklinationen sollen sowohl den Plural als auch den Singular umfassen, wenn der Zusammenhang nicht eindeutig etwas anderes vorgibt.

Claims (12)

  1. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp, der aufweist: eine Mehrfachheteroübergangs-Finnenstruktur (81), wobei eine erste Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur (81) durch eine Gruppe III-Nitrid-Schicht des p-Typs bedeckt ist, eine isolierte Gate-Elektrode (83), die auf einer zweiten Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur (81) angeordnet ist, und eine Verarmungselektrode (86), die auf der Gruppe III-Nitrid-Schicht des p-Typs angeordnet ist.
  2. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp, der aufweist: eine Mehrfachheteroübergangs-Finnenstruktur (102), wobei eine erste Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur (102) durch eine Gruppe III-Nitrid-Schicht des p-Typs bedeckt ist, eine weitere Gruppe III-Nitrid-Schicht des p-Typs (113), die auf einer Seitenfläche einer weiteren Mehrfachheteroübergangs-Finnenstruktur (115, 116) angeordnet ist, die zwischen der Mehrfachheteroübergangs-Finnenstruktur (102) und einer Drain-Elektrode angeordnet (105) ist.
  3. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp nach Anspruch 2 wobei die weitere Gruppe III-Nitrid-Schicht des p-Typs (113) elektrisch mit einer Source-Elektrode (103) gekoppelt ist.
  4. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp nach Anspruch 3, ferner umfassend eine Feldplattenstruktur, die elektrisch mit der weiteren Gruppe III-Nitrid-Schicht des p-Typs (113) und mit der Source-Elektrode (103) gekoppelt ist.
  5. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp, der aufweist: eine Mehrfachheteroübergangs-Finnenstruktur (102), wobei eine erste Seitenfläche der Mehrfachheteroübergangs-Finnenstruktur (102) durch eine Gruppe III-Nitrid-Schicht des p-Typs bedeckt ist, wobei die Mehrfachheteroübergangs-Finnenstruktur (71) eine Vielzahl von Gräben (94, 94') umfasst, wobei benachbarte Gräben (94, 94') eine Finne (82) definieren, und wobei die Gräben (94, 94') in einer Reihe angeordnet sind und eine Gate-Elektrode (83) in alternierenden Gräben (94) angeordnet ist.
  6. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp nach Anspruch 5, wobei die alternierenden Gräben (94) mit einer Isolationsschicht (95) ausgekleidet sind.
  7. Gruppe III-Nitrid basierter Transistor nach einem der vorangehenden Ansprüche, wobei die Mehrfachheteroübergangs-Finnenstruktur (11) einen Mehrfachschichtstapel (14) umfasst, der dazu ausgebildet ist, Kanäle (15, 16) von abwechselnden Leitfähigkeitstypen bereitzustellen.
  8. Gruppe III-Nitrid basierter Transistor nach einem der vorangehenden Ansprüche, wobei benachbarte Heteroübergänge (18, 19) einer Finne der Mehrfachheteroübergangs-Finnenstruktur (11) dazu ausgebildet sind, Kanäle (15, 16) bereitzustellen, die entgegengesetzte Ladungsträgertypen unterstützen.
  9. Gruppe III-Nitrid basierter Transistor nach einem der vorangehenden Ansprüche, wobei die Mehrfachheteroübergangs-Finnenstruktur umfasst: eine erste Gruppe III-Nitrid-Halbleiterschicht, die auf einer zweiten Gruppe III-Nitrid-Halbleiterschicht angeordnet ist, wodurch ein erster Heteroübergang ausgebildet wird, um einen Kanal eines ersten Leitfähigkeitstyps bereitzustellen, und eine dritte Gruppe III-Nitrid-Schicht, die auf der zweiten Gruppe III-Nitrid-Halbleiterschicht angeordnet ist, wodurch ein zweiter Heteroübergang ausgebildet wird, um einen Kanal eines zweiten Leitfähigkeitstyps bereitzustellen, wobei der zweite Leitfähigkeitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist.
  10. Gruppe III-Nitrid basierter Transistor nach einem der Ansprüche 1 bis 9, wobei die Mehrfachheteroübergangs-Finnenstruktur (10) auf ein Substrat aufgebracht ist.
  11. Gruppe III-Nitrid basierter Transistor nach einem der Ansprüche 1 bis 9, wobei die Mehrfachheteroübergangs-Finnenstruktur (10) Mesastrukturen in einem Substrat umfasst.
  12. Gruppe III-Nitrid basierter Transistor vom Anreicherungstyp nach einem der vorangehenden Ansprüche, wobei die Gruppe III-Nitrid-Schicht des p-Typs durch Dotieren mit Magnesium ausgebildet ist.
DE102015103017.9A 2014-03-03 2015-03-03 Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp Active DE102015103017B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/195,041 2014-03-03
US14/195,041 US9337279B2 (en) 2014-03-03 2014-03-03 Group III-nitride-based enhancement mode transistor

Publications (2)

Publication Number Publication Date
DE102015103017A1 DE102015103017A1 (de) 2015-09-03
DE102015103017B4 true DE102015103017B4 (de) 2021-05-12

Family

ID=53801508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015103017.9A Active DE102015103017B4 (de) 2014-03-03 2015-03-03 Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp

Country Status (3)

Country Link
US (2) US9337279B2 (de)
CN (1) CN104916683A (de)
DE (1) DE102015103017B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9660057B2 (en) * 2014-06-17 2017-05-23 Stmicroelectronics, Inc. Method of forming a reduced resistance fin structure
US9741840B1 (en) * 2016-06-14 2017-08-22 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT and an insulated gate electrode
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
CN107038987B (zh) * 2017-05-23 2020-12-22 上海和辉光电股份有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
US10622455B2 (en) 2017-06-15 2020-04-14 Efficient Power Conversion Corporation Enhancement-mode GaN transistor with selective and nonselective etch layers for improved uniformity in GaN spacer thickness
US10388746B2 (en) * 2017-07-06 2019-08-20 Teledyne Scientific & Imaging, Llc FET with buried gate structure
US11233142B2 (en) 2017-10-31 2022-01-25 The Regents of the Unverslty of California Intrinsically tunable and ultra-linear multi-fin MIS-HEMT devices
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
JP7045035B2 (ja) * 2017-12-27 2022-03-31 株式会社デンソー 半導体装置
CN109980001B (zh) 2017-12-27 2022-03-15 株式会社电装 半导体器件
FR3078198B1 (fr) * 2018-02-16 2020-05-22 Exagan Transistor a haute mobilite electronique en mode enrichissement
US10658501B2 (en) 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
JP7075128B2 (ja) * 2018-04-23 2022-05-25 ナヴィタス セミコンダクター インコーポレイテッド 改良された終端構造を有する窒化ガリウムトランジスタ
KR102254858B1 (ko) * 2018-09-27 2021-05-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 기반의 전계 효과 트랜지스터
CN110085675A (zh) * 2019-03-13 2019-08-02 西安电子科技大学 一种hemt增强型器件及其制作方法
US10879382B1 (en) 2019-06-26 2020-12-29 Northrop Grumman Systems Corporation Enhancement mode saddle gate device
US11257941B2 (en) * 2020-01-28 2022-02-22 Infineon Technologies Austria Ag High electron mobility transistor with doped semiconductor region in gate structure
CN111540674B (zh) * 2020-07-10 2020-10-09 浙江大学 桥式GaN器件及其制备方法
US20230143171A1 (en) * 2021-11-05 2023-05-11 Virginia Tech Intellectual Properties, Inc. Charge balanced power schottky barrier diodes
CN115939204B (zh) * 2022-11-29 2024-01-02 英诺赛科(苏州)半导体有限公司 氮化物半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120010512A (ko) * 2010-07-26 2012-02-03 삼성전자주식회사 멀티 채널을 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US20120292665A1 (en) * 2011-05-16 2012-11-22 Fabio Alessio Marino High performance multigate transistor
US20130043485A1 (en) * 2011-08-16 2013-02-21 Advanced Power Device Research Association GaN-BASED SEMICONDUCTOR DEVICE
US20130334573A1 (en) * 2012-06-18 2013-12-19 Infineon Technologies Austria Ag Multi-Channel HEMT

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205604B2 (en) 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
US6914273B2 (en) 2002-08-26 2005-07-05 University Of Florida Research Foundation, Inc. GaN-type enhancement MOSFET using hetero structure
KR100545863B1 (ko) 2004-07-30 2006-01-24 삼성전자주식회사 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
US20060197129A1 (en) 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007142243A (ja) 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
WO2008024991A2 (en) 2006-08-24 2008-02-28 Hongxing Jiang Er doped iii-nitride materials and devices synthesized by mocvd
JP4310399B2 (ja) 2006-12-08 2009-08-05 株式会社東芝 半導体装置及びその製造方法
US8035130B2 (en) 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US7842974B2 (en) 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
TWI499054B (zh) 2009-04-08 2015-09-01 Efficient Power Conversion Corp 補償式閘極金屬絕緣體半導體場效電晶體及其製造方法
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8338860B2 (en) * 2009-10-30 2012-12-25 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
US9087725B2 (en) 2009-12-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin height and EPI height setting
WO2011101463A1 (en) 2010-02-19 2011-08-25 University College Cork - National University Of Ireland, Cork A transistor device
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
KR101774933B1 (ko) 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US20110248283A1 (en) 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8435845B2 (en) 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
US8604486B2 (en) 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
KR20130008280A (ko) 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자
WO2013011617A1 (ja) 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
US20130032860A1 (en) 2011-08-01 2013-02-07 Fabio Alessio Marino HFET with low access resistance
US8674372B2 (en) 2011-08-19 2014-03-18 Infineon Technologies Austria Ag HEMT with integrated low forward bias diode
US8420459B1 (en) 2011-10-20 2013-04-16 International Business Machines Corporation Bulk fin-field effect transistors with well defined isolation
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US8669591B2 (en) 2011-12-27 2014-03-11 Eta Semiconductor Inc. E-mode HFET device
US8659032B2 (en) 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8633077B2 (en) 2012-02-15 2014-01-21 International Business Machines Corporation Transistors with uniaxial stress channels
US8586993B2 (en) 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
WO2013174094A1 (zh) 2012-05-22 2013-11-28 清华大学 动态随机存储器单元及其制备方法
US8823059B2 (en) 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US8722494B1 (en) 2012-11-01 2014-05-13 International Business Machines Corporation Dual gate finFET devices
US8815668B2 (en) 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
US8748940B1 (en) 2012-12-17 2014-06-10 Intel Corporation Semiconductor devices with germanium-rich active layers and doped transition layers
JP6339762B2 (ja) 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014138111A (ja) 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US8906754B2 (en) 2013-03-15 2014-12-09 Globalfoundries Inc. Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
US20140264488A1 (en) 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
US8859379B2 (en) 2013-03-15 2014-10-14 International Business Machines Corporation Stress enhanced finFET devices
US9059217B2 (en) 2013-03-28 2015-06-16 International Business Machines Corporation FET semiconductor device with low resistance and enhanced metal fill
US8987793B2 (en) 2013-04-23 2015-03-24 Broadcom Corporation Fin-based field-effect transistor with split-gate structure
US8941161B2 (en) 2013-05-07 2015-01-27 International Business Machines Corporation Semiconductor device including finFET and diode having reduced defects in depletion region
US8895395B1 (en) 2013-06-06 2014-11-25 International Business Machines Corporation Reduced resistance SiGe FinFET devices and method of forming same
US9093532B2 (en) 2013-06-21 2015-07-28 International Business Machines Corporation Overlapped III-V finFET with doped semiconductor extensions
CN104347408B (zh) 2013-07-31 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120010512A (ko) * 2010-07-26 2012-02-03 삼성전자주식회사 멀티 채널을 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
KR101718077B1 (ko) * 2010-07-26 2017-03-21 삼성전자주식회사 멀티 채널을 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US20120292665A1 (en) * 2011-05-16 2012-11-22 Fabio Alessio Marino High performance multigate transistor
US20130043485A1 (en) * 2011-08-16 2013-02-21 Advanced Power Device Research Association GaN-BASED SEMICONDUCTOR DEVICE
US20130334573A1 (en) * 2012-06-18 2013-12-19 Infineon Technologies Austria Ag Multi-Channel HEMT

Also Published As

Publication number Publication date
US9337279B2 (en) 2016-05-10
DE102015103017A1 (de) 2015-09-03
CN104916683A (zh) 2015-09-16
US20150249134A1 (en) 2015-09-03
US9837520B2 (en) 2017-12-05
US20160247905A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102014116091B4 (de) Halbleiterbauelement
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE102015118440A1 (de) Halbleiterbauelement
DE102009028555B4 (de) Transistor
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102014115117B4 (de) Elektronisches bauelement
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE212019000104U1 (de) SiC-Halbleitervorrichtung
DE102015117394B4 (de) Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016102425A1 (de) Halbleiterbauelement
DE102015115982A1 (de) Elektronisches Bauteil
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102013102249A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029800000

Ipc: H01L0029778000

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017387

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative