DE102015119345B4 - Halbleiterfeldplatte für verbindungshalbleiterbauelemente - Google Patents

Halbleiterfeldplatte für verbindungshalbleiterbauelemente Download PDF

Info

Publication number
DE102015119345B4
DE102015119345B4 DE102015119345.0A DE102015119345A DE102015119345B4 DE 102015119345 B4 DE102015119345 B4 DE 102015119345B4 DE 102015119345 A DE102015119345 A DE 102015119345A DE 102015119345 B4 DE102015119345 B4 DE 102015119345B4
Authority
DE
Germany
Prior art keywords
iii
field plate
semiconductor
drain
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015119345.0A
Other languages
English (en)
Other versions
DE102015119345A1 (de
Inventor
Franz Hirler
Frank Kahlmann
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015119345A1 publication Critical patent/DE102015119345A1/de
Application granted granted Critical
Publication of DE102015119345B4 publication Critical patent/DE102015119345B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Abstract

Transistor, der aufweist:eine Source (108);ein Drain (110), das von der Source (108) beabstandet ist;einen Heterostrukturkörper (102) mit einem zweidimensionalen Ladungsträgergaskanal (118) zum Verbinden der Source (108) und des Drain (110); undeine Halbleiterfeldplatte (100, 200), die zwischen der Source (108) und dem Drain (110) angeordnet ist, wobei die Halbleiterfeldplatte (100, 200) dazu ausgebildet ist, Ladungen in dem Drain (110) wenigstens teilweise zu kompensieren, wenn sich der Transistor in einem Aus-Zustand befindet, in dem der Kanal (118) unterbrochen ist und eine Sperrspannung an den Drain (110) angelegt ist, wobeidie durch die Halbleiterfeldplatte (100, 200) bereitgestellte Kompensationsladung über eine Ebene oder ein Volumen der Halbleiterfeldplatte (100, 200) gleichmäßig verteilt ist;der Heterostrukturkörper (102) einen ersten III-Nitrid-Halbleiter (120) und einen zweiten III-Nitrid-Halbleiter (122) auf dem ersten III-Nitrid-Halbleiter (120) aufweist, wobei der zweite III-Nitrid-Halbleiter (122) einen anderen Bandabstand besitzt als der erste III-Nitrid-Halbleiter (120), so dass der zweidimensionale Ladungsträgergaskanal (118) entlang einer Grenzfläche zwischen dem ersten und zweiten III-Nitrid-Halbleiter (120, 122) entsteht;die Halbleiterfeldplatte (100) ein dotiertes Gebiet (116) des ersten III-Nitrid-Halbleiters (120) aufweist, das p-dotiert ist;der Heterostrukturkörper (102) einen dritten III-Nitrid-Halbleiter (202) auf dem zweiten III-Nitrid-Halbleiter (122) aufweist und die Halbleiterfeldplatte (200) ein dotiertes Gebiet (204) des dritten III-Nitrid-Halbleiters (202) aufweist, das p-dotiert ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Verbindungshalbleiterbauelemente, insbesondere Feldplatten für Verbindungshalbleiterbauelemente.
  • HINTERGRUND
  • Mit Gateelektroden, die aus hochleitenden Materialien wie etwa Metallen, Siliziden oder stark dotiertem Polysilizium bestehen, die zwischen der Source- und Drainelektrode positioniert sind, wird der zweidimensionale Ladungsträgergaskanal in Halbleiterbauelementen mit großem Bandabstand auf der Basis von GaN- oder GaAs-Schichten gesteuert. Die Gateelektroden bilden typischerweise eine Schottky-Diode auf dem zweidimensionalen Ladungsträgergaskanal oder sind von dem zweidimensionalen Ladungsträgergaskanal durch ein Isoliermaterial wie etwa SiO2 und/oder eine dünne GaN- oder AlGaN-Schicht getrennt. Durch Anlegen einer negativen Spannung an das Gate wird der darunterliegende zweidimensionale Ladungsträgergaskanal unterbrochen und folglich befindet sich der Transistor in einem Blockierzustand.
  • Bei GaN-HEMTs (High-Electron-Mobility-Transistoren) hängt die Nettoladung der Gate- oder Feldelektrode nur von der Kapazität der Elektrode bezüglich ihrer Umgebung und der angelegten Spannung ab. Falls eine Sperrspannung an die Drainelektrode angelegt wird, wird fast die ganze Spiegelladung in Form freier Elektronen auf der Feldelektrode bereitgestellt. Die Spiegelladung kompensiert die entgegengesetzte Ladung, die sich innerhalb des Drains im Transistorblockierzustand aufbaut, um innerhalb des Bauelements ein elektrisches Gleichgewicht herbeizuführen. Falls keine Feldelektrode vorliegt, wird die gesamte Spiegelladung auf der Gateelektrode bereitgestellt. Wegen der stark mobilen Natur von freien Elektronen in Metallen ist die Spiegelladung fast vollständig auf der der Drainelektrode zugewandten Seite der Elektrode (Feld- oder Gateelektrode) positioniert. Die Spiegelladungen konzentrieren sich fast auf einen Punkt an dem Drainrand der Elektrode und verursachen sehr hohe elektrische Feldspitzen insbesondere zum Drainrand der Elektrode hin. Diese hohen elektrischen Feldspitzen bewirken die Injektion von Ladungsträgern in benachbarte Isolierschichten beziehungsweise Grenzflächen zwischen Schichten aus verschiedenen Materialien, wodurch das statische und dynamische elektrische Verhalten des Transistors geändert wird. Solche Einfangeffekte sind dem Bauelementbetrieb abträglich.
  • Die DE 10 2012 224 047 A1 offenbart ein Verbindungshalbleiterbauelement mit vergrabener Feldplatte.
  • ÜBERBLICK
  • Gemäß einer Ausführungsform eines Transistors umfasst der Transistor eine Source, einen von der Source beabstandeten Drain, einen Heterostrukturkörper und eine Halbleiterfeldplatte. Der Heterostrukturkörper umfasst einen zweidimensionalen Ladungsträgergaskanal zum Verbinden der Source und des Drains. Die Halbleiterfeldplatte ist zwischen der Source und dem Drain angeordnet. Die Halbleiterfeldplatte ist dazu ausgebildet, Ladungen in dem Drain mindestens teilweise zu kompensieren, wenn sich der Transistor in einem Aus-Zustand befindet, in dem der Kanal unterbrochen ist und eine Sperrspannung an den Drain angelegt ist. Die durch die Halbleiterfeldplatte bereitgestellte Kompensation ist über eine Ebene oder ein Volumen der Halbleiterfeldplatte gleichmäßig verteilt. Der Heterostrukturkörper umfasst einen ersten III-Nitrid-Halbleiter und einen zweiten III-Nitrid-Halbleiter auf dem ersten III-Nitrid-Halbleiter, wobei der zweite III-Nitrid-Halbleiter einen anderen Bandabstand besitzt als der erste III-Nitrid-Halbleiter, so dass der zweidimensionale Ladungsträgergaskanal entlang einer Grenzfläche zwischen dem ersten und zweiten III-Nitrid-Halbleiter entsteht. Die Halbleiterfeldplatte weist ein dotiertes Gebiet des ersten III-Nitrid-Halbleiters auf, das p-dotiert ist. Der Heterostrukturkörper weist einen dritten III-Nitrid-Halbleiter auf dem zweiten III-Nitrid-Halbleiter auf, und die Halbleiterfeldplatte weist ein dotiertes Gebiet des dritten III-Nitrid-Halbleiters auf, das p-dotiert ist.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detailliert, wobei die 1, 2 und 5 bis 7 keine Ausgestaltungen der Erfindung darstellen, allerdings dazu dienen, bestimmte Aspekte der Erfindung zu erläutern.
    • 1 veranschaulicht eine Draufsicht auf eine nicht erfindungsgemäße Ausführungsform eines Verbindungshalbleitertransistors mit einer Halbleiterfeldplatte mit gleichmäßig verteilten Spiegelladungen.
    • 2 veranschaulicht eine Schnittansicht des in 1 gezeigten Verbindungshalbleitertransistors entlang der mit A-A' bezeichneten Linie.
    • 3 veranschaulicht eine Schnittansicht einer Ausführungsform eines Verbindungshalbleitertransistors mit zwei Halbleiterfeldplatten mit gleichmäßig verteilten Spiegelladungen.
    • 4, die die 4A bis 4C beinhaltet, veranschaulicht eine Ausführungsform eines Verfahrens zum Herstellen eines Verbindungshalbleitertransistors mit einer Halbleiterfeldplatte mit gleichmäßig verteilten Spiegelladungen.
    • 5 veranschaulicht eine Draufsicht auf eine nicht erfindungsgemäße Ausführungsform eines Verbindungshalbleitertransistors mit einer Halbleiterfeldplatte mit gleichmäßig verteilten Spiegelladungen.
    • 6 veranschaulicht eine Schnittansicht des in 5 gezeigten Verbindungshalbleitertransistors entlang der mit A-A' bezeichneten Linie.
    • 7 veranschaulicht eine Schnittansicht des in 5 gezeigten Verbindungshalbleitertransistors entlang der mit B-B' bezeichneten Linie.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen stellen eine Halbleiterfeldplatte bereit, die den Aufbau eines elektrischen Felds in einem Verbindungshalbleitertransistor reduziert, wenn der Transistor ausgeschaltet ist und sich in einem Blockierzustand befindet. Die Feldplatte liefert unbewegliche (feste) Spiegelladungen, die Ladungen von der entgegengesetzten Polarität kompensieren, die sich innerhalb des Drains im Blockierzustand aufbauen. Die Spiegelladungen sind im Fall der hierin beschriebenen Ausführungsform einer dotierten Halbleiterfeldplatte über das Volumen der Feldplatte gleichmäßig verteilt oder über eine Ebene der Feldplatte im Fall der hierin beschriebenen Ausführungsform einer zweidimensionalen Ladungsträgergasfeldplatte.
  • In jedem Fall werden bewegliche freie Ladungsträger derart im Blockierzustand aus der Feldplatte herausgezwungen, dass die durch die Feldplatte bereitgestellten übrigen Spiegelladungen im Raum unbeweglich und fest sind. Auf diese Weise wandern die Spiegelladungen nicht zu der dem Drain zugewandten Seiten der Feldplatte, sondern sind vielmehr innerhalb der Feldplatte gleichmäßiger verteilt. Der Ausdruck „Spiegelladungen“, wie er hierin verwendet wird, bezieht sich auf unbewegliche Ladungen, die in der Feldplatte zum Kompensieren von Ladungen der entgegengesetzten Polarität verfügbar sind, die sich im Drain aufbauen, wenn der Transistor ausgeschaltet ist und sich im Blockierzustand befindet. Im Fall eines n-Kanal-Transistors wird der Drain im Blockierzustand positiv geladen und die Spiegelladungen besitzen eine negative Polarität. Im Fall eines p-Kanal-Transistors wird der Drain im Blockierzustand negativ geladen und die Spiegelladungen besitzen eine positive Polarität. In jedem Fall wird eine signifikante Reduktion beim Aufbau eines elektrischen Felds unter Verwendung einer Halbleiterfeldplatte mit gleichmäßig verteilten Spiegelladungen realisiert, die sich im Rand der Feldplatte zum Drain nicht anhäufen.
  • 1 veranschaulicht eine Draufsicht auf eine nicht erfindungsgemäße Ausführungsform eines Verbindungshalbleitertransistors mit einer Halbleiterfeldplatte 100 mit gleichmäßig verteilten Spiegelladungen. Gemäß dieser nicht erfindungsgemäßen Ausführungsform umfasst der Transistor einen Heterostrukturkörper 102, der eine Source 104/108, einen Drain 106/110 von der Source 104/108 beabstandet, und einen (nicht gezeigten) zweidimensionalen Ladungsträgergaskanal zum (elektrischen) Verbinden der Source 104/108 und des Drains 106/110 aufweist. Beispielsweise im Fall eines n-Kanal-HEMT sind die Source 104/108 und der Drain 106/110 über einem zweidimensionalen Kanal für Elektronengas (2DEG) verbunden. Im Fall eines p-Kanal HEMT sind die Source 104/108 und der Drain 106/110 über einen zweidimensionalen Kanal für Lochgas (2DHG) verbunden. Die Ausdrücke „Source“ und „Drain“, wie hierin verwendet, beziehen sich auf jeweilige dotierte Gebiete 104, 106 des Bauelements und/oder auf jeweilige Source-/Drainelektroden (Kontakte) 108, 110, falls zum Beispiel keine dotierten Gebiete vorgesehen sind. Beispielsweise besitzen typische HEMTs ohmsche Source- und Drainkontakte (Elektroden) 108, 110, die auf einer Metalllegierung basieren, die keine zusätzliche Dotierung erfordert. Es besteht auch die Option, das Source- und Draingebiet des Bauelements zum Beispiel mit Si zu dotieren, um ein n+-Gebiet 104, 106 unter dem entsprechenden ohmschen Kontakt 108, 110 zu haben und deshalb den Gesamtkontaktwiderstand zum Beispiel im Fall von Hochspannungstransistoren zu senken. Als solches können sich die Ausdrücke „Source“ und „Drain“ wie sie hierin verwendet werden, genau auf die entsprechende Source-/Drainelektrode (ohmschen Kontakt) 108, 110, das entsprechende dotierte Source-/Draingebiet 104, 106, falls vorgesehen, oder beide beziehen. Das Gate 114 kann ein planares oder Grabengate in direktem Kontakt mit dem Heterostrukturkörper 102 oder von dem Heterostrukturkörper 102 elektrisch isoliert sein.
  • Die Halbleiterfeldplatte 100 ist zwischen der Source 104/108 und dem Drain 106/110 angeordnet. Die Feldplatte 100 besteht aus einem Halbleitermaterial anstatt aus Metall. Die Halbleiterfeldplatte 100 kann zum Beispiel über die Sourceelektrode 108 elektrisch mit der Source 102 verbunden sein und ist dazu ausgebildet, Ladungen im Drain 106/110 mindestens teilweisen zu kompensieren, wenn sich der Transistor im Aus-Zustand befindet, d.h. der Kanal unterbrochen ist und eine Sperrspannung an dem Drain 106/110 angelegt ist. Im Fall eines n-Kanal-HEMT wird im Blockierzustand eine große positive Spannung (z.B. 600 Volt) an den Drain 106/110 angelegt. Unter diesen Bedingungen werden mobile freie Ladungsträger aus dem Drain 106/110 zur Source 104/108 herausgezwungen. Beispielsweise im Fall eines n-Kanal-transistors werden freie Elektronen aus dem Drain 106/110 zur Source 104/108 herausgezwungen und die festen (unbeweglichen) Atome im Drain 106/110 liefern eine positive Nettoladung. Im Fall eines p-Kanaltransistors werden freie Löcher aus dem Drain 106/110 zur Source 104/108 herausgezwungen und die festen Atome im Drain 106/110 ergeben eine negative Nettoladung.
  • Gleichmäßig verteilte Spiegelladungen in der Halbleiterfeldplatte 100 kompensieren im Blockierzustand die entgegengesetzten Ladungen im Drain 106/110. Diese Spiegelladungen sind im Raum unbeweglich und fest, weil die meisten, wenn nicht alle, der mobilen freien Ladungsträger im Blockierzustand aus der Feldplatte 100 herausgezwungen werden, so dass die Feldplatte 100 entgegengesetzt zum Drain 106/110 geladen wird. Beispielsweise werden im Fall einer p-dotierten Feldplatte 100 freie Löcher im Blockierzustand aus der Feldplatte 100 herausgezwungen, so dass die Feldplatte negativ geladen wird. Im Fall einer n-dotierten Feldplatte 100 werden freie Elektronen im Blockierzustand aus der Feldplatte 100 herausgezwungen, so dass die Feldplatte 100 positiv geladen wird. Die durch die Halbleiterfeldplatte 100 bereitgestellte Ladungskompensation ist je nach der spezifischen Implementierung der Feldplatte 100 über eine Ebene oder ein Volumen der Halbleiterfeldplatte 100 gleichmäßig verteilt.
  • 2 ist eine Schnittansicht des Transistors entlang der in 1 mit A-A' bezeichneten Linie und veranschaulicht eine Halbleiterfeldplatte 100. Diese umfasst ein dotiertes Gebiet 116 des Heterostrukturkörpers 102. Im Fall eines n-Kanal-Bauelements wie gezeigt umfasst die Halbleiterfeldplatte 100 ein p-dotiertes Gebiet 116 im Heterostrukturkörper 102. Im Fall eines p-Kanal-Bauelements umfasst die Halbleiterfeldplatte 100 ein n-dotiertes Gebiet 116 im Heterostrukturkörper 102. In beiden Fällen können die Dotierkonzentration und die Größe dieses dotierten Gebiets 116 oder mit anderen Worten die Gesamtanzahl aktivierter Donatoratome (Akzeptoratome für ein n-Kanal-Bauelement; Donatoratome für ein p-Kanal-Bauelement) im dotierten Gebiet 116 so gewählt werden, dass das dotierte Gebiet 116 nicht vollständig verarmt, wenn die größte Sperrspannung an den Drain 106/110 angelegt wird.
  • Im Blockierzustand stammen die durch die Feldplatte 100 bereitgestellten unbeweglichen Spiegelladungen von den Dotierungsatomen im dotierten Gebiet 116 des Heterostrukturkörpers 102, die aktiviert wurden, um die Feldplatte 100 auszubilden. Weil sich die Dotierungsatome auf Kristallgitterpositionen innerhalb des Heterostrukturkörpers 102 befinden, sind sie im Raum fest und deshalb unbeweglich. Wenn mobile freie Ladungsträger im Blockierzustand aus der Feldplatte 100 herausgezwungen werden, sind als solches die Spiegelladungen, die übrig bleiben, die Dotierungsatome, die im Raum unbeweglich und fest sind. Diese unbeweglichen Spiegelladungen kompensieren die Ladungen des Drain 106/110 und sind über das Volumen des dotierten Gebiets 116 gleichmäßig verteilt. Infolgedessen entstehen signifikant reduzierte größte elektrische Felder im Heterostrukturkörper 102 im Blockierzustand im Vergleich zu herkömmlichen Metallelektroden. Das dotierte Gebiet 116 der Halbleiterfeldplatte 100 kann zum Beispiel über ein anderes dotiertes Gebiet mit der Sourceelektrode 108 verbunden sein. Alternativ kann das dotierte Gebiet 116 der Halbleiterfeldplatte 100 über eine separate metallische Elektrode zur Source 104/108 kontaktiert werden.
  • Das dotierte Gebiet 116 der Halbleiterfeldplatte 100 kann in dem Heterostrukturkörper 102 unter dem zweidimensionalen Ladungsträgergaskanal 118 angeordnet sein, wie in 2 gezeigt, wobei der Heterostrukturkörper 102 einen ersten III-Nitrid-Halbleiter 120 (hier austauschbar auch als eine Pufferschicht bezeichnet) und einen zweiten III-Nitrid-Halbleiter 122 (hier auch austauschbar als eine Barriereschicht bezeichnet) auf dem ersten III-Nitrid-Halbleiter 120 aufweisen kann. Die Barriereschicht 122 kann unter Verwendung eines beliebigen standardmäßigen Epitaxie-Prozesses auf der Pufferschicht 120 aufgewachsen werden. Die Barriereschicht 122 besitzt einen anderen Bandabstand (bandgap)als die Pufferschicht 120, so dass sich ein zweidimensionales Ladungsträgergas 118 entlang der Grenzfläche zwischen der Puffer- und Barriereschicht 120, 122 erstreckt. Das zweidimensionale Ladungsträgergas 118 entsteht nahe dem Übergang zwischen den beiden III-Nitrid-Halbleitern 120, 122 und bildet den Kanal 118 des Bauelements. Beim Ausdruck „III-Nitrid“ bezieht sich „III“ auf die Gruppe III des Periodensystems der Elemente. „III-Nitrid“ oder „Gruppe-III-Nitrid“ bezieht sich auf einen Verbindungshalbleiter, der Stickstoff (N) und mindestens ein Element der Gruppe III umfasst, einschließlich Aluminium (Al), Gallium (Ga), Indium (In) und Bor (B) und einschließlich unter anderem beliebige ihrer Legierungen wie etwa Aluminiumgalliumnitrid (AlxGa(1-x)N), Indiumgalliumnitrid (InyGa(1-y)N), Aluminiumindiumgalliumnitrid (AlxInyGA(i-x-y)N), Galliumarsenidphosphidnitrid (GaAsaPbN(1-a-b)) und Aluminiumindiumgalliumarsenidphosphidnitrid (AlxInyGA(1-x-y)AsaPbN(1-a-b)), als Beispiel. Aluminiumgalliumnitrid und AlGaN beziehen sich auf eine durch die Formel AlxGa(1-x)N beschriebene Legierung, wobei 0 < x < 1.
  • Insbesondere bezüglich GaN-Technologie ergeben die Anwesenheit von Polarisationsladungen und Spannungseffekten in einem GaN-basierten Heterostrukturkörper aufgrund einer spontanen und piezoelektrischen Polarisation ein zweidimensionales Ladungsträgergas in dem Heterostrukturkörper, durch eine sehr hohe Trägerdichte und Trägermobilität gekennzeichnet. Dieses zweidimensionale Ladungsträgergas, wie etwa 2DEG oder 2DHG, bildet den leitenden Kanal 118 des Bauelements nahe der Grenzfläche zum Beispiel zwischen einer GaN-Legierungsbarriereschicht 122 wie etwa AlGaN oder InAlGaN und einer GaN-Pufferschicht 120. Eine dünne AlN-Schicht von z.B. 1-2 nm kann zwischen der GaN-Pufferschicht 120 und der GaN-Legierungsbarriereschicht 122 vorgesehen werden, um eine Legierungsstreuung zu minimieren und die 2DEG-Mobiltät zu erhöhen. In einem breiten Sinne kann der hierin beschriebene Verbindungshalbleitertransistor aus einem beliebigen binären, ternären oder quaternären III-Nitrid-Verbindungshalbleitermaterial ausgebildet werden, wobei piezoelektrische Effekte für das Bauelementkonzept verantwortlich sind. Die GaN-Pufferschicht 120 kann auf einem Halbleitersubstrat 124 wie etwa einem Si- oder SiC-Substrat hergestellt werden, auf dem eine Keimbildungsschicht (Keimschicht) 126 wie etwa eine AlN-Schicht ausgebildet werden kann, um eine thermische und Gitteranpassung an die GaN-Pufferschicht 120 bereitzustellen. Der Verbindungshalbleitertransistor kann auch AlInN/AlN/GaN-Barrieren-/Abstandshalter-/Pufferschichtstrukturen besitzen. Im Allgemeinen kann der Verbindungshalbleitertransistor unter Verwendung einer beliebigen geeigneten III-Nitrid-Technologie wie etwa GaN realisiert werden, die die Ausbildung von Umkehrungsgebieten entgegengesetzter Polarität aufgrund piezoelektrischer Effekte gestattet. Das Gate 114 steuert den leitenden oder nichtleitenden Zustand des zweidimensionalen Ladungsträgergaskanals 118. Der Kanal 118 eines normalerweise ausgeschalteten HEMT wird bei Abwesenheit einer an das Gate 114 angelegten Spannung unterbrochen und in Anwesenheit einer geeigneten Gatespannung für ein normalerweise eingeschaltetes Bauelement unterbrochen. Der erste III-Nitrid-Halbleiter (Pufferschicht) 120 kann GaN umfassen, der zweite III-Nitrid-Halbleiter (Barriereschicht) 122 kann AlGaN umfassen und das dotierte Gebiet 116 der Halbleiterfeldplatte 100 kann p-dotiertes GaN umfassen.
  • Die Halbleiterfeldplatte 100 kann weiterhin ein intrinsisches (d.h. unbeabsichtigt dotiertes) Gebiet 128 des Heterostrukturkörpers 102 bei dem dotierten Gebiet 116 der Halbleiterfeldplatte 100 umfassen, wie in 2 gezeigt. Das intrinsische Gebiet 128 kann das dotierte Gebiet 116 der Halbleiterfeldplatte 100 mit dem Drain 106/110 verbinden. Allgemein kann das dotierte Gebiet 116 der Halbleiterfeldplatte 100 über und/oder unter dem zweidimensionalen Ladungsträgergaskanal 118 positioniert sein.
  • 3 veranschaulicht eine Ausführungsform eines Verbindungshalbleitertransistors mit zwei Halbleiterfeldplatten 100, 200 jeweils mit gleichmäßig verteilten Spiegelladungen. Die in 3 gezeigte Ausführungsform ist der in 2 gezeigten ähnlich, doch umfasst der Heterostrukturkörper 102 weiterhin einen dritten III-Nitrid-Halbleiter 202 (z.B. GaN) auf dem zweiten III-Nitrid-Halbleiter 122. Eine zusätzliche Halbleiterfeldplatte 200 ist im dritten III-Nitrid-Halbleiter 202 ausgebildet. Die zusätzliche Halbleiterfeldplatte 200 umfasst ein dotiertes Gebiet 204 aus dem dritten III-Nitrid-Halbleiter 202. Die zusätzliche Halbleiterfeldplatte 200 kann auch ein intrinsisches (d.h. unbeabsichtigt dotiertes) Gebiet 206 aus dem dritten III-Nitrid-Halbleiter 202 umfassen, das sich bei dem dotierten Gebiet 204 des dritten III-Nitrid-Halbleiters 202 befindet. Das intrinsische Gebiet 206 kann das dotierte Gebiet 204 der zusätzlichen Feldplatte 200 mit dem Drain verbinden.
  • Im Blockierzustand werden mobile freie Ladungsträger aus dem Drain 106/110 zur Source 104/108 hinausgezwungen und die Atome im Drain 106/110 liefern einen positiv geladenen Drain 106/110, wie zuvor hierin beschrieben. Gleichmäßig verteilte Spiegelladungen in der Form fester Dotierungsatome im dotierten Gebiet 204 der zusätzlichen Feldplatte 200 kompensieren zumindest teilweise die Träger im Drain 106/110 im Blockierzustand. Diese Spiegelladungen sind im Raum unbeweglich und fest, weil mobile freie Ladungsträger gleichermaßen im Blockierzustand aus der zusätzlichen Feldplatte 100 hinausgezwungen werden, so dass die zusätzliche Feldplatte 200 entgegengesetzt zum Drain 106/110 geladen wird. Die durch beide Halbleiterfeldplatten 100, 200 bereitgestellte Kompensation ist aufgrund der Verwendung von jeweiligen dotierten Gebieten 116, 204 in dem Heterostrukturkörper 102 über das Volumen der jeweiligen Feldplatten 100, 200 gleichmäßig verteilt, um den gewünschten Ladungskompensationseffekt bereitzustellen. Die untere Halbleiterfeldplatte 100 unter dem zweidimensionalen Ladungsträgergaskanal 118 kann vorgesehen werden, wie in 3 gezeigt, oder entfallen. Das Gate 114 kann auch einen Teil der Ladungskompensation für den Drain 106/110 im Blockierzustand bereitstellen, doch liefern die Halbleiterfeldplatte(n) 100, 200 den größten Teil der Ladungskompensation, so dass der Aufbau eines elektrischen Felds nahe der Seite des Gates 114 zum Drain 106/110 minimiert wird.
  • 4, die die 4A bis 4C beinhaltet, veranschaulicht eine Ausführungsform zum Herstellen eines Verbindungshalbleitertransistors mit einer Halbleiterfeldplatte mit gleichmäßig verteilten Spiegelladungen.
  • In 4A ist eine Keimbildungsschicht (Keimschicht) 126 wie etwa eine AlN-Schicht auf einem Halbleitersubstrat 124 wie etwa einem Si- oder SiC-Substrat ausgebildet. Die Keimbildungsschicht (Keimschicht) 126 liefert eine thermische und Gitteranpassung für die III-Nitrid-Pufferschicht 120 wie etwa GaN, die auf dem Substrat 124 ausgebildet ist. eine Barriereschicht 122 wie etwa eine GaN-Legierungsbarriereschicht wie AlGaN oder InAlGaN ist auf der darunterliegenden Pufferschicht 120 ausgebildet. Die Anwesenheit von Polarisationsladungen und Spannungseffekten in dem resultierenden III-Nitrid-Heterostrukturkörper liefert ein zweidimensionales Ladungsträgergas 118 nahe der Grenzfläche zwischen der Puffer- und Barriereschicht 120, 122. Das zweidimensionale Ladungsträgergas 118 kann je nach der Art des Transistors ein 2DEG oder ein 2DHG sein und liefert den Kanal des Transistors.
  • In 4B ist eine Maske 300 wie etwa eine Photoresistmaske mit einer Öffnung 302 derart auf dem Heterostrukturkörper ausgebildet, dass ein Teil des Heterostrukturkörpers nicht durch die Maske 300 geschützt ist.
  • In 4C werden Dotierungsatome 304 in ein Gebiet des Heterostrukturkörpers eingeführt durch Implantieren der Dotierungsatome 304 in den Teil des Heterostrukturkörpers, der nicht durch die Maske 300 geschützt ist. Im Fall des Ausbildens eines p-dotierten Gebiets beispielsweise können Mg-Atome in den nicht durch die Maske 300 geschützten Teil des Heterostrukturkörpers implantiert werden. Im Fall des Ausbildens eines n-dotierten Gebiets können Si-Atome in den nicht durch die Maske 300 geschützten Teil des Heterostrukturkörpers implantiert werden. In jedem Fall werden die Dotierungsatome 304 thermisch aktiviert z.B. durch Ausheizen des Heterostrukturkörpers derart, dass die Dotierungsatome 304 Kristallgitterpositionen innerhalb des Heterostrukturkörpers belegen und zwischen der Source und dem Drain eine Halbleiterfeldplatte ausbilden. Die Dotierungsatome der Halbleiterfeldplatte sind dazu ausgebildet, entgegengesetzte Ladungen im Drain mindestens teilweise zu kompensieren, wenn sich der Transistor in einem Aus-Zustand befindet und eine Sperrspannung an den Drain angelegt ist, wie hier zuvor beschrieben. Die Feldplatte, die Source und der Drain sind zur Erleichterung der Darstellung in 4A bis 4C nicht gezeigt. Ein intrinsisches Gebiet der Feldplatte ist nicht spezifisch hergestellt. Das intrinsische Gebiet kann von der gleichen Art sein wie das die Feldplatte umgebende andere III-Nitrid-Material.
  • 5 veranschaulicht einen nicht erfindungsgemäßen Verbindungshalbleitertransistor mit einer Halbleiterfeldplatte 400 mit gleichmäßig verteilten Spiegelladungen. 6 ist eine Schnittansicht des Transistors entlang der in 5 mit A-A' bezeichneten Linie, und 7 ist eine Schnittansicht des Transistors entlang der in 5 mit B-B' bezeichneten Linie. Die in 5-7 gezeigte Anordnung ist ähnlich der in den 1-2 gezeigten, doch umfasst die Halbleiterfeldplatte 400 ein zweidimensionales Ladungsträgergas 402 (je nach Bauelementart 2DEG oder 2DHG). Dabei wird die Halbleiterfeldplatte 400 aus einem dritten III-Nitrid-Halbleiter 408 auf einem zweiten III-Nitrid-Halbleiter (Barriereschicht) 410 und einem vierten III-Nitrid-Halbleiter 412 auf dem dritten III-Nitrid-Halbleiter 408 ausgebildet. Der vierte III-Nitrid-Halbleiter 412 besitzt einen anderen Bandabstand als der dritte III-Nitrid-Halbleiter 408, so dass ein zweidimensionales Ladungsträgergas 402, 414 entlang einer Grenzfläche zwischen dem dritten und vierten III-Nitrid-Halbleiter 408, 412 entsteht. Beispielsweise kann GaN auf der Barriereschicht 410 und AlGaN auf dem GaN ausgebildet werden. Das zweidimensionale Ladungsträgergas 414, das entlang der Grenzfläche zwischen dem dritten und vierten III-Nitrid-Halbleiter 408, 412 entsteht, besitzt die gleiche Ladungsart wie der zweidimensionale Ladungsträgergaskanal 416, der entlang der Grenzfläche zwischen der Barrieren- und Pufferschicht 410, 418 entsteht.
  • Im Blockierzustand des Transistors liefert das zweidimensionale Ladungsträgergas 402 der Feldplatte 400 unbewegliche Spiegelladungen, die die Ladungen des Drains 406 kompensieren und über eine Ebene der Feldplatte 400 verteilt sind. Im Fall eines n-Kanal-Bauelements ist das zweidimensionale Ladungsträgergas 402 der Feldplatte 400 ein 2DEG. Im Fall eines p-Kanal-Bauelements ist das zweidimensionale Ladungsträgergas 402 der Feldplatte 400 ein 2DHG. Im Blockierzustand des Bauelements kompensieren die durch das 2DEG/2DHG 402 gelieferten unbeweglichen Spiegelladungen die Ladungen des Drains 406. Infolgedessen entstehen signifikant reduzierte größte elektrische Felder im Vergleich zu herkömmlichen metallischen Feldelektroden.
  • Das zweidimensionale Ladungsträgergas 402 der Feldplatte 400 kann über (nicht gezeigte) stark dotierte Zonen des Heterostrukturkörpers, z.B. n+-dotierte Zonen im Fall eines n-Kanal-Bauelements, mit einem (ebenfalls nicht gezeigten) Metallkontakt verbunden werden. Die stark dotierten Zonen und der Metallkontakt der Elektrode sollten nicht über der Kanalzone beziehungsweise der Driftzone positioniert werden. Stattdessen sollten die stark dotierten Zonen und der Metallkontakt der Elektrode z.B. neben der Sourceelektrode 420 positioniert werden. Ansonsten wäre die gesamte Maximalladung auf der Feldplatte 400 nicht von der angelegten Spannung unabhängig und würde deshalb nicht durch die maximale Schichtdichte des zweidimensionalen Ladungsträgergases 402 begrenzt. Im Gegensatz zu Metallgates oder Metallfeldplattenelektroden ist die maximale Schichtdichte eines 2DEG auf ~1013 cm-2 begrenzt. Die größte Gesamtladung einer derartigen Feldplatte 400 sollte deshalb von einer angelegten Spannung unabhängig sein. Die größte Gesamtladung könnte z.B. durch Variieren der Breite der Feldplatte 400, der Dicke des vierten III-Nitrid-Halbleiters 412, der Al-Konzentration des vierten III-Nitrid-Halbleiters 412 z.B. im Fall von AlGaN usw. eingestellt werden.
  • Eine Schätzung zeigt, dass es möglich ist, die vollständige Spiegelladung zu berücksichtigen, die zum Kompensieren der Ladung auf der Drainelektrode 422 im Blockierzustand benötigt wird, und mit einer an den Drain 406 angelegten Spannung von +600 V zu kompensieren, indem eine Feldplatte 400 verwendet wird, die ein 2DEG 402 umfasst (n=1013 cm-2; Länge des Driftgebiets=20 µm, Feldplattenbreite=1 µm; εr=10). Da die Spiegelladung auf der zweidimensionalen Ladungsträgergasfeldplatte 400 in eine Ebene verteilt ist anstatt an einem einzelnen Punkt im Raum lokalisiert ist, wie dies der Fall für Metallelektroden ist, wird das größte elektrische Feld auf der dem Drain 406 zugewandten Seite der Feldplatte 400 drastisch reduziert. können zwei oder mehr Feldplatten auf der Basis eines zweidimensionalen Ladungsträgergases verwendet werden, um das elektrische Feld auf stufenartige Weise zu reduzieren. Zusätzlich oder alternativ kann die größte Schichtträgerdichte beliebiger hier beschriebener Feldplattenanordnungen derart konstruiert sein, dass ein Teil der Spiegelladung durch die Gateelektrode 424 oder Source- und Gateelektroden 420, 424 berücksichtigt wird. Zudem kann eine Halbleiterfeldplatte sowohl über als auch unter dem Kanal positioniert werden, wie hier zuvor beschrieben (beispielsweise siehe 3).
  • Zusätzlich zu dem Vorliegen eines reduzierten größten elektrischen Felds auf der dem Drain 406 zugewandten Seite einer zweidimensionalen Ladungsträgergasfeldplatte 400 verwandelt die Verwendung eines 2DEG-Gates 414, wie in 6 und 7 gezeigt, einen normalerweise eingeschalteten HEMT in einen normalerweise ausgeschalteten HEMT. Das Anlegen einer Spannung von 0 Volt an das Gate 414 bewirkt, dass die negativen Ladungen im 2DEG 414 verarmt werden und der Transistor ausgeschaltet wird. Vorteilhafterweise können Parameter wie Schichtdicke, Al-Gehalt von AlGaN-Schichten usw. auf eine Weise eingestellt werden, dass die Schichtträgerdichte des 2DEG-Gates 414 größer ist als die Schichtträgerdichte innerhalb des Kanalgebiets 416 des HEMTs. Falls eine positive Spannung an das 2DEG-Gate 414 angelegt wird, werden die negativen Ladungen von der Gateelektrode entfernt und der Transistor wird eingeschaltet.
  • Räumlich relative Ausdrücke wie etwa „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Packages zusätzlich zu verschiedenen Orientierungen als jenen in den Figuren beschriebenen einschließen. Weiterhin werden Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen ebenfalls verwendet, um verschiedene Elemente, Gebiete, Sektionen usw. zu beschreiben, und sollen ebenfalls nicht beschränkend sein. In der Beschreibung beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Wie hierin verwendet, sind die Ausdrücke „mit“, „enthaltend“, „einschließlich“, „umfassend“ und dergleichen offene Ausdrücke, die die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/eine/einer“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext deutlich etwas anderes angibt.
  • Unter Berücksichtigung des obigen Bereichs an Varianten und Anwendungen versteht sich, dass die vorliegende Erfindung nicht durch die vorausgegangene Beschreibung beschränkt wird noch durch die beiliegenden Zeichnungen beschränkt wird. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente beschränkt.

Claims (3)

  1. Transistor, der aufweist: eine Source (108); ein Drain (110), das von der Source (108) beabstandet ist; einen Heterostrukturkörper (102) mit einem zweidimensionalen Ladungsträgergaskanal (118) zum Verbinden der Source (108) und des Drain (110); und eine Halbleiterfeldplatte (100, 200), die zwischen der Source (108) und dem Drain (110) angeordnet ist, wobei die Halbleiterfeldplatte (100, 200) dazu ausgebildet ist, Ladungen in dem Drain (110) wenigstens teilweise zu kompensieren, wenn sich der Transistor in einem Aus-Zustand befindet, in dem der Kanal (118) unterbrochen ist und eine Sperrspannung an den Drain (110) angelegt ist, wobei die durch die Halbleiterfeldplatte (100, 200) bereitgestellte Kompensationsladung über eine Ebene oder ein Volumen der Halbleiterfeldplatte (100, 200) gleichmäßig verteilt ist; der Heterostrukturkörper (102) einen ersten III-Nitrid-Halbleiter (120) und einen zweiten III-Nitrid-Halbleiter (122) auf dem ersten III-Nitrid-Halbleiter (120) aufweist, wobei der zweite III-Nitrid-Halbleiter (122) einen anderen Bandabstand besitzt als der erste III-Nitrid-Halbleiter (120), so dass der zweidimensionale Ladungsträgergaskanal (118) entlang einer Grenzfläche zwischen dem ersten und zweiten III-Nitrid-Halbleiter (120, 122) entsteht; die Halbleiterfeldplatte (100) ein dotiertes Gebiet (116) des ersten III-Nitrid-Halbleiters (120) aufweist, das p-dotiert ist; der Heterostrukturkörper (102) einen dritten III-Nitrid-Halbleiter (202) auf dem zweiten III-Nitrid-Halbleiter (122) aufweist und die Halbleiterfeldplatte (200) ein dotiertes Gebiet (204) des dritten III-Nitrid-Halbleiters (202) aufweist, das p-dotiert ist.
  2. Transistor nach Anspruch 1, bei dem die Halbleiterfeldplatte (100) außerdem ein intrinsisches Gebiet (128) des ersten III-Nitrid-Halbleiters (120) aufweist, das sich bei dem dotierten Gebiet (116) des ersten III-Nitrid-Halbleiters (120) befindet.
  3. Transistor nach Anspruch 1 oder 2, bei dem die Halbleiterfeldplatte (200) außerdem ein intrinsisches Gebiet (206) des dritten III-Nitrid-Halbleiters (202) aufweist, das sich neben dem dotierten Gebiet (204) des dritten III-Nitrid-Halbleiters (202) befindet.
DE102015119345.0A 2014-11-13 2015-11-10 Halbleiterfeldplatte für verbindungshalbleiterbauelemente Active DE102015119345B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/540,535 2014-11-13
US14/540,535 US9590087B2 (en) 2014-11-13 2014-11-13 Compound gated semiconductor device having semiconductor field plate

Publications (2)

Publication Number Publication Date
DE102015119345A1 DE102015119345A1 (de) 2016-05-19
DE102015119345B4 true DE102015119345B4 (de) 2019-03-14

Family

ID=55855496

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015119345.0A Active DE102015119345B4 (de) 2014-11-13 2015-11-10 Halbleiterfeldplatte für verbindungshalbleiterbauelemente

Country Status (2)

Country Link
US (1) US9590087B2 (de)
DE (1) DE102015119345B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US9653556B1 (en) * 2016-02-29 2017-05-16 Toshiba Corporation Field plate for high-voltage field effect transistors
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
CN107170796B (zh) * 2017-03-29 2020-05-05 西安电子科技大学 分段栅场板垂直型电流孔径功率器件及其制作方法
CN107170795B (zh) * 2017-03-29 2020-04-14 西安电子科技大学 源-漏复合场板垂直型电力电子器件
US11508821B2 (en) * 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
EP3818568A4 (de) 2018-07-06 2022-08-03 Analog Devices, Inc. Verbundvorrichtung mit rückseitenfeldplatte
CN112447837A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 一种高耐压的高电子迁移率晶体管
CN113707709B (zh) * 2021-07-26 2023-03-14 西安电子科技大学 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224047A1 (de) 2011-12-20 2013-06-27 Infineon Technologies Austria Ag Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
CN101976686A (zh) 2005-06-10 2011-02-16 日本电气株式会社 场效应晶体管
JP5670427B2 (ja) 2009-04-08 2015-02-18 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調
JP5481103B2 (ja) 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
US8878246B2 (en) * 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
JP5649347B2 (ja) 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8963162B2 (en) 2011-12-28 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor
KR101256466B1 (ko) 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
US9911813B2 (en) * 2012-12-11 2018-03-06 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
JP6186832B2 (ja) 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
US9123791B2 (en) * 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224047A1 (de) 2011-12-20 2013-06-27 Infineon Technologies Austria Ag Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE102015119345A1 (de) 2016-05-19
US9590087B2 (en) 2017-03-07
US20160141405A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102009028555B4 (de) Transistor
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE102012224047B4 (de) Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013003283B4 (de) Tunneltransistor und Verfahren
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102015118440A1 (de) Halbleiterbauelement
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102018133325B4 (de) Halbleitervorrichtung
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102013106622A1 (de) Durch mechanische Spannung gesteuerter HEMT
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
WO2014202409A1 (de) Transistor und verfahren zur herstellung eines transistors
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016102425A1 (de) Halbleiterbauelement
DE102013105714A1 (de) Monolithisch integrierter HEMT und Stromschutzvorrichtung
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE112016006723T5 (de) Halbleitereinrichtung
DE102015119515B4 (de) Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative