DE102019008579A1 - ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH - Google Patents

ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH Download PDF

Info

Publication number
DE102019008579A1
DE102019008579A1 DE102019008579.5A DE102019008579A DE102019008579A1 DE 102019008579 A1 DE102019008579 A1 DE 102019008579A1 DE 102019008579 A DE102019008579 A DE 102019008579A DE 102019008579 A1 DE102019008579 A1 DE 102019008579A1
Authority
DE
Germany
Prior art keywords
buried
section
buried region
channel layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019008579.5A
Other languages
English (en)
Inventor
Peter Moens
Abhishek Banerjee
Piet Vanmeerbeek
Frederick Johan G Declercq
Arno Stockman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102019008579A1 publication Critical patent/DE102019008579A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine elektronische Vorrichtung kann einen Transistor mit hoher Elektronenmobilität einschließen, der einen vergrabenen Bereich, eine Kanalschicht über dem vergrabenen Bereich, eine Gate-Elektrode, und eine Drain-Elektrode über dem vergrabenen Bereich einschließt. Der vergrabene Bereich kann sich zu der Gate-Elektrode hin erstrecken und liegt nicht darunter. Unter einem besonderen Gesichtspunkt kann die elektronische Vorrichtung ferner ein Halbleiterelement vom p-Typ einschließen, das über der Kanalschicht liegt. Die Gate-Elektrode kann über der Kanalschicht liegen, und ein Halbleiterelement vom p-Typ über der Kanalschicht. Die Drain-Elektrode kann über und in Kontakt mit dem vergrabenen Bereich und dem Halbleiterelement vom p-Typ liegen. Das Halbleiterelement vom p-Typ kann zwischen den Gate- und Drain-Elektroden angeordnet sein. In einer anderen Ausführungsform kann ein Source-seitiger vergrabener Bereich zusätzlich zu oder anstelle des vergrabenen Bereichs, der mit der Drain-Elektrode gekoppelt ist, verwendet werden.

Description

  • GEBIET DER OFFENBARUNG
  • Die vorliegende Offenbarung bezieht sich auf elektronische Vorrichtungen und insbesondere auf elektronische Vorrichtungen, die Transistoren mit hoher Elektronenmobilität mit vergrabenen Bereichen einschließen.
  • STAND DER TECHNIK
  • Transistoren mit hoher Elektronenmobilität können Verstärkungsmodus-Transistoren sein. Ein Typ eines solchen Transistors kann eine GaN-Gate-Struktur vom p-Typ einschließen. In einer Konfiguration wird eine Sperrschicht geätzt und das GaN vom p-Typ wird innerhalb der Öffnung ausgebildet. Transistoren mit GaN-Gate-Strukturen vom p-Typ weisen in der Regel im eingeschalteten Zustand einen höheren dynamischen Widerstand auf aufgrund eines durch Plasma verursachten Schadens von einer pGaN-Ätzung in Zugangsbereichen. Der Transistor kann im Vergleich zu Transistoren mit hoher Elektronenmobilität im Verarmungsmodus im eingeschalteten Zustand auch relativ hohe Gate-Leckströme aufweisen. Wenn das GaN vom p-Typ Mg einschließt, kann etwas Mg in die GaN-Kanalschicht diffundieren und den Durchlasswiderstand erhöhen.
  • Alternativ kann ein Verstärkungsmodus-Transistor mit einer dielektrischen Schicht als Teil der Gate-Struktur gebildet werden. Eine Sperrschicht kann geätzt werden und Plasmaschäden verursachen, die Grenzflächenzustände oder -fallen zwischen der geätzten (plasmabeschädigten) Halbleiteroberfläche und einem nachfolgend abgeschiedenen Gate-Dielektrikum erzeugen. Dies kann im Vergleich zu einem Transistor mit hoher Elektronenmobilität im Verarmungsmodus eine hohe Hysterese, eine Schwellwertspannungsinstabilität, relativ höhere Gate-Leckströme und einen relativ niedrigeren Gate-Spannungsübersteuerung verursachen. Eine weitere Verbesserung der Verstärkungsmodus-Transistoren mit hoher Elektronenmobilität ohne die zuvor genannten nachteiligen Komplikationen ist erwünscht.
  • Figurenliste
  • Ausführungsbeispiele sind beispielhaft dargestellt und nicht auf die beigefügten Figuren beschränkt.
    • 1 schließt eine Veranschaulichung einer Querschnittsansicht eines Abschnitts eines Werkstücks einschließlich eines Substrats, einer Übergitterstruktur, einer Pufferschicht und eines vergrabenen Bereichs auf der Drain-Seite ein.
    • 2 schließt eine Veranschaulichung einer Querschnittsansicht des Werkstücks aus 1 nach dem Bilden einer Kanalschicht, einer Sperrschicht und einer Gate-Elektrode ein.
    • 3 schließt eine Veranschaulichung einer Querschnittsansicht des Werkstücks von
    • 2 ein, nachdem die Bildung einer Verstärkungsmodus-HEMT-Struktur gemäß einer Ausführungsform im Wesentlichen abgeschlossen wurde.
    • 4 schließt eine Darstellung des minimalen lateralen Abstands zwischen dem vergrabenen Bereich und der Gate-Elektrode im Vergleich zur Nennspannung des HEMT ein.
    • 5 schließt eine Veranschaulichung einer Querschnittsansicht einer HEMT-Struktur ein, die ferner einen Source-seitigen vergrabenen Bereich gemäß einer anderen Ausführungsform einschließt.
    • 6 schließt eine Veranschaulichung einer Querschnittsansicht der HEMT-Struktur von 5 ein, die ferner einen leitfähigen Bereich gemäß einer anderen Ausführungsform einschließt.
    • 7 schließt eine Veranschaulichung einer Querschnittsansicht der HEMT-Struktur von 5 ein, die ferner einen leitfähigen Bereich gemäß einer anderen Ausführungsform einschließt.
    • 8 schließt eine Veranschaulichung einer Querschnittsansicht der HEMT-Struktur von 5 ein mit einem anderen Source-seitigen vergrabenen Bereich mit dickeren und dünneren Bereichen gemäß einer anderen Ausführungsform.
    • 9 schließt eine Veranschaulichung einer Querschnittsansicht eines rückwärts sperrenden Verstärkungsmodus-HEMT gemäß einer anderen Ausführungsform ein.
    • 10 schließt eine Veranschaulichung einer Querschnittsansicht der HEMT-Struktur mit einem Source-seitigen vergrabenen Bereich ein, die mit einer hinteren Sperr-Elektrode gemäß einer anderen Ausführungsform gekoppelt ist.
    • 11 schließt eine Veranschaulichung einer Querschnittsansicht der HEMT-Struktur einschließlich vergrabenen Bereichen ein, wobei der HEMT gemäß einer weiteren Ausführungsform als ein bidirektionaler Transistor ausgebildet ist.
  • Einem Fachmann ist klar, dass Elemente in den Figuren für Einfachheit und Klarheit veranschaulicht und nicht notwendigerweise maßstabsgetreu gezeichnet wurden. Beispielsweise können die Abmessungen einiger der Elemente in den Figuren relativ zu anderen Elementen übertrieben sein, um dazu beizutragen, das Verständnis von Ausführungsformen der Erfindung zu verbessern.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung in Kombination mit den Figuren wird bereitgestellt, um das Verständnis der hierin offenbarten Lehren zu unterstützen. Die folgende Erörterung konzentriert sich auf spezifische Implementierungen und Ausführungsformen der Lehren. Dieser Fokus wird bereitgestellt, um die Beschreibung der Lehren zu unterstützen, und sollte nicht als eine Beschränkung des Umfangs oder der Anwendbarkeit der Lehren interpretiert werden. Jedoch können andere Ausführungsformen auf der Grundlage der in dieser Anmeldung offenbarten Lehren verwendet werden.
  • Ein III-V-Material soll ein Material bedeuten, das mindestens ein Element der Gruppe 13 und mindestens ein Element der Gruppe 15 einschließt. Ein III-N-Material soll ein Halbleitermaterial bedeuten, das mindestens ein Element der Gruppe 13 und Stickstoff enthält.
  • Der Ausdruck „Basis-Halbleitermaterial“ soll ein Halbleitermaterial ohne Rücksicht auf das Vorhandensein, die Abwesenheit oder den Typ eines aliovalenten Dotierstoffs in Bezug auf das Halbleitermaterial bedeuten. Zum Beispiel haben ein unbeabsichtigt dotiertes GaN, ein dotiertes GaN vom p-Typ und ein dotiertes GaN vom n-Typ alle GaN als Basis-Halbleitermaterial. GaN und AlaGa(1-a)N, wobei 0,1 < a ≤ 1, unterschiedliche Basis-Halbleitermaterialien sind.
  • Mit Bezug auf Richtungen und Dimensionen bezieht sich der Begriff „lateral“ und seine Varianten auf eine Richtung oder Dimension entlang einer Primäroberfläche eines Werkstücks oder eine Ebene parallel zu der ersten Oberfläche. Die Primäroberfläche kann einer Oberfläche einer Schicht in dem Werkstück entsprechen. Zwei Komponenten können in verschiedenen Höhen liegen und durch einen Abstand in einer x-Achse, einer y-Achse oder sowohl in der x- und y-Achsen getrennt sein, wobei die x- und y-Achsen senkrecht zueinander sind. Laterale Dimensionen berücksichtigen keine vertikalen oder z-Achsenversätze.
  • Die Begriffe „normaler Betrieb“ und „normaler Betriebszustand“ beziehen sich auf Bedingungen, auf die der Betrieb einer elektronischen Komponente oder elektronischen Vorrichtung ausgelegt ist. Die Bedingungen können aus einem Datenblatt oder anderen Informationen bezüglich Spannungen, Strömen, Kapazität, Widerstand oder anderen elektrischen Parametern erlangt werden. Somit schließt der normale Betrieb nicht den Betrieb einer elektrischen Komponente oder Vorrichtung weit über die Auslegungsgrenzen hinaus ein.
  • Die Begriffe „umfasst“, „umfassend“, „beinhaltet“, „einschließlich“, „weist auf“, „aufweisend“ oder irgendeine andere Variation davon, sollen einen nicht ausschließlichen Einschluss abdecken. So ist beispielsweise ein Verfahren, ein Artikel oder eine Vorrichtung, die eine Liste von Merkmalen umfasst, nicht unbedingt nur auf diese Merkmale beschränkt, sondern kann auch andere Merkmale beinhalten, die nicht ausdrücklich aufgeführt sind oder einem solchen Verfahren, Artikel oder einer Vorrichtung inhärent sind. Ferner, sofern nicht ausdrücklich gegenteilig angegeben, bezieht sich „oder“ auf ein einschließendes oder, nicht auf ein ausschließendes oder. Zum Beispiel ist eine Bedingung A oder B durch jede der folgenden erfüllt: A ist wahr (oder vorhanden) und B ist falsch (oder nicht vorhanden), A ist falsch (oder nicht vorhanden) und B ist wahr (oder vorhanden), und sowohl A als auch B sind wahr (oder vorhanden).
  • Ebenso wird die Verwendung von „ein“ oder „eine“ verwendet, um hier beschriebene Elemente und Komponenten zu beschreiben. Dies geschieht lediglich aus Gründen der Zweckmäßigkeit und um einen allgemeinen Eindruck vom Umfang der Erfindung zu vermitteln. Diese Beschreibung sollte so gelesen werden, dass sie eines, mindestens eines oder den Singular sowie den Plural beinhaltet oder umgekehrt, es sei denn, es ist klar, dass dies anders gemeint ist. Wenn zum Beispiel ein einzelnes Element hierin beschrieben wird, kann mehr als ein Element anstelle eines einzelnen Elements verwendet werden. In ähnlicher Weise kann, wenn mehr als ein Element hierin beschrieben wird, ein einzelnes Element für dieses mehr als eine Element ersetzt werden.
  • Die Verwendung des Wortes „etwa“, „ungefähr“ oder „im Wesentlichen“ soll bedeuten, dass ein Wert eines Parameters nahe einem angegebenen Wert oder einer angegebenen Position liegt. Geringfügige Abweichungen können jedoch dazu führen, dass die Werte oder Positionen nicht genau wie angegeben sind. So sind Differenzen von bis zu zehn Prozent (10 %) für den Wert sinnvolle Unterschiede zum Idealziel gemäß der genauen Beschreibung.
  • Die Gruppennummern, die den Spalten des Periodensystems der Elemente entsprechen, basieren auf dem Periodensystem der Elemente der IUPAC, Version vom 28. November 2016.
  • Sofern nicht anders definiert, haben alle technischen und wissenschaftlichen Begriffe die gleiche Bedeutung, wie sie allgemein von einem Fachmann auf dem Gebiet verstanden werden, zu dem diese Erfindung gehört. Die Materialien, Verfahren und Beispiele sind nur veranschaulichend zu verstehen und nicht dazu gedacht, einschränkend zu sein. Soweit hierin nicht beschrieben, sind viele Details zu bestimmten Materialien und Verarbeitungshandlungen konventionell und finden sich in Lehrbüchern und anderen Quellen des Halbleiter- und Elektronikfachbereichs.
  • Ein Transistor mit hoher Elektronenmobilität (High Electron Mobility Transistor, HEMT) im Verstärkungsmodus kann einen vergrabenen Bereich einschließen, der eine bessere Leistung als ein Verstärkungsmodus-HEMT ohne einen vergrabenen Bereich aufweist. In einigen Ausführungsformen liegt eine Diode zwischen dem vergrabenen Bereich und einem zweidimensionalen Elektronengas (2DEG), wobei der vergrabene Bereich die Anode der Diode ist. In einem ausgeschalteten Zustand kann die Diode in Durchlassrichtung vorgespannt werden, und der vergrabene Bereich kann Löcher in die Kanalschicht injizieren, um sich mit eingefangenen Elektronen zu rekombinieren und den dynamischen Widerstand im eingeschalteten Zustand zu reduzieren oder zu eliminieren. Der laterale Abstand zwischen einem vergrabenen Drain-seitigen Bereich kann so gewählt werden, dass Löcher entlang der gesamten Kanalschicht, die sich lateral zwischen der Gate-Elektrode und der Drain-Elektrode befindet, injiziert werden können. Ferner kann der vergrabene Drain-seitige Bereich, wenn er sich in einem ausgeschalteten Zustand befindet, das maximale elektrische Feld an dem Drain-Rand in dem Drain-Bereich senken. Eine Drain-seitige Feldplatte kann oder kann nicht mit dem Drain-seitigen vergrabenen Bereich verwendet werden, und der Drain-seitige vergrabene Bereich oder die Kombination aus einer Drain-seitigen Feldplatte und einem Drain-seitigen vergrabenen Bereich kann optimiert und verändert werden, um ein gewünschtes elektrisches Feld zu erzielen. In einem eingeschalteten Zustand kann ein vergrabener Bereich mit einem positiven Potential in Bezug auf das 2DEG die Elektronendichte innerhalb des 2DEG erhöhen und den Widerstand im eingeschalteten Zustand (Rdson) reduzieren.
  • In einer anderen Ausführungsform kann ein vergrabener Source-Bereich mit einer Source-Elektrode oder einer hinteren Sperr-Elektrode gekoppelt sein. Ein relativ dickerer Abschnitt des Source-seitigen vergrabenen Bereichs unter einer Gate-Elektrode kann mit zu einer doppelten Verarmung des Kanals des HEMT beitragen, und ein relativ dünnerer Abschnitt, der relativ weiter entfernt von dem 2DEG liegt, mit der Erhöhung der 2DEG-Elektronendichte. Der dickere Abschnitt kann durch einen anderen relativ dünneren Abschnitt ersetzt werden (der Source-seitige vergrabene Bereich kann eine im Wesentlichen gleichförmige Dicke ähnlich dem dünneren Abschnitt aufweisen), der für den Betrieb im Dritten Quadranten (3Q) vorteilhaft sein kann. Ein Abschnitt des Source-seitigen vergrabenen Bereichs kann sich über die Gate-Elektrode hinaus erstrecken, um dabei zu helfen, das 2DEG vor der Substratspannung abzuschirmen.
  • In einem Gesichtspunkt kann eine elektronische Vorrichtung einen Transistor mit hoher Elektronenmobilität einschließen, der einen vergrabenen Bereich, eine Kanalschicht über dem vergrabenen Bereich, eine Gate-Elektrode und eine Drain-Elektrode über dem vergrabenen Bereich einschließt. Der vergrabene Bereich kann sich zu der Gate-Elektrode hin erstrecken und liegt nicht darunter.
  • In einem weiteren Gesichtspunkt kann eine elektronische Vorrichtung einen Transistor mit hoher Elektronenmobilität einschließen, der einen vergrabenen Bereich, eine Kanalschicht über dem vergrabenen Bereich, eine Gate-Elektrode über der Kanalschicht, ein Halbleiterelement vom p-Typ über der Kanalschicht und eine Drain-Elektrode, die über dem vergrabenen Bereich und dem Halbleiterelement vom p-Typ liegt und diese berührt, einschließen. Das Halbleiterelement vom p-Typ kann zwischen den Gate- und Drain-Elektroden angeordnet sein.
  • 1 schließt eine Querschnittsansicht eines Abschnitts eines Werkstücks 100 ein, das ein Substrat 102, eine Übergitter-Struktur (Super Lattice Structure, SLS) 104, eine Pufferschicht 106 und einen vergrabenen Bereich 108 einschließen kann. Das Substrat 102 kann Silizium, Saphir (monokristallines Al2O-3), Siliziumcarbid (SiC), Aluminiumnitrid (AlN), Galliumoxid (Ga2O3), Spinell (MgAl2O4) oder ein weiteres geeignetes, im Wesentlichen monokristallines Material oder dergleichen einschließen. Die Auswahl des jeweiligen Materials und die Kristallorientierung entlang der Primäroberfläche kann in Abhängigkeit von der Zusammensetzung der darüber liegenden Halbleiterschichten gewählt werden.
  • Die SLS 104 kann ein III-V-Halbleiter-Grundmaterial, wie beispielsweise ein III-N-Halbleiter-Grundmaterial, einschließen. In einer Ausführungsform kann die SLS AlxGa(1-x)N einschließt, wobei 0 ≤ x ≤ 1 ist. Die Zusammensetzung der SLS 104 kann von der Zusammensetzung der anschließend gebildeten Kanalschicht und der ausgelegten Betriebsspannung des HEMT abhängen. Die Zusammensetzung der SLS 104 kann in Abhängigkeit von der Dicke so verändert werden, sodass die SLS 104 einen relativ höheren Aluminiumgehalt näher am Substrat 102 und einen relativ höheren Galliumgehalt näher an der Kanalschicht aufweist. In einer bestimmten Ausführungsform kann der Kationen-(Metallatom) Gehalt in der SLS 104 nahe dem Substrat 102 10 Atom-% bis 100 Atom-% Al mit dem Rest-Ga betragen und der Kationengehalt in der SLS 104 nahe der Kanalschicht kann 0 Atom-% bis 50 Atom-% Al mit dem Rest Ga betragen. In einer weiteren Ausführungsform kann die SLS 104 eine Vielzahl von Filmen einschließen. Die SLS 104 kann eine Dicke im Bereich von etwa 0,5 Mikrometer bis 10 Mikrometer aufweisen.
  • Die Pufferschicht 106 kann ein III-V-Halbleiter-Grundmaterial, wie beispielsweise ein III-N-Halbleiter-Grundmaterial, einschließen. In einer Ausführungsform kann die Pufferschicht 106 AlaGa(1-a)N einschließen, wobei 0 ≤ a ≤ 0,1 ist. In einer bestimmten Ausführungsform schließt die Pufferschicht GaN (a=0) ein. Die Pufferschicht 106 kann Elektronenakzeptoren einschließen, und die Akzeptoren können Kohlenstoff sein. In einer Ausführungsform kann Kohlenstoff aus einem Ausgangsgas (z. B. Ga(CH3)3) kommen, wenn die metallorganische chemische Gasphasenabscheidung (MOCVD) zur Bildung der Pufferschicht 106 verwendet wird. Die Dotierstoffkonzentration kann mindestens 1×1017 Atome/cm3 betragen. In einer Ausführungsform kann die Dotierstoffkonzentration höchstens 1×1021 Atome/cm3 betragen. Die Pufferschicht 106 kann eine Dick im Bereich von 50 nm bis 500 nm aufweisen.
  • Der vergrabene Bereich 108 kann ein Halbleitermaterial vom p-Typ einschließen, das ein III-V-Halbleiter-Grundmaterial, wie etwa ein III-N-Halbleiter-Grundmaterial, einschließt. Der vergrabene Bereich 108 kann anfänglich als eine III-V-Halbleiterschicht über der gesamten Pufferschicht 106 ausgebildet werden. Die III-V-Halbleiterschicht kann AlxGa(1-x)N einschließen, wobei 0 ≤ x ≤ 0,3 ist. In einer bestimmten Ausführungsform, ist die III-V-Halbleiterschicht eine GaN-Schicht (x = 0). Der Dotierstoff vom p-Typ kann Mg, Ca, Cd, C oder dergleichen einschließen. Der Dotierstoff vom p-Typ kann aufgenommen werden, während die III-V-Halbleiterschicht des vergrabenen Bereichs 108 expandiert, wobei die III-V-Halbleiterschicht, nachdem diese expandiert ist, dotiert werden kann. Die Dotierstoffkonzentration vom p-Typ kann mindestens 1×1016 Atome/cm3, mindestens 1×1011 Atome/cm3 oder mindestens 1×1018 Atome/cm3 betragen. In einer Ausführungsform kann die Dotierstoffkonzentration höchstens 1×1021 Atome/cm3 betragen. In einer Ausführungsform kann die III-V-Halbleiterschicht eine Dicke in einem Bereich von 5 nm bis 500 nm aufweisen. Die III-V-Halbleiterschicht kann strukturiert werden, um den vergrabenen Bereich 108 zu bilden. Die Positionsbeziehung zwischen dem vergrabenen Bereich 108 und anderen nachfolgend gebildeten Komponenten der HEMT-Struktur wird später in dieser Beschreibung beschrieben.
  • In einer Ausführungsform können die SLS 104, die Pufferschicht 106 und die III-V-Halbleiterschicht für den vergrabenen Bereich 108 ausgebildet werden, ohne das Werkstück zwischen dem Bilden irgendeiner oder mehrerer der Schichten der Luft auszusetzen. In einer Ausführungsform kann jede der SLS 104, der Pufferschicht 106 und der III-V-Halbleiterschicht epitaktisch von ihrer entsprechenden darunter liegenden Schicht expandiert werden. In einer bestimmten Ausführungsform können die SLS 104, die Pufferschicht 106 und die III-V-Halbleiterschicht unter Verwendung einer metallorganischen chemischen Gasphasenabscheidung (Metal Organic Chemical Vapor Deposition, MOCVD), einer Molekularstrahlepitaxie (MBE) oder dergleichen gebildet werden.
  • 2 schließt das Werkstück nach dem Bilden einer Kanalschicht 206 mit einer Primäroberfläche 207, einer Sperrschicht 208, und einer Gate-Elektrode 210 ein. Die Kanalschicht 206 kann ein III-V-Halbleitergrundmaterial, wie etwa ein III-N-Halbleiter-Grundmaterial, einschließen. In einer Ausführungsform können die Pufferschicht 106 und die Kanalschicht 206 das gleiche Halbleiter-Grundmaterial enthalten. In einer Ausführungsform kann die Kanalschicht 206 AlxGa(1-x)N einschließen, wobei 0 ≤ x ≤ 0,1 ist. In einer bestimmten Ausführungsform ist die Kanalschicht 206 eine GaN-Schicht (x = 0). Die Kanalschicht 206 kann unbeabsichtigt dotiert sein oder mit einem Elektronendonator(n-Typ)-Dotierstoff oder einem Elektronenakzeptor(p-Typ)-Dotierstoff dotiert sein. Ein 2DEG 200 kann in der Nähe der Grenzfläche der Kanalschicht 206 und der Sperrschicht 208 gebildet werden und ist für eine hohe Mobilität und einen geringeren Widerstand der Transistorstruktur verantwortlich, wenn diese sich im eingeschalteten Zustand befindet. Der vergrabene Bereich 108 kann die Elektronendichte in der 2DEG 200 beeinflussen. Jede Verringerung der Elektronendichte innerhalb der 2DEG 200 erhöht den Widerstand im eingeschalteten Zustand des Transistors. In einer Ausführungsform kann die Konzentration von Akzeptoren (wenn die Träger Elektronen sind) oder Donatoren (wenn die Träger Löcher sind) in der Kanalschicht 206 so gering wie möglich gehalten werden. Somit weist die Kanalschicht 206 eine deutlich geringere Dotierstoffkonzentration (z. B. C-Gehalt) im Vergleich zu der Pufferschicht 106 auf.
  • In einer bestimmten Ausführungsform ist die niedrigste Elektronenfallenkonzentration in der Kanalschicht 206 erwünscht, kann aber durch Wachstums- oder Abscheidungsbedingungen und Reinheit der Vorläufer begrenzt sein. So kann etwas Kohlenstoff eingearbeitet werden, wenn die Kanalschicht 206 expandiert ist, und dieser Kohlenstoff kann zu einer unbeabsichtigten Dotierung führen. Der Kohlenstoffgehalt kann durch Steuern der Abscheidungsbedingungen, wie beispielsweise der Abscheidungstemperatur und der Durchflussmengen, gesteuert werden. In einer Ausführungsform weist die Kanalschicht 206 eine Trägerverunreinigungskonzentration auf, die größer als 0 und kleiner als 1×1017 Atome/cm3 ist. In einer weiteren Ausführungsform liegt die Trägerverunreinigungskonzentration in einem Bereich von 1×1013 Atome/cm3 bis 1×1011.
  • Die Dicke der Kanalschicht 206 ist so gewählt, dass die Tiefe des vergrabenen Bereichs 108 von der Primäroberfläche 207 ausreichend ist, um ein 2DEG, das sich entlang einer Grenzfläche zwischen der Kanalschicht 206 und der Sperrschicht 208 befindet, nicht zu vermindern. Ferner kann die Dicke der Kanalschicht 206 so gewählt werden, dass die Primäroberfläche 207 planar über dem Werkstück liegt, einschließlich Bereichen, in denen der vergrabene Bereich 108 nicht vorhanden ist. Wenn die Kanalschicht 206 zu dick ist, kann die Wirksamkeit des vergrabenen Bereichs 108 und der Pufferschicht 106 wesentlich reduziert werden. Wie hierin verwendet, entspricht die Dicke der Kanalschicht 206 der Dicke der Beabstandung des vergrabenen Bereichs 108, wenn nicht das Gegenteil angegeben ist. Unter Bezugnahme auf 2 entspricht die Dicke der Kanalschicht 206 dem Abstand zwischen der Pufferschicht 106 und der Sperrschicht 208. In einer Ausführungsform weist die Kanalschicht 206 eine Dicke von mindestens 20 nm auf, und in einer weiteren Ausführungsform weist die Kanalschicht 206 eine Dicke von höchstens 4000 nm auf. In einer bestimmten Ausführungsform liegt die Dicke der Kanalschicht 206 in einem Bereich von 50 nm bis 500 nm.
  • Die Sperrschicht 208 kann ein III-V-Halbleiter-Grundmaterial, wie etwa ein III-N-Halbleiter-Grundmaterial, einschließen. In einer bestimmten Ausführungsform kann die Sperrschicht AlyInzGa(1-y-z)N einschließen, wobei 0 < y ≤ 1,0, 0 ≤ z ≤ 0,3 und 0 < (y+z) ≤ 1,0. ist. Die Sperrschicht 208 kann einen einzelnen Film oder eine Vielzahl von Filmen einschließen. Wenn die Sperrschicht 208 eine Vielzahl von Filmen einschließt, kann der Aluminiumgehalt im Wesentlichen gleich bleiben oder mit zunehmendem Abstand von der Kanalschicht 206 zunehmen. Mit zunehmendem Aluminiumgehalt in der Sperrschicht 208 kann die Dicke der Sperrschicht 208 relativ dünner sein. In einer Ausführungsform weist die Sperrschicht 208 eine Dicke von mindestens 5 nm auf, und in einer weiteren Ausführungsform weist die Sperrschicht 208 eine Dicke von höchstens 150 nm auf. In einer bestimmten Ausführungsform weist die Sperrschicht 208 eine Dicke in einem Bereich von 10 nm bis 90 nm auf.
  • Die Gate-Elektrode 210 kann irgendeine beliebige Zusammensetzung, Dicke und Bildungstechnik aufweisen, wie sie zuvor in Bezug auf den vergrabenen Bereich 108 erörtert wurden. Die Gate-Elektrode 210 kann die gleiche oder eine unterschiedliche Zusammensetzung im Vergleich zu dem vergrabenen Bereich 108 aufweisen, die Gate-Elektrode 210 kann die gleiche oder eine unterschiedliche Dicke im Vergleich zu dem vergrabenen Bereich 108 aufweisen, und die Gate-Elektrode 210 kann unter Verwendung derselben Technik wie der vergrabene Bereich 108 in gleicher oder verschiedener Weise ausgebildet sein. In einer Ausführungsform kann die Gate-Elektrode 210 im Vergleich zu dem vergrabenen Bereich 108 dicker sein.
  • In einer Ausführungsform können die Kanalschicht 206, die Sperrschicht 208 und die III-V-Halbleiterschicht für die Gate-Elektrode 210 gebildet werden, ohne das Werkstück zwischen dem Bilden irgendeiner oder mehrerer der Schichten der Luft auszusetzen. In einer Ausführungsform kann jede der Kanalschichten 206, die Sperrschicht 208 und die III-V-Halbleiterschicht epitaktisch von ihrer entsprechenden darunter liegenden Schicht expandiert werden. In einer bestimmten Ausführungsform können die Kanalschicht 206, die Sperrschicht 208 und die III-V-Halbleiterschicht unter Verwendung von MOCVD, MBE oder dergleichen gebildet werden.
  • Das Vorhandensein des vergrabenen Bereichs 108 und der Gate-Elektrode 210 ermöglicht, dass die Flächendichte der Elektronen innerhalb der 2DEG 200 in einem Bereich lateral zwischen und nahe den Rändern des vergrabenen Bereichs 108 und der Gate-Elektrode 210 im Vergleich zu anderen Bereichen der 2DEG 200 niedriger ist. Der vergrabene Bereich 108 und die Gate-Elektrode 210 sind durch einen lateralen Abstand 222 lateral voneinander beabstandet. Ein vorgeschlagener Minimalwert für den lateralen Abstand 222 hängt von der Spannung ab, welche die HEMT-Struktur unterstützen soll. Überlegungen für den Wert der lateralen Beabstandung 222 werden unter Bezugnahme auf 4 ausführlicher besprochen. 3 veranschaulicht den HEMT nach dem Bilden einer Zwischenebenen-Dielektrik-(ILD) Schicht 300, einer Drain-Elektrode 322, einer Gate-Zwischenverbindung 324 und einer Source-Elektrode 326. Die Veranschaulichung in 3 ist eine vereinfachte Version der ILD-Schicht 300, der Drain-Elektrode 322, der Gate-Zwischenverbindung 324 und der Source-Elektrode 326. Eine genauere Darstellung und Beschreibung findet sich in der US-Anmeldung, 9673311 , die für ihre Beschreibung der isolierenden und leitfähigen Schichten, die zur Bildung von ILD-Schichten, Elektroden, Zwischenverbindungen und Feldplatten (auch Abschirmplatten genannt) verwendet werden, einbezogen ist. Die folgende Erörterung konzentriert sich mehr auf die Drain-Elektrode 322 in Bezug auf den vergrabenen Bereich 108.
  • Ein Abschnitt einer Kontaktöffnung für die Drain-Elektrode 322 erstreckt sich durch die ILD-Schicht 300, die Sperrschicht 208 und die Kanalschicht 206. In einer Ausführungsform liegt der vergrabene Bereich 108 entlang des Abschnitts der Kontaktöffnung für die Drain-Elektrode 322. Ein Abschnitt der Drain-Elektrode 322 kann zu diesem Zeitpunkt gebildet werden. Andere Abschnitte der Kontaktöffnung und der leitfähigen Schichten für die Drain-Elektrode 322 können gebildet werden, wenn Kontaktöffnungen und leitfähige Schichten für die Source-Elektrode 326 und die Gate-Zwischenverbindung 324 ausgebildet werden. Die obersten Ebenen der Source-Elektrode 326 und der Gate-Zwischenverbindung 324 können die Feldplatten 3262 und 3242 einschließen. Die Feldplatte 3262 erstreckt sich über die Gate-Elektrode 210 hinaus in Richtung der Drain-Elektrode 322, und die Feldplatte 3242 erstreckt sich über die Gate-Elektrode 210 hinaus in Richtung der Drain-Elektrode 322. Wie in 3 veranschaulicht, erstreckt sich die Feldplatte 3262 im Vergleich zu der Feldplatte 3242 lateral weiter in Richtung der Drain-Elektrode 322. Ein Abschnitt der Feldplatte 3262 erstreckt sich über den vergrabenen Bereich 108. In einer anderen Ausführungsform können sich die Feldplatten 3242 und 3262 in andere laterale Abstände erstrecken als die Beschriebenen. Ferner können mehr oder weniger Feldplatten verwendet werden, je nach Bedarf oder Wunsch.
  • Der vergrabene Bereich 108 und die Gate-Elektrode 210 sind durch den lateralen Abstand 222 getrennt. Der laterale Abstand 222 kann einen niedrigeren Wert aufweisen, weil innerhalb des Halbleitermaterials die kritischen elektrischen Felder, die aufrechterhalten werden können, höher sind als an den Grenzflächen (z. B. der Grenzfläche zwischen der Sperrschicht 208 und der dielektrischen Schicht 300). Dies liegt an der besseren Kristallqualität innerhalb des Halbleitermaterials. Aufgrund der höheren kritischen Felder ist ein geringerer Abstand erforderlich, um die gleiche Spannung aufrecht zu erhalten. 4 schließt ein Diagramm der Spannung als eine Funktion des minimalen lateralen Abstands zwischen dem vergrabenen Bereich 108 und der Gate-Elektrode 210 ein. In der Regel beträgt für einen lateralen HEMT-Transistor die Nennspannung (rated Voltage, Vrated) 2/3 der Durchbruchspannung (breakdown Voltage, Vbd). Um eine gegebene Vrated zu unterstützen, kann der laterale Abstand folgendermaßen sein: y ≥ 7,5 ( x ) + 0,3
    Figure DE102019008579A1_0001
    wobei:
    • y der laterale Abstand in Einheiten von Mikrometern ist, und
    • x die Vrated, in Einheiten von kV ist.
  • Die Merkmale der HEMT-Struktur sind bemerkenswert. Da der vergrabene Bereich 108 von der 2DEG entfernt liegt und daher die Feldplatten 3242 und 3262 nicht signifikant beeinflusst, die es ermöglichen, dass das 2DEG 200 vermindert wird, wenn das HEMT im ausgeschalteten Zustand ist. Der vergrabene Bereich 108 ist ausreichend tief, so dass er die 2DEG 200 nicht durch einen Anstieg der Energie des Leitungsbands vermindert. Im ausgeschalteten Zustand ist eine Diode, die entlang einer Grenzfläche des vergrabenen Bereichs 108 und der Kanalschicht 206 ausgebildet ist, in Durchlassrichtung vorgespannt, und der vergrabene Bereich 108 kann Löcher in die Kanalschicht 206 injizieren. Diese Löcher können mit den eingefangenen Elektronen in der Kanalschicht 206 rekombinieren, und daher wird der dynamische Durchlasswiderstand wesentlich verringert oder beseitigt. Da der vergrabene Bereich 108 sich signifikant in Richtung der Gate-Elektrode 210 erstreckt, können Löcher im Wesentlichen entlang des gesamten lateralen Spalts zwischen der Gate-Elektrode 210 und der Drain-Elektrode 322 injiziert werden. In dem ausgeschalteten Zustand kann der vergrabene Bereich 108 als eine Feldplatte dienen und das maximale elektrische Feld am Rand der Drain-Elektrode 322 und im Driftbereich entlang der 2DEG 200 lateral zwischen der Gate-Elektrode 210 und der Drain-Elektrode 322 verringern. Wenn sich der HEMT in einem eingeschalteten Zustand befindet, kann der vergrabene Bereich 108 ein positives Potential in Bezug auf die 2DEG 200 aufweisen und ermöglichen, dass sich die Elektronendichte innerhalb der 2DEG 200 erhöht und Rdson verringert wird.
  • Andere Ausführungsformen können verwendet werden. In einer Ausführungsform (nicht veranschaulicht) kann eine weitere Schicht ähnlich der Pufferschicht 106 nach dem Ausbilden des vergrabenen Bereichs 108 und vor der Bildung der Kanalschicht 206 gebildet werden. Die zusätzliche Schicht kann irgendeine beliebige Zusammensetzung, Dicke aufweisen und unter Verwendung irgendeiner der Techniken, die beim Bilden der Pufferschicht 106 verwendet werden, gebildet werden. Die zusätzliche Schicht kann dazu beitragen, Löcher zu verteilen, um eine größere Lochkonzentration bereitzustellen. In einer Ausführungsform kann die zusätzliche Schicht eine Dicke in einem Bereich von 10 nm bis 500 nm aufweisen.
  • In einer weiteren Ausführungsform kann ein vergrabener Bereich auf der Source-Seite des HEMT verwendet werden. 5 schließt eine Veranschaulichung einer solchen Ausführungsform ein, die einen Drain-seitigen vergrabenen Bereich 508 und einen Source-seitigen vergrabenen Bereich 518 einschließt. Der Source-seitige vergrabene Bereich 518 kann dabei helfen, die Energie des Leitungsbandes anzuheben und dabei helfen, die Schwellenspannung zu erhöhen. Der Source-seitige vergrabene Bereich 518 kann die Notwendigkeit zur Abschirmung von Platten, die über dem 2DEG 200 liegen, vermeiden, wie später in dieser Patentschrift beschrieben wird. Die vergrabenen Bereiche 508 und 518 sind voneinander beabstandet und können einen lateralen Abstand 522 haben, der irgendeinen der Werte aufweist, wie sie zuvor in Bezug auf den lateralen Abstand 222 beschrieben wurden.
  • Der Drain-seitige vergrabene Bereich 508 ähnelt dem vergrabenen Bereich 208 mit einem relativ dünneren Abschnitt 5082 und schließt ferner einen relativ dickeren Abschnitt 5080 unter der Drain-Elektrode 322 ein. Der Source-seitige vergrabene Bereich 518 ist ein Spiegelbild des Drain-seitigen vergrabenen Bereichs 508 und verfügt über einen relativ dickeren Abschnitt 5180 unter der Source-Elektrode 526 und einen relativ dünneren Abschnitt 5182, der sich von dem dickeren Abschnitt 5180 zu dem Drain-seitigen vergrabenen Bereich 508 erstreckt. Die relativ dickeren Abschnitte der vergrabenen Bereiche 508 und 518 können eine größere Prozessmarge zulassen, wenn die Drain- und Source-Elektroden 322 und 526 gebildet werden, um die Wahrscheinlichkeit des Ätzens durch die vergrabenen Bereiche 508 und 518 und des Erreichens der Pufferschicht 106 zu reduzieren. Die dünneren Abschnitte 5082 und 5182 der vergrabenen Bereiche 508 und 518 können Dicken aufweisen, wie sie zuvor bezüglich des vergrabenen Bereichs 108 beschrieben wurden, und die dickeren Abschnitte 5080 und 5180 können Dicken in einem Bereich von 1,5 bis 10-mal dicker als die dünneren Abschnitte 5082 und 5182 aufweisen. In einer bestimmten Ausführungsform können die Dicken der dickeren Abschnitte 5080 und 5180 in einem Bereich von 50 nm bis 900 nm dick sein. In einer anderen Ausführungsform kann der Source-seitige vergrabene Bereich 518 ohne den Drain-seitig vergrabenen Bereich 508 verwendet werden.
  • In einer Ausführungsform kann der Source-seitige vergrabene Bereich 518 einen höheren Widerstand als gewünscht aufweisen. Dementsprechend kann in einer anderen Ausführungsform ein leitfähiger Bereich 618 über dem gesamten Source-seitigen vergrabenen Bereich 518 liegen, wie in 6 veranschaulicht, oder kann unter einem Abschnitt des Source-seitigen vergrabenen Bereichs 518 liegen, wie in 7 veranschaulicht. Der leitfähige Bereich 618 kann ermöglichen, die Spannungsdifferenz entlang einer Länge des Source-seitigen vergrabenen Bereichs 518 zu reduzieren. In einer Ausführungsform kann der leitfähige Bereich 618 eine positive Ladung bereitstellen und AljGa(1-j)N einschließen, wobei 0 < j ≤ 1 ist. Bei einer solchen Ausführungsform kann sich der leitfähige Bereich 618 entlang des gesamten vergrabenen Bereichs 518 erstrecken.
  • In einer weiteren Ausführungsform kann der leitfähige Bereich 618 stark n-Typ-dotiertes AlkGa(1-k)N einschließen, wobei 0 ≤ k ≤ 1 ist. Die Dotierungskonzentration des n-Typdotierten AlkGa(1-k)N kann irgendeine der zuvor in Bezug auf den vergrabenen Bereich 108 beschriebene Konzentrationen sein. In einer bestimmten Ausführungsform, kann AlkGa(1-k)N GaN sein und eine höhere Dotierstoffkonzentration im Vergleich zu einer Dotierstoffkonzentration vom p-Typ des Source-seitigen vergrabenen Bereichs 518 aufweisen. Das n-Typ-dotierte AlkGa(1-k)N kann entlang des gesamten vergrabenen Bereichs 518 verwendet werden, wie in 6 veranschaulicht. In einer anderen Ausführungsform kann sich ein Abschnitt des vergrabenen Bereichs 518 entlang eines lateralen Endes des leitfähigen Bereichs 618 erstrecken, wie in 7 veranschaulicht. Der Abschnitt des vergrabenen Bereichs 518 kann eine Sperrdiode bilden, die den Leckstrom zwischen der Source- und der Drain-Elektrode der HEMT-Struktur reduziert.
  • Die Source-Elektrode 526 in den 5 bis 7 kann eine Struktur ähnlich der Drain-Elektrode 322 aufweisen. Ein Abschnitt der Source-Elektrode 526 kann über der oberen Oberfläche der Sperrschicht 208 liegen und diese berühren, und ein anderer Abschnitt der Source-Elektrode 526 kann einen darunter liegenden Bereich berühren. Bei der in 5 veranschaulichten Ausführungsform können die Drain- und Source-Elektroden 322 und 526 unter Verwendung der gleichen Prozesssequenz gebildet werden. Mit Bezug auf die Ausführungsformen, die in 6 und 7 veranschaulicht sind, kann ein Abschnitt der Kontaktöffnung verlängert werden, um einen ohmschen Kontakt mit dem leitfähigen Bereich 618 herzustellen.
  • 8 schließt eine Querschnittsansicht einer anderen Ausführungsform ein, in der ein Source-seitiger vergrabener Bereich 818 die Abschnitte 8180, 8182, 8184 und 8186 einschließt. Die Abschnitte 8180 und 8184 sind relativ dicker als die Abschnitte 8182 und 8186 und stellen eine lokale hintere Sperre unter der Gate-Elektrode 210 bereit, was zu einer doppelten Verarmung des Kanals führt. Die lokale hintere Sperre kann durch ein gestuftes Profil des vergrabenen Bereichs 818 mit der Source-Elektrode 526 verbunden sein. Der Abschnitt 8182 ist relativ dünner als der Abschnitt 8184 und erstreckt sich von dem Abschnitt 8184 zu der Source-Elektrode 526. Im Vergleich zu dem Abschnitt 8184 ist der Abschnitt 8182 in dem Source-Gate-Zugangsbereich relativ weiter von dem 2DEG 200 entfernt, um die 2DEG-Elektronendichte zu erhöhen. Der Abschnitt 8186 ist relativ dünner als der Abschnitt 8184 und erstreckt sich von dem Abschnitt 8184 in Richtung der Drain-Elektrode 322. Der Abschnitt 8186 kann dabei helfen, die Spannung des Substrats 102 von der 2DEG 200 abzuschirmen.
  • Die Abschnitte 8182 und 8186 können Dicken aufweisen, wie sie zuvor mit Bezug auf den vergrabenen Bereich 108 beschrieben wurden. Der Abschnitt 8184 kann Dicken in einem Bereich von 1,5 bis 10-mal dicker als die Abschnitte 8182 und 8186 aufweisen. In einer bestimmten Ausführungsform kann die Dicke des Abschnitts 8184 in einem Bereich von 50 nm bis 900 nm dick sein.
  • Die Kanalschicht 206 kann abgeschieden werden, um die Primäroberfläche 207 zu bilden, sodass die Primäroberfläche 207 im Wesentlichen planar ist. In einer Ausführungsform kann die Dicke eines Abschnitts der Kanalschicht 206 über dem Abschnitt 8184 in einem Bereich von 20 nm bis 95 nm liegen. Die Dicke der Kanalschicht 206 an Stellen, die lateral von den vergrabenen Bereichen 508 und 818 beabstandet sind, kann irgendeine der Dicken der Kanalschicht 106 sein, wie sie zuvor mit Bezug auf 1 beschrieben wurden. Der laterale Abstand 822 zwischen dem Abschnitt 8186 des vergrabenen Bereichs 818 und dem vergrabenen Bereich 508 kann irgendeinen der Werte aufweisen, wie sie zuvor mit Bezug auf den lateralen Abstand 222 beschrieben wurden.
  • 9 schließt eine Ausführungsform ein, die eine rückwärts sperrende eHEMT einschließt. Der rechte Abschnitt der Struktur ähnelt einer gate-gesteuerten Diode. Die Struktur schließt ein Halbleiterelement vom p-Typ 910 über der Sperrschicht 108 ein, und das Halbleiterelement vom p-Typ 910 kann irgendeine der Zusammensetzungen, Dicken einschließen und unter Verwendung irgendeiner der Techniken, wie sie zuvor in Bezug auf die Gate-Elektrode 210 beschrieben wurden, gebildet werden. Die Struktur schließt ferner einen Drain-seitigen vergrabenen Bereich 908 und einen Source-seitigen vergrabenen Bereich 918 ein. Der Drain-seitige vergrabene Bereich 908 schließt relativ dickere Abschnitte 9080 und 9084 und einen relativ dünneren Abschnitt 9082 zwischen den Abschnitten 9080 und 9084 ein, und der Source-seitige vergrabene Bereich 918 schließt relativ dickere Abschnitte 9180 und 9184 ein und einen relativ dünneren Abschnitt 9182 zwischen den Abschnitten 9180 und 9184 ein. Der Abschnitt 9084 liegt unter dem Halbleiterelement vom p-Typ 910, und der Abschnitt 9184 liegt unter der Gate-Elektrode 210.
  • Die Abschnitte 9082 und 9182 können Dicken aufweisen, wie sie zuvor mit Bezug auf den vergrabenen Bereich 108 beschrieben wurden. Die Abschnitte 9080, 9084, 9180 und 9184 können Dicken in einem Bereich von 1,5 bis 10-mal dicker als die Abschnitte 9082 und 9182 aufweisen. Die Kanalschicht 206 kann die beabsichtigte Dicke aufweisen, wie zuvor mit Bezug auf 8 beschrieben wurde. Der laterale Abstand 922 zwischen dem Abschnitt 9184 des vergrabenen Bereichs 918 und dem Abschnitt 9084 des vergrabenen Bereichs 908 kann irgendeinen der Werte aufweisen, wie sie zuvor in Bezug auf den lateralen Abstand 222 beschrieben wurden.
  • Die Drain-Elektrode 922 ist ähnlich der Drain-Elektrode 322 und schließt ferner einen Abschnitt ein, der das Halbleiterelement vom p-Typ 910 berührt. Obwohl in der Ausführungsform von 9 nicht veranschaulicht, kann der vergrabene Bereich 918 einen Abschnitt einschließen, der sich lateral an der Gate-Elektrode vorbei zur Drain-Elektrode 922 erstreckt, ähnlich dem Abschnitt 8186 des vergrabenen Bereichs 818 in 8.
  • 10 schließt eine weitere Ausführungsform ein, in der ein vergrabener Bereich 1018 durch eine hintere Sperr-Elektrode 1028 berührt wird. Der vergrabene Bereich 1018 schließt die Abschnitte 10180, 10182 und 10184 ein, die Dicken aufweisen, wie sie zuvor mit Bezug auf die Abschnitte 9180, 9182 und 9184 des vergrabenen Bereichs 918 beschrieben wurden. Die Konfiguration erlaubt es dem vergrabenen Bereich 1018, unabhängig von der Source-Elektrode 326, der Gate-Elektrode 324 oder beiden gesteuert zu werden. Ein implantierter Bereich 1006 kann innerhalb der Kanalschicht 206 zwischen der hinteren Sperr-Elektrode 1028 und der 2DEG 200 unter der Source-Elektrode 326 gebildet werden, sodass sich die 2DEG 200 nicht zu der hinteren Sperr-Elektrode 1028 erstreckt. Das Implantat zerstört die Gitter und tötet damit die 2DEG ab, wodurch das Material gut isoliert wird. Übliche Implantationsarten sind Stickstoff, Argon, Bor, Eisen usw. Implantationsdosen liegen im Bereich von 1×1011/cm2 bis 1×1015/cm2. Die Implementierungstiefe ist derart, dass die implantierten Arten die Tiefe der 2DEG, d. h. tiefer als die Dicke der Schicht 208, abdecken.
  • Eine Diode 1028 liegt zwischen dem Abschnitt 10184 des vergrabenen Bereichs 1018 und der 2DEG 200, wobei der Abschnitt 10184 die Anode ist und die 2DEG 200 die Kathode ist. Ein positives Potential auf dem Abschnitt 10184 (Anode) ermöglicht, die Energie des Leitungsbandes (Ec) zu senken und senkt Rdson, bis die Diode 1028 in Durchlassrichtung vorgespannt ist, wenn die Löcher aus dem Abschnitt 10184 in die Kanalschicht 206 injiziert werden, welche die Elektronendichte innerhalb der 2DEG 200 unter der Gate-Elektrode 324 moduliert. Ein negatives Potential auf dem Abschnitt 10184 (Anode) ermöglicht es, Ec zu erhöhen und die Schwellenspannung (Vth) zu erhöhen.
  • Das HEMT kann als High-Side-Transistor oder Low-Side-Transistor in einem Schaltkreis verwendet werden, wobei die Source des High-Side-Transistors und die Drain des Low-Side-Transistors an einem Knoten gekoppelt sind und eine Last oder andere ähnliche Anwendung mit Strom versorgt. Tabelle 1 schließt eine Liste von Zuständen und Spannungen ein. In den Tabellen ist VBB die Spannung an der hinteren Sperr-Elektrode 1028, und Vth ist die Schwellenspannung des HEMT. Tab. 1 - Betriebszustände des HEMT in FIG. 10
    Zustand VBB Vth Anmerkungen
    Aus Negativ Hoch Senkt Strom im ausgeschalteten Zustand
    Ein Positiv Niedrig Senkt Rdson
    LS Aus → Ein Negativ Hoch Qgd/Qgs senken (Niedrigeres Miller-Ladungsverhältnis beim Einschalten)
    HS 3. Q → Ein
    3. Q Positiv Niedrig Reduziert den Totzeitverlust
  • Im ausgeschalteten Zustand erhöht eine negative Spannung für VBB die Vth (hohe Vth in Tabelle 1) des HEMT und reduziert die Elektronendichte innerhalb der 2DEG 200 unter der Gate-Elektrode 324, um zu ermöglichen, den Strom im ausgeschalteten Zustand niedriger zu halten als er in Abwesenheit des vergrabenen Bereichs 1018 und der hinteren Sperr-Elektrode 1028 gewesen wäre. Im eingeschalteten Zustand verringert eine positive Spannung für VBB die Vth (niedrige Vth in Tabelle 1) des HEMT und erlaubt es dem Rdson niedriger zu sein als er in Abwesenheit des vergrabenen Bereichs 1018 und der hinteren Sperr-Elektrode 1028 gewesen wäre. Während der Schaltvorgänge kann eine negative Spannung VBB und eine hohe Vth ermöglichen, das Verhältnis von Gate- zu Drain-Ladung geteilt durch die Gate-zu Source-Ladung zu senken. Diese Konfiguration kann von Nutzen sein, wenn der HEMT der Low-Side-Transistor beim Umschalten von dem ausgeschalteten Zustand in den eingeschalteten Zustand ist und wenn der HEMT der High-Side-Transistor beim Umschalten von 3Q-Betrieb in den eingeschalteten Zustand ist. Während des 3Q-Betriebs können ein positiver VBB und ein niedriger Vth ermöglichen, einen Totzeitverlust zu reduzieren.
  • In 10 ist eine Drain-Elektrode 1022 der Source-Elektrode 326 ähnlich, und ein vergrabener Bereich liegt nicht unter der Drain-Elektrode 1022. In einer anderen Ausführungsform können der Drain-seitige vergrabene Bereich 108 und die Drain-Elektrode 322 in Verbindung mit dem vergrabenen Bereich 1018 und der hinteren Sperr-Elektrode 1028 verwendet werden. Der laterale Abstand zwischen dem Drain-seitigen vergrabenen Bereich und dem vergrabenen Bereich 1018 kann irgendeinen der Werte aufweisen, wie sie zuvor in Bezug auf den lateralen Abstand 222 beschrieben wurden.
  • 11 schließt eine Veranschaulichung eines HEMT ein, der als bidirektionaler Transistor mit vergrabenen Bereichen konfiguriert ist. Der HEMT schließt eine Drain-/Source-Elektrode 1122, die über einem vergrabenen Bereich 1108 liegt und ihn berührt, eine Source-/Drain-Elektrode 1126, die über einem vergrabenen Bereich 1118 liegt und ihn berührt, eine Gate-Elektrode 1110 und ihre entsprechende Gate-Zwischenverbindung 1124 und eine andere Gate-Elektrode 1112 und ihre entsprechende Gate-Zwischenverbindung 1125 ein. Wie in 11 zu sehen ist, ist die rechte Seite des HEMT ein Spiegelbild der linken Seite des HEMT. Der vergrabene Bereich 1108 schließt die Abschnitte 11080, 11082, 11084 und 11086 ein, und der vergrabene Bereich 1118 schließt die Abschnitte 11180, 11182, 11184 und 11186 ein. Die Zusammensetzungen und Dicken der vergrabenen Bereiche 1108 und 1118 und ihrer entsprechenden Abschnitte können irgendeine der Zusammensetzungen und Dicken sein, wie sie zuvor in Bezug auf den vergrabenen Bereich 818 in 8 beschrieben wurden. Der laterale Abstand 1132 kann irgendeinen der Werte aufweisen, wie sie zuvor in Bezug auf den lateralen Abstand 222 beschrieben wurden. Wie zuvor mit Bezug auf eine andere Ausführungsform beschrieben, kann die Kanalschicht 206 so gebildet werden, dass die Primäroberfläche 207 planar ist.
  • Es können also andere Ausführungsformen verwendet werden, ohne von den hierin beschriebenen Konzepten abzuweichen. In einer Ausführungsform können Abschnitte von irgendeiner der Drain- und Source-Elektroden und der Gate-Zwischenverbindung (über der Gate-Elektrode 324) Abschnitte aufweisen oder nicht aufweisen, die als Feldplatten dienen. Ein Drain-seitiger vergrabener Bereich kann dazu beitragen, die Notwendigkeit für eine Feldplatte für die Drain-Elektrode zu reduzieren, und der Source-seitige vergrabene Bereich kann dazu beitragen, die Notwendigkeit für eine Feldplatte für eine oder beide von der Source-Elektrode und der Gate-Zwischenverbindung zu reduzieren. In einer anderen Ausführungsform können eine Feldplatte und ein vergrabener Bereich sowohl entlang der Drain-Seite als auch der Source-Seite der HEMT-Struktur verwendet werden. In einer weiteren Ausführungsform können die vergrabenen Bereiche 818, 918 und 1018 einen darunter liegenden leitfähigen Bereich ähnlich dem leitenden Bereich 618 aufweisen, wie in 6 und 7 veranschaulicht. In einer anderen Ausführungsform können die Gate-Elektrode 210 und die Gate-Zwischenverbindung 324 durch eine Gate-DielektrikumSchicht und eine Gate-Elektrode ersetzt werden. In einer anderen Ausführungsform können die Source- und Gate-Elektroden elektrisch miteinander verbunden sein, sodass die HEMT-Struktur eine gate-gesteuerte Diode ist.
  • Hierin beschriebene Ausführungsformen können dazu beitragen, einen Verstärkungsmodus-HEMT mit einem vergrabenen Bereich zu bilden, der eine bessere Leistung aufweist als ein Verstärkungsmodus-HEMT ohne einen vergrabenen Bereich. In einigen Ausführungsformen liegt eine Diode zwischen dem vergrabenen Bereich und einer 2DEG, wobei der vergrabene Bereich die Anode der Diode ist. In einem ausgeschalteten Zustand kann die Diode in Durchlassrichtung vorgespannt werden, und der vergrabene Bereich injiziert Löcher in die Kanalschicht, um mit eingefangenen Elektronen zu rekombinieren und den dynamischen Widerstand im eingeschalteten Zustand zu reduzieren oder zu eliminieren. Der laterale Abstand kann so gewählt werden, dass Löcher entlang der gesamten Kanalschicht, die sich lateral zwischen der Gate-Elektrode und der Drain-Elektrode befindet, injiziert werden. Ferner kann, im ausgeschalteten Zustand, ein Drain-seitiger vergrabener Bereich das maximale elektrische Feld am Drain-Rand und im Drain-Bereich senken. Eine Drain-seitige Feldplatte kann mit dem Drain-seitigen vergrabenen Bereich verwendet werden oder nicht. Der Drain-seitige vergrabene Bereich oder die Kombination aus der Drain-seitigen Feldplatte und dem Drain-seitigen vergrabenen Bereich kann optimiert und verändert werden, um ein gewünschtes elektrisches Feld zu erzielen. In einem eingeschalteten Zustand kann ein vergrabener Bereich an einem positiven Potential in Bezug auf die 2DEG die Elektronendichte in der 2DEG erhöhen und Rdson reduzieren.
  • Ein Source-seitiger vergrabener Bereich kann mit einer Source-Elektrode oder einer hinteren Sperr-Elektrode gekoppelt sein. Ein relativ dickerer Abschnitt des Source-seitigen vergrabenen Bereichs unter einer Gate-Elektrode kann zu einer doppelten Verarmung des Kanals der HEMT-Struktur beitragen, und ein relativ dünnerer Abschnitt des Source-seitigen vergrabenen Bereichs ist im Vergleich zu dem dickeren Abschnitt relativ weiter weg von der 2DEG. Der relativ größere Abstand zwischen dem dünneren Abschnitt des Source-seitigen vergrabenen Bereichs und der 2DEG erhöht die Elektronendichte der 2DEG. Der dickere Abschnitt kann durch einen anderen relativ dünneren Abschnitt ersetzt werden (der Source-seitige vergrabene Bereich kann eine im Wesentlichen gleichförmige Dicke ähnlich dem dünneren Abschnitt haben), die für den 3Q-Betrieb vorteilhaft sein kann. Ein Abschnitt des Source-seitigen vergrabenen Bereichs kann sich über die Gate-Elektrode hinaus erstrecken, um dabei zu helfen, das 2DEG vor der Substratspannung abzuschirmen.
  • Wenn der Source-seitige vergrabene Bereich mit einer hinteren Sperr-Elektrode gekoppelt ist, kann eine weitere Steuerung des HEMT umgesetzt werden. Solch eine Konfiguration kann nützlich sein, wenn der HEMT ein High-Side-Transistor oder ein Low-Side-Transistor in einem Schaltkreis ist. Die hintere Sperr-Elektrode kann auf einem positiven Potential liegen, welches das Vth des HEMT verringert, oder kann auf einem negativen Potential liegen, welches das Vth des HEMT erhöht. In dem ausgeschalteten Zustand kann Strom im ausgeschalteten Zustand verringert werden, und in dem eingeschalteten Zustand kann Rdson, im Vergleich zu einem HEMT ohne die Source-seitige vergrabene und eine hintere Sperr-Elektrode, verringert werden. Die Konfiguration kann dazu beitragen, das Verhältnis von Qgd/Qgs zu reduzieren und Totzeitverluste während Schalt- und 3Q-Operationen zu reduzieren.
  • Viele unterschiedliche Gesichtspunkte und Ausführungsformen sind möglich. Einige dieser Gesichtspunkte und Ausführungsformen werden unten beschrieben. Nach dem Lesen dieser Beschreibung werden Fachleute erkennen, dass diese Gesichtspunkte und Ausführungsformen nur veranschaulichend sind und den Schutzumfang der vorliegenden Erfindung nicht einschränken. Ausführungsformen können in Übereinstimmung mit einem oder mehreren der unten aufgeführten Elemente sein.
  • Ausführungsform 1. Eine elektronische Vorrichtung kann einen Transistor mit hoher Elektronenmobilität einschließen, einschließlich eines ersten vergrabenen Bereichs; einer Kanalschicht, die über dem ersten vergrabenen Bereich liegt; einer Gate-Elektrode; und einer Drain-Elektrode, die über dem ersten vergrabenen Bereich liegt. Der erste vergrabene Bereich kann sich zu der Gate-Elektrode erstrecken und liegt nicht darunter.
  • Ausführungsform 2. Elektronische Vorrichtung nach Ausführungsform 1, wobei der erste vergrabene Bereich ein Halbleitermaterial vom p-Typ einschließt.
  • Ausführungsform 3. Elektronische Vorrichtung der Ausführungsform 2, wobei die Kanalschicht und der erste vergrabene Bereich das gleiche Halbleiter-Grundmaterial aufweisen.
  • Ausführungsform 4. Elektronische Vorrichtung nach Ausführungsform 1, wobei die Kanalschicht eine Dicke von mindestens 110 nm über dem ersten vergrabenen Bereich aufweist.
  • Ausführungsform 5. Elektronische Vorrichtung nach Ausführungsform 1, wobei der Transistor mit hoher Elektronenmobilität ferner eine Source-Elektrode einschließt, die eine Feldplatte einschließt, die sich über die Gate-Elektrode hinaus zu der Drain-Elektrode hin erstreckt.
  • Ausführungsform 6. Elektronische Vorrichtung der Ausführungsform 1, wobei der Transistor mit hoher Elektronenmobilität ferner eine Source-Elektrode und einen zweiten vergrabenen Bereich einschließt, der unter der Source-Elektrode liegt.
  • Ausführungsform 7. Elektronische Vorrichtung nach Ausführungsform 6, wobei die Source-Elektrode und der zweite vergrabene ne Bereich elektrisch miteinander verbunden sind.
  • Ausführungsform 8. Elektronische Vorrichtung nach Ausführungsform 6, wobei der Transistor mit hoher Elektronenmobilität ein bidirektionaler Transistor ist, die Drain-Elektrode eine Drain-/Source-Elektrode für den bidirektionalen Transistor ist und die Source-Elektrode eine Source-/Drain-Elektrode für den bidirektionalen Transistor ist.
  • Ausführungsform 9. Elektronische Vorrichtung nach Ausführungsform 6, wobei der zweite vergrabene Bereich, der unter der Kanalschicht und der Gate-Elektrode liegt, sich über die Gate-Elektrode hinaus erstreckt und von dem ersten vergrabenen Bereich beabstandet ist.
  • Ausführungsform 10. Elektronische Vorrichtung nach Ausführungsform 6, wobei der erste und der zweite vergrabene Bereich die gleiche Zusammensetzung aufweisen.
  • Ausführungsform 11. Elektronische Vorrichtung nach Ausführungsform 6, wobei der Transistor mit hoher Elektronenmobilität ferner einen leitfähigen Bereich einschließt, der den zweiten vergrabenen Bereich berührt und darunter liegt.
  • Ausführungsform 12. Elektronische Vorrichtung nach Ausführungsform 6, wobei der zweite vergrabene Bereich einen ersten Abschnitt und einen zweiten Abschnitt einschließt, wobei der erste Abschnitt unter der Gate-Elektrode liegt und dicker ist als der zweite Abschnitt, und (1) die Source-Elektrode näher an dem zweiten Abschnitt liegt als an dem ersten Abschnitt oder (2) die Drain-Elektrode näher an dem zweiten Abschnitt liegt als an dem ersten Abschnitt.
  • Ausführungsform 13. Elektronische Vorrichtung nach Ausführungsform 12, wobei ein Abschnitt der Kanalschicht über dem ersten Abschnitt des zweiten vergrabenen Bereichs liegt und der Abschnitt der Kanalschicht eine Dicke in einem Bereich von 20 nm bis 95 nm aufweist.
  • Ausführungsform 14. Elektronische Vorrichtung nach Ausführungsform 1, wobei der Transistor mit hoher Elektronenmobilität ferner eine Sperrschicht über der Kanalschicht einschließt, wobei sich ein erster Abschnitt der Drain-Elektrode durch die Sperrschicht erstreckt und den ersten vergrabenen Bereich berührt und sich ein zweiter Abschnitt der Drain-Elektrode über die Sperrschicht erstreckt und diese berührt.
  • Ausführungsform 15. Elektronische Vorrichtung nach Ausführungsform 1, wobei der Transistor mit hoher Elektronenmobilität ferner eine Pufferschicht einschließt, wobei der erste vergrabene Bereich über einem Abschnitt davon und nicht der gesamten Pufferschicht liegt.
  • Ausführungsform 16. Elektronische Vorrichtung nach Ausführungsform 1, wobei die Pufferschicht und die Kanalschicht das gleiche Halbleiter-Grundmaterial aufweisen und die Pufferschicht im Vergleich zu der Kanalschicht eine höhere Dotierstoffkonzentration aufweist.
  • Ausführungsform 17. Elektronische Vorrichtung nach Ausführungsform 1, wobei der Transistor mit hoher Elektronenmobilität ein Verstärkungsmodus-Transistor ist.
  • Ausführungsform 18. Elektronische Vorrichtung nach Ausführungsform 1, wobei ein lateraler Abstand zwischen dem ersten vergrabenen Bereich und der Gate-Elektrode Folgendes ist: x ≥ 7,5 ( y ) + 0,3,
    Figure DE102019008579A1_0002
    wobei,
    • x der laterale Abstand zwischen dem ersten vergrabenen Bereich und der Gate-Elektrode, in Einheiten von Mikrometern, ist, und
    • y eine Nennspannung des Transistors mit hoher Elektronenmobilität ist, wobei die Nennspannung in Einheiten von kV angegeben ist.
  • Ausführungsform 19. Elektronische Vorrichtung nach Ausführungsform 1, wobei der Transistor mit hoher Elektronenmobilität ein Verstärkungsmodus-Transistor ist, der Transistor mit hoher Elektronenmobilität ferner eine Pufferschicht, eine Source-Elektrode und eine Sperrschicht einschließt, der erste vergrabene Bereich ein Halbleitermaterial vom p-Typ einschließt, die Pufferschicht, die unter der Kanalschicht liegt, das gleiche Halbleiter-Grundmaterial wie die Kanalschicht aufweist und eine höhere Dotierstoffkonzentration im Vergleich zu der Kanalschicht aufweist, die Kanalschicht und der erste vergrabene Bereich AlxGa(1-x)N einschließen, wobei 0 ≤ x ≤ 0,1 ist, der erste vergrabene Bereich über einem Abschnitt davon und nicht über der gesamten Pufferschicht liegt, die Sperrschicht über der Kanalschicht und unter der Gate-Elektrode liegt, wobei die Sperrschicht AlyGa(1-y)N einschließt, wobei 0 < y ≤ 1 und y > x ist, ein erster Abschnitt der Drain-Elektrode sich durch die Sperrschicht erstreckt und den ersten vergrabenen Bereich berührt, und ein zweiter Abschnitt der Drain-Elektrode sich über die Sperrschicht erstreckt und diese berührt, und die Source-Elektrode über der Sperrschicht liegt, diese berührt und von der Kanalschicht beabstandet ist.
  • Ausführungsform 20. Eine elektronische Vorrichtung kann einen Transistor mit hoher Elektronenmobilität einschließen, einschließlich eines ersten vergrabenen Bereichs; einer Kanalschicht, die über dem ersten vergrabenen Bereich liegt; einer Gate-Elektrode, die über der Kanalschicht liegt; einem Halbleiterelement vom p-Typ, das über der Kanalschicht liegt; und einer Drain-Elektrode, wobei der erste vergrabene Bereich und das Halbleiterelement vom p-Typ an einem Knoten miteinander verbunden sind. Das Halbleiterelement vom p-Typ ist zwischen der Gate- und der Drain-Elektrode angeordnet.
  • Ausführungsform 21. Elektronische Vorrichtung nach Ausführungsform 20, wobei der erste vergrabene Bereich einen ersten Abschnitt und einen zweiten Abschnitt einschließt, wobei der erste Abschnitt dicker als der zweite Abschnitt ist, und die Drain-Elektrode näher an dem zweiten Abschnitt liegt als an dem ersten Abschnitt.
  • Ausführungsform 22. Elektronische Vorrichtung nach Ausführungsform 20, wobei der Transistor mit hoher Elektronenmobilität ferner eine Source-Elektrode und einen zweiten vergrabenen Bereich einschließt, wobei die Source-Elektrode über dem zweiten vergrabenen Bereich liegt und diesen berührt.
  • Ausführungsform 23. Elektronische Vorrichtung der Ausführungsform 22, wobei der zweite vergrabene Bereich einen ersten Abschnitt und einen zweiten Abschnitt einschließt, wobei der erste Abschnitt des zweiten vergrabenen Bereichs dicker als der zweite Abschnitt des zweiten vergrabenen Bereichs ist, und die Source-Elektrode näher an dem zweiten Abschnitt des zweiten vergrabenen Bereichs liegt als an dem ersten Abschnitt des zweiten vergrabenen Bereichs.
  • Es ist zu beachten, dass nicht alle der oben in der allgemeinen Beschreibung oder den Beispielen beschriebenen Aktivitäten erforderlich sind, dass ein Teil einer spezifischen Aktivität möglicherweise nicht erforderlich ist und dass eine oder mehrere weitere Aktivitäten zusätzlich zu den beschriebenen durchgeführt werden können. Darüber hinaus ist die Reihenfolge, in der die Aktivitäten aufgelistet werden, nicht unbedingt die Reihenfolge, in der sie ausgeführt werden.
  • Nutzeffekte, andere Vorteile und Problemlösungen sind weiter oben in Bezug auf spezifische Ausführungen beschrieben worden. Die Nutzeffekte, Vorteile, Problemlösungen und alle Merkmale, die dazu führen können, dass ein Nutzen, Vorteil oder eine Lösung eintritt oder sich verstärkt, sind jedoch nicht als kritisches, erforderliches oder wesentliches Merkmal eines oder aller Ansprüche auszulegen.
  • Die Beschreibung und die Veranschaulichungen der hierin beschriebenen Ausführungsformen sollen ein allgemeines Verständnis der Struktur der verschiedenen Ausführungsformen bereitstellen. Die Beschreibung und die Darstellungen sollen nicht als erschöpfende und umfassende Beschreibung sämtlicher Elemente und Merkmale von Vorrichtungen und Systemen dienen, welche die hierin beschriebenen Strukturen oder Verfahren verwenden. Separate Ausführungsformen können auch in Kombination in einer einzigen Ausführungsform vorgesehen werden, und umgekehrt können verschiedene Merkmale, die kurz gefasst im Rahmen einer einzelnen Ausführungsform beschrieben sind, auch einzeln oder in jeder Unterkombination bereitgestellt werden. Darüber hinaus beinhaltet die Bezugnahme auf die in den Bereichen angegebenen Werte jeden einzelnen Wert innerhalb dieses Bereichs. Viele andere Ausführungsformen können für erfahrene Fachkräfte erst nach dem Lesen dieser Spezifikation ersichtlich werden. Andere Ausführungsformen können verwendet und aus der Offenbarung abgeleitet werden, so dass eine strukturelle Substitution, logische Ersetzung, oder eine weitere Änderung ohne Abweichung von dem Schutzumfang der Offenbarung erfolgen kann. Demgemäß ist die Offenbarung eher als veranschaulichend denn als einschränkend anzusehen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9673311 [0031]

Claims (10)

  1. Elektronische Vorrichtung, umfassend: einen Transistor mit hoher Elektronenmobilität, einschließlich: eines ersten vergrabenen Bereichs; einer Kanalschicht, die über dem ersten vergrabenen Bereich liegt; einer Gate-Elektrode; und einer Drain-Elektrode, die über dem ersten vergrabenen Bereich liegt, wobei sich der erste vergrabene Bereich in Richtung der Gate-Elektrode erstreckt und nicht darunter liegt.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei der erste vergrabene Bereich ein Halbleitermaterial vom p-Typ einschließt.
  3. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei der Transistor mit hoher Elektronenmobilität ferner eine Source-Elektrode und einen zweiten vergrabenen Bereich unterhalb der Source-Elektrode umfasst, und wobei die Source-Elektrode und der zweite vergrabene Bereich elektrisch miteinander verbunden sind.
  4. Elektronische Vorrichtung nach Anspruch 3, wobei: der Transistor mit hoher Elektronenmobilität ein bidirektionaler Transistor ist, die Drain-Elektrode eine Drain-/Source-Elektrode für den bidirektionalen Transistor ist, und die Source-Elektrode eine Source-/Drain-Elektrode für den bidirektionalen Transistor ist.
  5. Elektronische Vorrichtung nach Anspruch 3, wobei der zweite vergrabene Bereich, der unter der Kanalschicht und der Gate-Elektrode liegt, sich über die Gate-Elektrode hinaus erstreckt und von dem ersten vergrabenen Bereich beabstandet ist.
  6. Elektronische Vorrichtung nach Anspruch 3 oder 5, wobei der zweite vergrabene Bereich einen ersten Abschnitt und einen zweiten Abschnitt einschließt, wobei der erste Abschnitt unter der Gate-Elektrode liegt und dicker ist als der zweite Abschnitt, und: die Source-Elektrode näher an dem zweiten Abschnitt als an dem ersten Abschnitt liegt, oder die Drain-Elektrode näher an dem zweiten Abschnitt als an dem ersten Abschnitt liegt.
  7. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 3, 5 und 6, wobei der laterale Abstand zwischen dem ersten vergrabenen Bereich und der Gate-Elektrode Folgendes ist: y ≥ 7,5 ( x ) + 0,3,
    Figure DE102019008579A1_0003
    wobei, y der laterale Abstand zwischen dem ersten vergrabenen Bereich und der Gate-Elektrode, in Einheiten von Mikrometern, ist, und x eine Nennspannung des Transistors mit hoher Elektronenmobilität ist, wobei die Nennspannung in Einheiten von kV angegeben ist.
  8. Elektronische Vorrichtung nach Anspruch 1, wobei: der Transistor mit hoher Elektronenmobilität ein Verstärkungsmodus-Transistor ist, der Transistor mit hoher Elektronenmobilität ferner eine Pufferschicht, eine Source-Elektrode und eine Sperrschicht umfasst, der erste vergrabene Bereich ein Halbleitermaterial vom p-Typ einschließt, die Pufferschicht, die unter der Kanalschicht liegt, das gleiche Halbleiter-Grundmaterial wie die Kanalschicht aufweist und im Vergleich zur Kanalschicht eine höhere Dotierstoffkonzentration aufweist, die Kanalschicht und der erste vergrabene Bereich AlxGa(1-x)N einschließen, wobei 0≤x≤0,1 ist, der erste vergrabene Bereich über einem Abschnitt davon und nicht über der gesamten Pufferschicht liegt, die Sperrschicht über der Kanalschicht liegt und unter der Gate-Elektrode liegt, wobei die Sperrschicht AlyGa(1-y)N einschließt, wobei 0 < y ≤ 1 und wobei y > x ist, sich ein erster Abschnitt der Drain-Elektrode durch die Sperrschicht erstreckt und den ersten vergrabenen Bereich berührt, und sich ein zweiter Abschnitt der Drain-Elektrode über die Sperrschicht erstreckt und diese berührt, und die Source-Elektrode über der Sperrschicht liegt und diese berührt und von der Kanalschicht beabstandet ist.
  9. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 3 und 5 bis 8 ferner umfassend ein Halbleiterelement vom p-Typ, das über der Kanalschicht liegt und zwischen der Gate- und der Drain-Elektrode angeordnet ist, wobei die Drain-Elektrode, der erste vergrabene Bereich und das Halbleiterelement vom p-Typ an einem Knoten miteinander verbunden sind.
  10. Elektronische Vorrichtung nach Anspruch 9, wobei der ersten vergrabenen Bereich einen ersten Abschnitt und einen zweiten Abschnitt einschließt, wobei der erste Abschnitt dicker als der zweite Abschnitt ist und die Drain-Elektrode näher an dem zweiten Abschnitt als an dem ersten Abschnitt liegt.
DE102019008579.5A 2019-01-07 2019-12-11 ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH Withdrawn DE102019008579A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/241,172 US20200219871A1 (en) 2019-01-07 2019-01-07 Electronic Device Including a HEMT Including a Buried Region
US16/241,172 2019-01-07

Publications (1)

Publication Number Publication Date
DE102019008579A1 true DE102019008579A1 (de) 2020-07-09

Family

ID=71104548

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019008579.5A Withdrawn DE102019008579A1 (de) 2019-01-07 2019-12-11 ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH

Country Status (3)

Country Link
US (1) US20200219871A1 (de)
CN (1) CN111415986A (de)
DE (1) DE102019008579A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
CN112368843A (zh) * 2018-07-06 2021-02-12 美国亚德诺半导体公司 具有后场板的复合器件
TWI724694B (zh) * 2019-12-18 2021-04-11 新唐科技股份有限公司 氮化鎵高電子遷移率電晶體及其製造方法
EP4256615A4 (de) * 2020-12-02 2024-05-29 Analog Devices Inc Verbindungshalbleiterbauelemente mit einem leitfähigen bauteil zur steuerung elektrischer eigenschaften
CN113113469B (zh) * 2021-03-10 2023-08-29 华南师范大学 一种高耐压双栅极横向hemt器件及其制备方法
CN113257896A (zh) * 2021-05-11 2021-08-13 华南师范大学 多场板射频hemt器件及其制备方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
US20230411461A1 (en) * 2022-06-15 2023-12-21 Texas Instruments Incorporated Gan device with extended drain contact
WO2024000432A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673311B1 (en) 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US20160005821A1 (en) * 2014-07-02 2016-01-07 International Rectifier Corporation Group III-V Lateral Transistor with Backside Contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673311B1 (en) 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT

Also Published As

Publication number Publication date
US20200219871A1 (en) 2020-07-09
CN111415986A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102009028555B4 (de) Transistor
EP1604404B1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018133325B4 (de) Halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102019120731A1 (de) Elektronische Vorrichtung, einschliesslich eines Transistors und eines variablen Kondensators
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112018005908T5 (de) Halbleiterbauteil
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102019004646A1 (de) Schaltung und elektronsiche Vorrichtung einschließlich eines Verstärkungs-Modus-Transistors

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee