TWI724694B - 氮化鎵高電子遷移率電晶體及其製造方法 - Google Patents

氮化鎵高電子遷移率電晶體及其製造方法 Download PDF

Info

Publication number
TWI724694B
TWI724694B TW108146326A TW108146326A TWI724694B TW I724694 B TWI724694 B TW I724694B TW 108146326 A TW108146326 A TW 108146326A TW 108146326 A TW108146326 A TW 108146326A TW I724694 B TWI724694 B TW I724694B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
layer
nitride layer
electron mobility
high electron
Prior art date
Application number
TW108146326A
Other languages
English (en)
Other versions
TW202125644A (zh
Inventor
維克 韋
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108146326A priority Critical patent/TWI724694B/zh
Priority to CN202010782423.9A priority patent/CN112993010A/zh
Application granted granted Critical
Publication of TWI724694B publication Critical patent/TWI724694B/zh
Publication of TW202125644A publication Critical patent/TW202125644A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

一種氮化鎵高電子遷移率電晶體,包括基板。氮化鎵層設置在該基板上。氮化鋁鎵層設置在該氮化鎵層上,其中該氮化鋁鎵層有一平坦表面。閘極層包含第一P導電型氮化鎵層,設置在該平坦表面上與該氮化鋁鎵層接觸。源極層設置在該氮化鋁鎵層上,位於該閘極層的第一邊。第二P導電型氮化鎵層埋入在該氮化鎵層中。汲極層設置在該閘極層的第二邊,穿過該氮化鋁鎵層與該第二P導電型氮化鎵層接觸。

Description

氮化鎵高電子遷移率電晶體及其製造方法
本發明是有關於氮化鎵半導體技術,且是關於氮化鎵高電子遷移率電晶體(High Electron Mobility Transistor,HEMT)及其製造方法。
場效電晶體在半導體製造技術下是構成積體電路的基本元件。當前場效電晶體(Field Effect Transistor, FET)一般是以金氧半導體(metal-oxide-semiconductor, MOS)的結構為基礎。金氧半導體場效電晶體(MOSFET)有其不可忽略的特徵,但是以氮化鎵(GaN)為基礎的場效電晶體也被提出,預期可以逐漸取代金氧半導體的場效電晶體。
在氮化鎵(GaN)技術被提出及研發數年後的現今,已有具體的電晶體結構被提出,仍在積極研發中。例如氮化鎵高電子遷移率電晶體,其可以利用AlGaN與GaN之間在其接面的能帶特性產生稱為「二維電子氣(two-dimensional electron gas)」的現象,提供良好的通道層。二維電子氣的導電性大,而且氮化鎵的高能隙特性則可以提升電晶體的崩潰電壓。
然而氮化鎵高電子遷移率電晶體的製造技術尚未達到成熟階段,也就是其製造技術的研發仍繼續在進行。
本發明提供一種氮化鎵高電子遷移率電晶體,具有高崩潰電壓,其中在通道層的電流崩潰現象可以有效被消除。
於一實施例,本發明提供的氮化鎵高電子遷移率電晶體包括基板。氮化鎵層設置在該基板上。氮化鋁鎵層設置在該氮化鎵層上,其中該氮化鋁鎵層有一平坦表面。閘極層包含第一P導電型氮化鎵層,設置在該平坦表面上與該氮化鋁鎵層接觸。源極層設置在該氮化鋁鎵層上,位於該閘極層的第一邊。第二P導電型氮化鎵層埋入在該氮化鎵層中。汲極層設置在該閘極層的第二邊,穿過該氮化鋁鎵層與該第二P導電型氮化鎵層接觸。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該基板包含基層以及半導體緩衝層,其中半導體緩衝層設置在該基層上。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該半導體緩衝層是氮化鎵和氮化鋁鎵形成的超晶格結構,該基層包含矽、碳化矽、氮化鎵或是藍寶石。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該半導體緩衝層是多層的氮化鋁鎵形成的漸進層結構,該基層包含矽、碳化矽、氮化鎵或是藍寶石。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該第二P導電型氮化鎵層是在該汲極層的區域下方。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該氮化鎵層是通道層。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該閘極層包含金屬層在該第一P導電型氮化鎵層。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該第二P導電型氮化鎵層是該氮化鎵層的摻雜區域。
於一實施例,對於所述的氮化鎵高電子遷移率電晶體,該第二P導電型氮化鎵層在該氮化鎵層中有一預定深度。
於一實施例,本發明也供一種製造氮化鎵高電子遷移率電晶體的方法,包括:提供一基板。形成氮化鎵層在該基板上。形成氮化鋁鎵層在該氮化鎵層上,其中該氮化鋁鎵層有一平坦表面。形成閘極層在該平坦表面上與該氮化鋁鎵層接觸,該閘極層包含第一P導電型氮化鎵層。形成源極層在該氮化鋁鎵層上,位於該閘極層的第一邊。形成第二P導電型氮化鎵層在該氮化鎵層中。形成汲極層在該閘極層的第二邊,穿過該氮化鋁鎵層與該第二P導電型氮化鎵層接觸。
於一實施例,對於所述的製造氮化鎵高電子遷移率電晶體的方法,該第二P導電型氮化鎵層是對該氮化鎵層進行P導電型摻雜所形成。
於一實施例,對於所述的製造氮化鎵高電子遷移率電晶體的方法,該第二P導電型氮化鎵層是對該氮化鎵層進行P導電型磊晶所形成。
於一實施例,對於所述的製造氮化鎵高電子遷移率電晶體的方法,該第二P導電型氮化鎵層在該氮化鎵層中有一預定深度。
本發明是關於氮化鎵高電子遷移率電晶體的製造技術,以期能減少製造的困難度,且同時能維持高的崩潰電壓,如此氮化鎵電晶體的特性可以廣泛應用於積體電路的製造。
以下將舉一些實施例來說明本發明技術,但是本發明不限於所舉的一些實施例。
圖1是傳統一種氮化鎵高電子遷移率電晶體的剖面結構及機制示意圖。參閱圖1,本發明對氮化鎵高電子遷移率電晶體的基本結構進行檢視,以期能提出改進的技術。
氮化鎵高電子遷移率電晶體(HEMT)的特性是利用AlGaN與GaN之間的接面的能帶特性來產生「二維電子氣」而達到快速的通道控制,以提升電晶體的效能。就製造的結構,其先在基層100上先形成緩衝層102。基層100的材料例如是矽、碳化矽、氮化鎵或是藍寶石等,但是不限於此。緩衝層102例如是GaN和AlGaN形成的超晶格結構,當作通道層與基層100之間的緩衝。如此,基層100與緩衝層102,在結構上可以視為一個基板。此基板用於後續要形成的氮化鎵層(GaN)104以及氮化鋁鎵層(AlGaN)106的結構基礎。
如理論研究所知,氮化鎵層104與氮化鋁鎵層106之間的接面區域會產生二維電子氣,提供通道層的作用。由於二維電子氣的電子載子具有高電子遷移率的特性,提供反應速度較快的通道層效果。通過在氮化鋁鎵層106上的閘極G的控制,可以控制源極S與汲極D之間的電流。
以圖1的HEMT結構來分析,在HEMT啟動時,汲極D會施加高電壓。此時在二維電子氣中的一些電子會由於電場被捕捉而困陷在氮化鎵層104或是氮化鋁鎵層106的另一個表面區域。這些被困陷電子110在HEMT關閉後仍停留在其困陷的位置上,而二維電子氣的電子層中產生局部空乏區域114、112。在HEMT再度開啟時,二維電子氣的局部空乏區域114、112會導致二維電子氣的狀態不佳。如此,HEMT在經過開啟、關閉又開啟等的操作下,由於困陷電子110的現象可能造成電流崩潰(current collapse)。因此,在HEMT的設計上,如何減少困陷電子110的產生,是需要再進一步的考量。
本發明在探究二維電子氣的困陷電子的現象後,提出HEMT的結構。圖2是依照本發明一實施例的一種氮化鎵高電子遷移率電晶體的剖面結構及機制示意圖。
參閱圖2,在一實施例,HEMT的結構包含基層200以及緩衝層202當作結構的基板。基層200以及緩衝層202如圖1的基層100以及緩衝層102,於此不再描述。緩衝層202的材料以GaN和AlGaN形成的超晶格結構為例,但不限於此。例如,半導體緩衝層可以是多層的氮化鋁鎵形成的漸進層結構。
先就所形成的結構來看,氮化鎵層204設置在基板的緩衝層202上。於此注意,於一實施例,在氮化鎵層204中會形成P導電型氮化鎵層(P-GaN)206。此P導電型氮化鎵層206例如可以使用摻雜製程來完成,但是不限於此。又例如,P導電型氮化鎵層206也可以是在氮化鎵層204的形成過程中,進行P導電型磊晶所形成。P導電型氮化鎵層206的位置例如是在汲極層D的下方,而具有預定的深度,P導電型氮化鎵層206 到氮化鎵層204 和氮化鋁鎵層208接面的深度距離大於氮化鋁鎵層208的厚度,P摻質的濃度範圍為例如是5E17 ~ 5E19 1/cm 3。此P導電型氮化鎵層206的作用,在操作時,通過汲極的正電壓可以將電洞212注入到氮化鎵層204中,可以有效解除困陷電子的現象,進而維持二維電子氣210的良好結構,可以防止電流崩潰現象,提升元件的可靠度。
接著,氮化鋁鎵層208設置在氮化鎵層204上,如此可以在接面區域產生二維電子氣210。本實施例的氮化鋁鎵層208是有一平坦表面。氮化鋁鎵層208的厚度可以維持足夠薄以利於後續閘極層G對氮化鎵層204的控制而產生二維電子氣210。
閘極層G包含P導電型氮化鎵層(P-GaN),設置在氮化鋁鎵層208的平坦表面上與氮化鋁鎵層208接觸。閘極層G的P導電型氮化鎵的作用是可以將電洞注入,以提高臨界電壓,如此可以由空乏型(Depletion mode)的操作改變為增強型(Enhance mode)的操作。
另外,由於本實施例的P導電型氮化鎵層206是設置在氮化鎵層204中,因此氮化鋁鎵層208的厚度可以維持足夠小的程度,允許閘極層G對二維電子氣210的控制,且無需增加製程的困難度。習知技術具有將電洞由氮化鋁鎵層208的上層注入時,需要加大的氮化鋁鎵層208的厚度,將導致閘極層G對氮化鎵層204的二維電子氣210的控制不良,故其會需要對氮化鋁鎵層208進行蝕刻形成凹陷,以使閘極層G接近氮化鎵層204,但如此將增加對氮化鋁鎵層208製程的困難度,尤其是對於蝕刻程度的控制。
源極層S設置在氮化鋁鎵層208上,位於閘極層G的第一邊。源極層S的材料例如可以是金屬。汲極層D設置在閘極層G的第二邊,穿過氮化鋁鎵層208與P導電型氮化鎵層206接觸。汲極層D的材料例如可以是金屬,但是不限於此。汲極層D維持與氮化鋁鎵層208接觸,而同時延伸進入到氮化鎵層204與P導電型氮化鎵層206接觸。當汲極層D施加正電壓時,可以將電洞212的載子注入到二維電子氣210的區域上,可以避免電子被困陷到氮化鋁鎵層208或氮化鎵層204的外表面上。二維電子氣210的品質可以有效維持,減少電流崩潰的可能,也如此可以提升HEMT的元件可靠度。
HEMT在操作時,汲極層D的電壓例如是在高電壓操作,例如300V或是更高,甚至例如可以達到1000V,其例如可以應用在高電壓積體電路或是高電壓與低電壓合併的積體電路上。
再進一步對氮化鋁鎵層208所產生的效果,通過模擬的數據來觀察。圖3是依照本發明一實施例的一種氮化鎵高電子遷移率電晶體的能帶示意圖。
參閱圖3,沿著圖2的I-I方向的切面,由上到下的疊層包括氮化鋁鎵層208、氮化鎵層204、P導電型氮化鎵層206及氮化鎵層204。對於上述各層隨著深度的增加,從上方的導電帶與下方的價電帶的能帶分佈可以看出在氮化鋁鎵層208區域(如標示區域),其導電帶的能量會提升而離開0值,即是虛線的位置,其中虛線是對應氮化鋁鎵層208與氮化鎵層204的接面產生二維電子氣210的能量值。由於P導電型氮化鎵層206的加入,導電帶可以提供電洞載子。本發明經過驗證後,P導電型氮化鎵層206確實可以提供如本發明設計所預期增加的效果,可以有效防止二維電子氣210的電流崩潰。
從製造的技術來說明,本發明也提供一種製造氮化鎵高電子遷移率電晶體的方法。此方法包括提供一基板,基板例如包含基層200與緩衝層202。氮化鎵層204形成在基板的緩衝層202上。形成氮化鋁鎵層208在氮化鎵層204上,其中氮化鋁鎵層208有一平坦表面。形成閘極層G在氮化鋁鎵層208的平坦表面上與氮化鋁鎵層208接觸。閘極層G包含P導電型氮化鎵層。形成源極層S在氮化鋁鎵層208上,位於閘極層G的一邊。形成另一層P導電型氮化鎵層206在該氮化鎵層204中。形成汲極層D在閘極層G的另一邊,與源極層S相對且穿過氮化鋁鎵層208與P導電型氮化鎵層206接觸。
如前面所述,本發明的HEMT結構,閘極層G採用P-GaN的材料可以得到增強型HEMT。另外,在當作通道層的氮化鎵層204中,於二維電子氣210的下方同時設置P導電型氮化鎵層(P-GaN) 206。在HEMT啟動時,由汲極D有效提供電洞載子,快速消除困陷電子,提升二維電子氣210的品質,能防止電流崩潰,也因此提高HEMT的元件可靠度。
100、200:基層 102、202:緩衝層 104、204:氮化鎵層 106、208:氮化鋁鎵層 110:困陷電子 112、114:局部空乏區域 206:P導電型氮化鎵層 210:二維電子氣 212:電洞 S:源極層 D:汲極層 G:閘極層
圖1是傳統一種氮化鎵高電子遷移率電晶體的剖面結構及機制示意圖。 圖2是依照本發明一實施例的一種氮化鎵高電子遷移率電晶體的剖面結構及機制示意圖。 圖3是依照本發明一實施例的一種氮化鎵高電子遷移率電晶體的能帶示意圖。
200:基層
202:緩衝層
204:氮化鎵層
208:氮化鋁鎵層
206:P導電型氮化鎵層
210:二維電子氣
212:電洞
S:源極層
D:汲極層
G:閘極層

Claims (13)

  1. 一種氮化鎵高電子遷移率電晶體,包括: 基板; 氮化鎵層,設置在該基板上; 氮化鋁鎵層,設置在該氮化鎵層上,其中該氮化鋁鎵層有一平坦表面; 閘極層,包含第一P導電型氮化鎵層,在該平坦表面上與該氮化鋁鎵層接觸; 源極層,設置在該氮化鋁鎵層上,位於該閘極層的第一邊; 第二P導電型氮化鎵層,埋入在該氮化鎵層中; 以及 汲極層,在該閘極層的第二邊,穿過該氮化鋁鎵層與該第二P導電型氮化鎵層接觸。
  2. 如申請專利範圍第1項所述的氮化鎵高電子遷移率電晶體,其中該基板包含一基層以及半導體緩衝層在該基層上。
  3. 如申請專利範圍第2項所述的氮化鎵高電子遷移率電晶體,其中該半導體緩衝層是氮化鎵和氮化鋁鎵形成的超晶格結構,該基層包含矽、碳化矽、氮化鎵或是藍寶石。
  4. 如申請專利範圍第2項所述的氮化鎵高電子遷移率電晶體,其中該半導體緩衝層是多層的氮化鋁鎵形成的漸進層結構,該基層包含矽、碳化矽、氮化鎵或是藍寶石。
  5. 如申請專利範圍第1項所述的氮化鎵高電子遷移率電晶體,其中該第二P導電型氮化鎵層是在該汲極層的區域下方。
  6. 如申請專利範圍第1項所述的氮化鎵高電子遷移率電晶體,其中該氮化鎵層是通道層。
  7. 如申請專利範圍第1項所述的氮化鎵高電子遷移率電晶體,其中該閘極層包含金屬層在該第一P導電型氮化鎵層。
  8. 如申請專利範圍第1項所述的氮化鎵高電子遷移率電晶體,其中該第二P導電型氮化鎵層是該氮化鎵層的摻雜區域。
  9. 如申請專利範圍第1項所述的氮化鎵高電子遷移率電晶體,其中該第二P導電型氮化鎵層在該氮化鎵層中有一預定深度。
  10. 一種製造氮化鎵高電子遷移率電晶體的方法,包括: 提供一基板; 形成氮化鎵層在該基板上; 形成氮化鋁鎵層在該氮化鎵層上,其中該氮化鋁鎵層有一平坦表面; 形成閘極層在該平坦表面上與該氮化鋁鎵層接觸,該閘極層包含第一P導電型氮化鎵層; 形成源極層在該氮化鋁鎵層上,位於該閘極層的第一邊; 形成第二P導電型氮化鎵層在該氮化鎵層中; 以及 形成汲極層在該閘極層的第二邊,穿過該氮化鋁鎵層與該第二P導電型氮化鎵層接觸。
  11. 如申請專利範圍第10項所述的製造氮化鎵高電子遷移率電晶體的方法,其中該第二P導電型氮化鎵層是對該氮化鎵層進行P導電型摻雜所形成。
  12. 如申請專利範圍第10項所述的製造氮化鎵高電子遷移率電晶體的方法,其中該第二P導電型氮化鎵層是對該氮化鎵層進行P導電型磊晶所形成。
  13. 如申請專利範圍第10項所述的製造氮化鎵高電子遷移率電晶體的方法,其中該第二P導電型氮化鎵層在該氮化鎵層中有一預定深度。
TW108146326A 2019-12-18 2019-12-18 氮化鎵高電子遷移率電晶體及其製造方法 TWI724694B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108146326A TWI724694B (zh) 2019-12-18 2019-12-18 氮化鎵高電子遷移率電晶體及其製造方法
CN202010782423.9A CN112993010A (zh) 2019-12-18 2020-08-06 氮化镓高电子迁移率晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108146326A TWI724694B (zh) 2019-12-18 2019-12-18 氮化鎵高電子遷移率電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI724694B true TWI724694B (zh) 2021-04-11
TW202125644A TW202125644A (zh) 2021-07-01

Family

ID=76344262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146326A TWI724694B (zh) 2019-12-18 2019-12-18 氮化鎵高電子遷移率電晶體及其製造方法

Country Status (2)

Country Link
CN (1) CN112993010A (zh)
TW (1) TWI724694B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818476B (zh) * 2022-03-18 2023-10-11 力晶積成電子製造股份有限公司 高電子遷移率電晶體元件及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818840B2 (en) * 2012-09-28 2017-11-14 Transphorm Japan, Inc. Semiconductor device and manufacturing method of semiconductor device
US20180248026A1 (en) * 2015-09-22 2018-08-30 Denso Corporation Semiconductor device
TWI637511B (zh) * 2017-09-07 2018-10-01 世界先進積體電路股份有限公司 增強型高電子遷移率電晶體及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102127441B1 (ko) * 2013-12-02 2020-06-26 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
CN103887325A (zh) * 2013-12-18 2014-06-25 杭州恩能科技有限公司 一种提高器件耐压能力的半导体装置及其制备方法
US20200219871A1 (en) * 2019-01-07 2020-07-09 Semiconductor Components Industries, Llc Electronic Device Including a HEMT Including a Buried Region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818840B2 (en) * 2012-09-28 2017-11-14 Transphorm Japan, Inc. Semiconductor device and manufacturing method of semiconductor device
US20180248026A1 (en) * 2015-09-22 2018-08-30 Denso Corporation Semiconductor device
TWI637511B (zh) * 2017-09-07 2018-10-01 世界先進積體電路股份有限公司 增強型高電子遷移率電晶體及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818476B (zh) * 2022-03-18 2023-10-11 力晶積成電子製造股份有限公司 高電子遷移率電晶體元件及其製造方法

Also Published As

Publication number Publication date
TW202125644A (zh) 2021-07-01
CN112993010A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
JP5051980B2 (ja) 半導体装置
KR101910973B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101679054B1 (ko) 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
KR101637852B1 (ko) 연장된 게이트 유전체층을 갖는 금속-산화물-반도체 전계-효과 트랜지스터 및 그 제조방법
JP4955292B2 (ja) 半導体装置
Yu et al. Normally Off Vertical 3-D GaN Nanowire MOSFETs With Inverted ${p} $-GaN Channel
JP2013518436A (ja) 低リークganmosfet
TWI736600B (zh) 高電子遷移率電晶體
CN104167445B (zh) 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
JP5715551B2 (ja) 半導体装置およびその製造方法
TWI701835B (zh) 高電子遷移率電晶體
Du et al. High-performance E-mode p-channel GaN FinFET on silicon substrate with high I ON/I OFF and high threshold voltage
CN116325093A (zh) 具有增强型氮化镓晶体管的电子器件及其制作方法
WO2010073991A1 (ja) 半導体装置およびその製造方法
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
TWI724694B (zh) 氮化鎵高電子遷移率電晶體及其製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
US20230420498A1 (en) Enhancement High Electron Mobility Transistor and Manufacturing Method Thereof
CN108574001B (zh) 半导体装置
CN106373991B (zh) 一种氮面增强型氮化镓基异质结场效应管
WO2022127165A1 (zh) P型栅hemt器件
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法