JP2013518436A - 低リークｇａｎｍｏｓｆｅｔ - Google Patents

低リークｇａｎｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2013518436A
JP2013518436A JP2012551188A JP2012551188A JP2013518436A JP 2013518436 A JP2013518436 A JP 2013518436A JP 2012551188 A JP2012551188 A JP 2012551188A JP 2012551188 A JP2012551188 A JP 2012551188A JP 2013518436 A JP2013518436 A JP 2013518436A
Authority
JP
Japan
Prior art keywords
layer
contact
barrier
sio
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012551188A
Other languages
English (en)
Other versions
JP5730332B2 (ja
JP2013518436A5 (ja
Inventor
ラムダニ ジャマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2013518436A publication Critical patent/JP2013518436A/ja
Publication of JP2013518436A5 publication Critical patent/JP2013518436A5/ja
Application granted granted Critical
Publication of JP5730332B2 publication Critical patent/JP5730332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ（１００）が、ＡｌＧａＮ（又はＩｎＡｌＧａＮ）障壁層（１１８）上のＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層（１２４）を用いて形成される。ＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層（１２４）のＳｉ３Ｎ４部分（１２０）は、ゲート絶縁層（１２４）と障壁層（１１８）との間の接合での界面準位の形成を低減させ、ＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層（１２４）のＳｉＯ２部分（１２２）は、漏れ電流を著しく低減させる。

Description

本発明は、ＧａＮ ＭＯＳＦＥＴに関し、更に特定して言えば、低漏れ電流及び改善された信頼性を備えた、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴに関連する。
ＧａＮ ＭＯＳＦＥＴは、当業界で周知であり、高電力、高周波数、及び高温の応用例において用いられている。ＧａＮ ＭＯＳＦＥＴは、典型的にチャネル層として知られるＧａＮ領域と典型的に障壁層として知られる上にあるＡｌＧａＮ領域との間のヘテロ接合の形成に基づくのが典型的である。ＧａＮチャネル層及びＡｌＧａＮ障壁層は異なるバンドギャップを有し、これらの異なるバンドギャップは、ＧａＮチャネル層とＡｌＧａＮ障壁層の間の接合に位置しＧａＮチャネル層へ延びる、二次元電子ガス（２ＤＥＧ）の形成を引き起こす。
トランジスタの「チャネル」として機能する２ＤＥＧは、高濃度の電子を生成し、これは、従来のように形成されるＧａＮ ＭＯＳＦＥＴに空乏モードデバイス（ゼロボルトがデバイスのゲートに印加され、このデバイスのソース及びドレイン領域が異なってバイアスされるとき、ノミナリー・オン）として機能させる。
空乏モードＧａＮＭＯＳＦＥＴのための応用例はあるが、空乏モードトランジスタのノミナリー・オン状態は、スタートアップの間トランジスタ内のソース−ドレイン導通が早まって始まらないことを確実にするため、制御回路の利用を必要とする。これに対し、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ（ゼロボルトがデバイスのゲートに印加され、そのデバイスのソース及びドレイン領域が異なってバイアスされるとき、ノミナリー・オフ）は、制御回路を必要としない。というのも、このトランジスタは、ゼロボルトがゲートに印加されるときスタートアップ時にノミナリー・オフであるためである。
しかし、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴを形成するため、ゼロボルトがデバイスのゲートに印加され（かつ、そのデバイスのソース及びドレイン領域が異なってバイアスされ）るとき、２ＤＥＧ領域に実質的に電子が存在せず、また、閾値電圧を超える電圧がデバイスのゲートに印加され（かつ、そのデバイスのソース及びドレイン領域が異なってバイアスされ）るとき、２ＤＥＧ領域に電子がたまり、ソース領域からドレイン領域へ流れるように、ＡｌＧａＮ障壁層は充分に薄く（例えば、数ｎｍ厚み）される必要がある。
ＡｌＧａＮ障壁層の厚みを低減することに伴う問題の１つは、高レベルの漏れ電流がＡｌＧａＮ障壁層を介してゲートへ通過し得ることであり、これは、従来は、ショットキーコンタクトとして実装される。この問題に対する１つの解決策は、ＡｌＧａＮ障壁層とゲートとの間に位置するゲート絶縁層を付加することである。
電流生成、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴは、ゲート絶縁層を形成するため種々の堆積される酸化物を用いる。これらの堆積される酸化物は、Ａｌ２Ｏ３、ＨｆＯ２、ＭｇＯ、Ｇｄ２Ｏ３、Ｇａ２Ｏ３、ＳｃＯ２、及びＳｉＯ２を含む。これらの酸化物の全ての中で、ＳｉＯ２は９ｅＶのバンドギャップＥｇと２．５ｅＶ程度まで高くなり得るＡｌＧａＮに対する?Ｅｃを有し、これが、最低漏れ電流及び２.５ボルト程度に高い閾値電圧につながる。
ＳｉＯ２を含むこれらの堆積される酸化物のすべてに関する１つの問題は、これらの堆積される酸化物が高密度の界面準位（例えば、４×ｌ０１１／ｃｍ２より大きい）を有し、その結果、ゲート絶縁層とＡｌＧａＮ障壁層との間の接合のトラップサイトの数が多くなることにある。トラップサイトの数が多いことはゲート絶縁層のブレークダウンにつながり、これによりＧａＮデバイスの長期的信頼性が低下する。そのため、低い漏れ電流を有するエンハンスメント・モードＧａＮ ＭＯＳＦＥＴが必要とされている。
本発明のエンハンスメント・モードＧａＮ ＭＯＳＦＥＴは、ＡｌＧａＮ（又はＩｎＡｌＧａＮ）障壁層上のＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層を用いる。ＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層のＳｉ３Ｎ４部分は、ゲート絶縁層と障壁層との間の接合での界面準位の形成を著しく低減させ、ＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層のＳｉＯ２部分は、漏れ電流を著しく低減させる。
本発明のＧａＮ ＭＯＳＦＥＴは障壁層を含み、障壁層はＡｌＧａＮを含む。本発明のＧａＮ ＭＯＳＦＥＴは、障壁層に接するＳｉ３Ｎ４の層を更に含む。本発明のＧａＮ ＭＯＳＦＥＴは更に、Ｓｉ３Ｎ４の層に接しＳｉ３Ｎ４の層上に位置するＳｉＯ２の層と、ＳｉＯ２の層に接し、ＳｉＯ２の層及びＳｉ３Ｎ４の層の上に位置する金属ゲートとを含む。
本発明のＧａＮ ＭＯＳＦＥＴを形成する方法が、ＡｌＧａＮを含む障壁層を形成することを含む。この方法は、障壁層に接するＳｉ３Ｎ４の層を形成することを更に含む。この方法は、Ｓｉ３Ｎ４の層に接するＳｉＯ２の層を形成すること、及びＳｉＯ２の層に接しＳｉＯ２の層の上に位置する金属ゲートを形成することを更に含む。
本発明に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ１００を形成する方法の一例を図示する一連の断面図である。 本発明に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ１００を形成する方法の一例を図示する一連の断面図である。 本発明に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ１００を形成する方法の一例を図示する一連の断面図である。 本発明に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ１００を形成する方法の一例を図示する一連の断面図である。 本発明の代替実施例に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ５００を形成する方法の一例を図示する一連の断面図である。 本発明の代替実施例に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ５００を形成する方法の一例を図示する一連の断面図である。 本発明の代替実施例に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ５００を形成する方法の一例を図示する一連の断面図である。 本発明の代替実施例に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ５００を形成する方法の一例を図示する一連の断面図である。 本発明の代替実施例に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ５００を形成する方法の一例を図示する一連の断面図である。 本発明に従った漏れ電流バンド図を示す。
下記に更に詳細に説明するように、本発明は、ＡｌＧａＮ障壁層（又は任意のＩｎＡｌＧａＮ障壁層）上にＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層を形成して、ゲート絶縁層と障壁層との間の接合の界面準位の形成を著しく低減させる。界面準位の密度を低減することは、トラップサイトの数を著しく低減させ、これは、ＧａＮデバイスの長期的信頼性を改善する。
図１〜４は、本発明に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ１００を形成する方法の一例を図示する一連の断面図を示す。図１に示すように、本発明の方法は、従来のように形成される半導体基板１１０を用いる。基板１１０は、絶縁基板として、又はシリコン（例えば、＜１１１＞）、サファイア、又はシリコンカーバイドなど、高度に抵抗性の材料を備えて、実装され得る。図１に更に示すように、本発明の方法は、基板１１０上にエピタキシャル層１１２を形成することにより始まる。エピタキシャル層１１２は、従来のプロセスを用いて有機金属化学気相成長（ＭＯＣＶＤ）リアクターで形成され、ドーピングされていないＡｌＧａＮバッファ層１１４、ドーピングされていないＧａＮチャネル層１１６、及びドーピングされていない又はｎ型ドープされたＡｌＧａＮ障壁層１１８（又は任意でドーピングされていない又はｎ型ドープされたＩｎＡｌＧａＮ障壁層１１８）を含む。ＡｌＧａＮバッファ層１１４は、応力を緩和するために用いられる、異なるアルミニウム組成を備えた多数のドーピングされていないＡｌＧａＮ層を含む。
図２に図示するように、本発明に従って、エピタキシャル層１１２が形成された後、Ｓｉ３Ｎ４層１２０が、ＳｉＨ４及びＮＨ３を用いてＡｌＧａＮ障壁層１１８と同じＭＯＣＶＤリアクターで直接ＡｌＧａＮ障壁層１１８上にエピタキシャル成長される。言い換えると、Ｓｉ３Ｎ４層１２０が、ＡｌＧａＮ層１１８を備えた構造をＭＯＣＶＤリアクターから取り出すことなく、ＡｌＧａＮ層１１８が成長された後にエピタキシャル成長される。
Ｓｉ３Ｎ４層１２０は、約１０〜１００ｎｍの厚みを有するように成長されることが好ましく、その特定の厚みはアプリケーションに依存する。ＳｉＮ及びＡｌＧａＮは同じ陰イオンを共有し、その結果、Ｓｉ３Ｎ４層１２０とＡｌＧａＮ障壁層１１８との間に、例えばｌ×ｌ０１１／ｃｍ２未満であることが予測される、非常に低い界面準位密度を有する遷移層が生成される。
図３に図示するように、Ｓｉ３Ｎ４層１２０が成長された後、Ｓｉ３Ｎ４層１２０の一部がスチーム／ウェット高速熱酸化プロセスで酸化されて、残ったＳｉ３Ｎ４層１２０上に位置するＳｉＯ２層１２２を形成する。本発明において、Ｓｉ３Ｎ４とＳｉＯ２層との組み合わせが、例えば、６４オングストリームの厚みのＳｉ３Ｎ４層及び１２８オングストリームの厚みのＳｉＯ２層を有する、トランジスタのゲート絶縁層１２４を形成する。Ｓｉ３Ｎ４層１２０の酸化が、Ｓｉ３Ｎ４層１２０とＳｉＯ２層１２２との間の遷移層を生成し、これも非常に低い密度の界面準位を有する。
図４に図示するように、ＳｉＯ２層１２２の形成に続いて、この方法は、従来の方式で、例えばチタンアルミニウムコンタクトを用いて、金属ゲート領域１３０、金属ソース領域１３２、及び金属ドレイン領域１３４を形成することにより、ＧａＮ ＭＯＳＦＥＴ１００の形成を終了し、その後、上にあるパッシベーション層の従来の形成が続く。金属ゲート領域１３０は、ゲート絶縁層１２４のＳｉＯ２層１２２に接するように形成される。金属ソース１３２及び金属ドレイン領域１３４は、ＧａＮチャネル層１１６及びＡｌＧａＮ障壁層１１８とのオーミックコンタクトをつくるように形成される。
上述のように、障壁層のＡｌＧａＮとチャネル層のＧａＮとが異なるバンドギャップを有し、従来、ＡｌＧａＮ障壁層とＧａＮチャネル層との間の接合に位置しＧａＮチャネル層へ延びる、二次元電子ガス（２ＤＥＧ）を引き起こすように形成される。
更に上述したように、トランジスタの「チャネル」として機能する２ＤＥＧは、高濃度電子を生成し、これは、従来のように形成されるＧａＮ ＭＯＳＦＥＴを空乏モードデバイス（ゼロボルトがデバイスのゲートに印加され、ソース及びドレイン領域が異なってバイアスされるとき、ノミナリー・オン）であるようにさせる。
そのため、図４に示すＧａＮ ＭＯＳＦＥＴ１００をエンハンスメント・モードのデバイス（ゼロボルトが金属ゲート領域１３０に印加され、金属ソース領域１３２及び金属ドレイン領域１３４が異なってバイアスされるとき、ノミナリー・オフ）として形成するため、ゼロボルトが金属ゲート領域１３０に印加され（かつ金属ソース領域１３２及び金属ドレイン領域１３４異なってバイアスされ）るとき、２ＤＥＧ領域に電子が実質的に存在せず、閾値電圧を超える電圧が金属ゲート領域１３０に印加され（かつ金属ソース領域１３２及び金属ドレイン領域１３４が異なってバイアスされ）るとき、２ＤＥＧ領域に電子がたまり、金属ソース領域１３２から金属ドレイン領域１３４へ流れるように、ＡｌＧａＮ障壁層１１８は充分に薄く（例えば、数ｎｍ厚み）される必要がある。
図５〜９は、本発明の代替実施例に従って、エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ５００を形成する方法の一例を図示する一連の断面図を示す。図５に示すように、本発明の代替の方法も、従来のように形成される半導体基板５１０を用いる。基板１１０と同様、基板５１０も、絶縁基板として、又はシリコン（例えば、＜１１１＞）、サファイア、又はシリコンカーバイドなどの高度に抵抗性の材料を備えて、実装され得る。
図５に更に示すように、本発明の代替の方法は、（従来のプロセスを用いてＭＯＣＶＤリアクターで）エピタキシャル層１１２が形成されるのと同じ方式で、基板５１０上にエピタキシャル層５１２を形成することにより始まる。その結果、エピタキシャル層５１２は、ドーピングされていないＡｌＧａＮバッファ層５１４、ドーピングされていないＧａＮチャネル層５１６、及びドーピングされていない又はｎ型ドープされたＡｌＧａＮ障壁層５１８（又は任意でドーピングされていない又はｎ型ドープされたＩｎＡｌＧａＮ障壁層５１８）を含む。このＡｌＧａＮバッファ層５１４は、応力を緩和するために用いられる異なるアルミニウム組成を備えた多数のドーピングされていないＡｌＧａＮ層を含む。
しかし、ＧａＮ ＭＯＳＦＥＴ１００とは異なり、ＡｌＧａＮ障壁層５１８は、従来の（空乏モード）厚みを有するように形成され、その結果、ＡｌＧａＮ障壁層５１８とＧａＮチャネル層５１６との間の接合に位置しＧａＮチャネル層５１６内に延びる、二次元電子ガス（２ＤＥＧ）の形成を引き起こす。ＡｌＧａＮ障壁層５１８とＧａＮチャネル層５１６との間の接合に位置する２ＤＥＧは、高濃度電子を生成する。
図６に図示するように、本発明に従って、エピタキシャル層５１２が形成された後、ＡｌＧａＮ障壁層５１８の上面上に、ＳｉＯ２の層などのマスク５２０が形成され、パターニングされる。マスク５２０が形成されると、マスク５２０により露出された領域がドライエッチングされる。このドライエッチングは、ＧａＮチャネル層５１６の上面上に位置する２ＤＥＧの最低レベルより上で、又は最低レベルで、或いは、最低レベルより下で、停止し得る。（図６は、２ＤＥＧの最低レベルのすぐ下で停止するドライエッチを図示する。）
図６に更に示すように、ドライエッチングは、露出された領域５２４を有する中間ＭＯＳＦＥＴ構造５２２を生成する。ドライエッチングに続いて、中間ＭＯＳＦＥＴ構造５２２は次に、ＭＯＣＶＤリアクターでＨ２及びＮＨ３でベークされて、ドライエッチングにより生じる格子への損傷を修復する。言い換えると、ＭＯＣＶＤリアクターから中間ＭＯＳＦＥＴ構造５２２を取り出すことなく、ドライエッチング後に中間ＭＯＳＦＥＴ構造５２２がベークされる。
図７に図示するように、中間ＭＯＳＦＥＴ構造５２２がベークされた後、薄いドーピングされていない又はｎ型ドープされたＡｌＧａＮ障壁フィルム５２６（又は任意で薄いドーピングされていない又はｎ型ドープされたＩｎＡｌＧａＮ障壁フィルム５２６）が、露出された領域５２４上にエピタキシャル成長される。薄いＡｌＧａＮ障壁フィルム５２６の上面は、２ＤＥＧの最低レベルより上、又は最低レベル、或いは、最低レベルより下に位置し得る。（図７は、ＡｌＧａＮ障壁フィルム５２６の上面が２ＤＥＧの最低レベルに位置することを図示する。）薄いＡｌＧａＮ障壁フィルム５２６は、ＡｌＧａＮ障壁層５１８の最大厚みより薄い厚みを有する。
薄いＡｌＧａＮ障壁フィルム５２６が成長されると、Ｓｉ３Ｎ４層５３０が、ＳｉＨ４及びＮＨ３を用いて薄いＡｌＧａＮ障壁フィルム５２６と同じＭＯＣＶＤリアクターで直接薄いＡｌＧａＮ障壁フィルム５２６上にエピタキシャル成長される。言い換えると、Ｓｉ３Ｎ４層５３０は、薄いＡｌＧａＮ障壁フィルム５２６を備えた構造をＭＯＣＶＤリアクターから取り出すことなく、薄いＡｌＧａＮ障壁フィルム５２６が成長された後エピタキシャル成長される。（図７に図示するように、Ｓｉ３Ｎ４層５３０は、ＡｌＧａＮ障壁層５１８の側壁上及びＳｉＯ２マスク５２０上にも成長する。）
Ｓｉ３Ｎ４層５３０は、薄いＡｌＧａＮフィルム５２６の上に約１０〜１００ｎｍの厚みを有するように成長されることが好ましく、この特定の厚みはアプリケーションに依存する。前述したように、このプロセスは、Ｓｉ３Ｎ４層５３０と薄いＡｌＧａＮ障壁フィルム５２６との間に、例えば、ｌ×１０１１／ｃｍ２未満であることが予測される、非常に低い界面準位密度を有する遷移層を生成する。
図８に図示するように、Ｓｉ３Ｎ４層５３０の成長に続いて、スチーム／ウェット高速熱酸化プロセスでＳｉ３Ｎ４層５３０の一部が酸化されて、Ｓｉ３Ｎ４領域５３４の上に位置するＳｉＯ２領域５３２を形成し、これは、薄いＡｌＧａＮ障壁フィルム５２６の上に位置する。図８に更に示すように、ＡｌＧａＮ障壁層５１８は、Ｓｉ３Ｎ４領域５３４の横方向に近接して位置する。（この酸化プロセスは、ＳｉＯ２マスク５２０の上に位置するＳｉ３Ｎ４層５３０も酸化し、それにより、ＳｉＯ２マスク５２０の厚みを増加させる。）
本発明において、Ｓｉ３Ｎ４領域５３４とＳｉＯ２領域５３２との組み合わせは、例えば、６４オングストリームの厚みのＳｉ３Ｎ４領域及び１２８オングストリームの厚みのＳｉＯ２領域を有する、薄いＡｌＧａＮフィルム５２６の上に位置するゲート絶縁層５３６を形成する。前述したように、Ｓｉ３Ｎ４層５３０の酸化は、Ｓｉ３Ｎ４領域５３４とＳｉＯ２領域５３２との間の遷移層を生成し、これも非常に低い密度の界面準位を有する。
図９に図示するように、ＳｉＯ２領域５３２の形成に続いて、この方法は、従来の方式で、例えば、チタンアルミニウムコンタクトを用いて、金属ゲート領域５４０、金属ソース領域５４２、及び金属ドレイン領域５４４を形成することにより、ＧａＮ ＭＯＳＦＥＴ５００の形成を終了し、その後、上にあるパッシベーション層の従来の形成が続く。金属ゲート領域５４０は、ゲート絶縁層５３６のＳｉＯ２領域５３２に接するように形成される。金属ソース５４２及び金属ドレイン領域５４４は、ＧａＮチャネル層５１６及びＡｌＧａＮ障壁層５１８とのオーミックコンタクトをつくるように形成される。
そのため、図９に示すＧａＮ ＭＯＳＦＥＴ５００は、ゼロボルトが金属ゲート領域５４０に印加され（かつ金属ソース領域５４２及び金属ドレイン領域５４４が異なってバイアスされ）るとき、ゲート絶縁層５３６及び金属ゲート領域５４０の直下に実質的に電子がまったくたまらず、閾値電圧を超える電圧が金属ゲート領域５４０に印加され（かつ金属ソース領域５４２及び金属ドレイン領域５４４が異なってバイアスされ）るとき、ゲート絶縁層５３６及び金属ゲート領域５４０の直下に電子がたまり、金属ソース領域５４２から金属ドレイン領域５４４へ流れるように、ＡｌＧａＮ障壁フィルム５２６を充分に薄く（例えば、数ｎｍ厚み）形成することにより、エンハンスメントモードデバイス（ゼロボルトが金属ゲート領域５４０に印加され、金属ソース領域５４２及び金属ドレイン領域５４４が異なってバイアスされるとき、ノミナリー・オフ）として形成される。
本発明の利点の一つは、ＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層のＳｉ３Ｎ４部分が、ゲート絶縁層とＡｌＧａＮ障壁層（又は任意のＩｎＡｌＧａＮ障壁層）との間の接合の界面準位の形成を著しく低減させることである。電子がトラップされ得るサイトの数を著しく低減することは、ＧａＮデバイスの長期的信頼性を著しく改善する。
本発明の更なる利点は、ＳｉＯ２／Ｓｉ３Ｎ４ゲート絶縁層のキャップ層としてＳｉＯ２を利用することにより、本発明は、最低漏れ電流及び２．５ボルト程度に高い閾値電圧を有する（即ち、ＳｉＯ２は９ｅＶのバンドギャップＥｇと２．５ｅＶ程度まで高くなり得るＡｌＧａＮに対する?Ｅｃを有する）ことである。
図１０は、本発明に従った漏れ電流を図示するバンド図を示す。図１０に示すように、バンドラインナップは、界面準位の低密度及びＳｉＯ２の広いバンドギャップに起因するゲート酸化物内に制限されたトンネリングが存在することを示す。また、２Ｖより大きい閾値電圧Ｖｔで、ＳｉＯ２からＡｌＧａＮに対する有効ΔＥｃが２ｅＶより大きい。
上述の説明は本発明の例であり、本明細書に記載した本発明の種々の代替例を本発明を実施して用いられ得ることを理解されたい。従って、添付の特許請求の範囲が本発明の範囲を定めること、また、これらの特許請求の範囲内の構造及び方法及びそれらの同等物が本発明に包含されることが意図されている。

Claims (20)

  1. トランジスタを形成する方法であって、
    ＡｌＧａＮを含む障壁層を形成すること、
    前記障壁層に接するＳｉ３Ｎ４の層を形成すること、
    前記Ｓｉ３Ｎ４の層に接するＳｉＯ２の層を形成すること、及び、
    前記ＳｉＯ２の層に接し、前記ＳｉＯ２の層の上に位置する金属ゲートを形成すること、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記障壁層がリアクター内でエピタキシャル成長され、
    前記障壁層が成長された後前記障壁層を前記リアクターから取り出すことなく、前記リアクター内で前記Ｓｉ３Ｎ４の層がエピタキシャル成長される、
    方法。
  3. 請求項２に記載の方法であって、前記ＳｉＯ２の層が、前記Ｓｉ３Ｎ４の層の一部を酸化することにより前記Ｓｉ３Ｎ４の層に接するように形成される、方法。
  4. 請求項３に記載の方法であって、前記障壁層に接する、間隔が開けられた金属ソース領域及びドレイン領域を形成することを更に含む、方法。
  5. 請求項４に記載の方法であって、前記障壁層がインジウムを更に含む、方法。
  6. 請求項４に記載の方法であって、前記障壁層が形成される前にチャネル層を形成することを更に含み、前記チャネル層がＧａＮを含み、前記チャネル層の上面が前記障壁層の底面に接し、前記チャネル層が前記チャネル層の前記上面に接する２次元電子ガスを含む、方法。
  7. 請求項６に記載の方法であって、前記Ｓｉ３Ｎ４の層が形成される前に、前記障壁層を選択的にエッチングして、露出された領域を形成することを更に含む、方法。
  8. 請求項７に記載の方法であって、前記Ｓｉ３Ｎ４の層が形成される前に前記露出された領域に接するように障壁フィルムを形成することを更に含み、前記障壁フィルムがＡｌＧａＮを含む、方法。
  9. 請求項８に記載の方法であって、前記Ｓｉ３Ｎ４の層が、前記障壁フィルムに接し、前記障壁フィルムの上に位置するように形成される、方法。
  10. 請求項６に記載の方法であって、前記Ｓｉ３Ｎ４の層が形成される前に、前記障壁層及び前記チャネル層を選択的にエッチングして、露出された領域を形成することを更に含む、方法。
  11. 請求項１０に記載の方法であって、前記Ｓｉ３Ｎ４の層が形成される前に、前記露出された領域に接するように障壁フィルムを形成することを更に含み、前記障壁フィルムがＡｌＧａＮを含む、方法。
  12. 請求項１１に記載の方法であって、前記Ｓｉ３Ｎ４の層が、前記障壁フィルムに接するように形成される、方法。
  13. 請求項１２に記載の方法であって、前記障壁層がインジウムを更に含み、前記障壁フィルムがインジウムを更に含む、方法。
  14. トランジスタであって、
    ＡｌＧａＮを含む障壁層、
    前記障壁層に接するＳｉ３Ｎ４の層、
    前記Ｓｉ３Ｎ４の層に接し、前記Ｓｉ３Ｎ４の層の上に位置するＳｉＯ２の層、及び、
    前記ＳｉＯ２の層に接し、前記ＳｉＯ２の層及び前記Ｓｉ３Ｎ４の層の上に位置する金属ゲート、
    を含む、トランジスタ。
  15. 請求項１４に記載のトランジスタであって、前記障壁層に接する、間隔が開けられた金属ソース領域及びドレイン領域を更に含む、トランジスタ。
  16. 請求項１５に記載のトランジスタであって、前記障壁層がインジウムを更に含む、トランジスタ。
  17. 請求項１５に記載のトランジスタであって、前記障壁層に接し、前記障壁層より下に位置するチャネル層を更に含み、前記チャネル層がＧａＮを含み、前記チャネル層が、前記チャネル層の上面に接する２次元電子ガスを含む、トランジスタ。
  18. 請求項１７に記載のトランジスタであって、前記Ｓｉ３Ｎ４の層に接し、前記Ｓｉ３Ｎ４の層より下に位置する障壁フィルムを更に含み、前記障壁フィルムが前記障壁層の最大厚みより薄い厚みを有し、前記障壁フィルムがＡｌＧａＮを含む、トランジスタ。
  19. 請求項１８に記載のトランジスタであって、前記障壁層が、前記Ｓｉ３Ｎ４の層の横方向に近接して位置する、トランジスタ。
  20. 請求項１９に記載のトランジスタであって、前記障壁層がインジウムを更に含む、トランジスタ。
JP2012551188A 2010-01-30 2011-01-12 低リークｇａｎｍｏｓｆｅｔ Active JP5730332B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/697,235 US8624260B2 (en) 2010-01-30 2010-01-30 Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US12/697,235 2010-01-30
PCT/US2011/020916 WO2011094059A2 (en) 2010-01-30 2011-01-12 Low leakage gan mosfet

Publications (3)

Publication Number Publication Date
JP2013518436A true JP2013518436A (ja) 2013-05-20
JP2013518436A5 JP2013518436A5 (ja) 2014-03-20
JP5730332B2 JP5730332B2 (ja) 2015-06-10

Family

ID=44320049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551188A Active JP5730332B2 (ja) 2010-01-30 2011-01-12 低リークｇａｎｍｏｓｆｅｔ

Country Status (5)

Country Link
US (2) US8624260B2 (ja)
JP (1) JP5730332B2 (ja)
CN (1) CN102834920B (ja)
TW (1) TWI546864B (ja)
WO (1) WO2011094059A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037148A (ja) * 2013-08-15 2015-02-23 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016139781A (ja) * 2015-01-27 2016-08-04 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． エンハンスメント型高電子移動度トランジスタおよびその製作方法
JP2017228685A (ja) * 2016-06-23 2017-12-28 富士通株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785973B2 (en) * 2010-04-19 2014-07-22 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
RU2615481C2 (ru) * 2010-12-29 2017-04-04 Нестек С.А. Композиция наполнителя, содержащая инкапсулированное масло
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
US9202903B2 (en) * 2013-03-01 2015-12-01 Cree, Inc. Tunnel junction field effect transistors having self-aligned source and gate electrodes and methods of forming the same
US9178016B2 (en) * 2013-03-01 2015-11-03 Infineon Technologies Austria Ag Charge protection for III-nitride devices
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
JP6640687B2 (ja) 2016-09-09 2020-02-05 株式会社東芝 半導体装置
CN106409901B (zh) * 2016-10-27 2019-10-11 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
CN107634009A (zh) * 2017-08-10 2018-01-26 北京大学深圳研究生院 一种GaN MOS‑HEMT器件及其制备方法
TWI670775B (zh) * 2018-08-27 2019-09-01 世界先進積體電路股份有限公司 半導體裝置結構及其製造方法
CN110875385B (zh) * 2018-09-04 2023-03-17 世界先进积体电路股份有限公司 半导体装置结构及其制造方法
US10651033B1 (en) 2019-01-07 2020-05-12 Vanguard International Semiconductor Corporation Semiconductor device structures and methods for manufacturing the same
CN113677878A (zh) 2019-04-17 2021-11-19 株式会社Ihi 涡轮机外壳及增压器
US11133408B2 (en) * 2019-08-06 2021-09-28 Iqe Plc Dielectric passivation for layered structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64756A (en) * 1987-03-20 1989-01-05 Hitachi Ltd Semiconductor device and capacitor device and manufacture thereof
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008305816A (ja) * 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009076673A (ja) * 2007-09-20 2009-04-09 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7399692B2 (en) 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
JP5065595B2 (ja) * 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
JP4580899B2 (ja) * 2006-06-08 2010-11-17 株式会社東芝 半導体記憶装置及びその製造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8802516B2 (en) 2010-01-27 2014-08-12 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64756A (en) * 1987-03-20 1989-01-05 Hitachi Ltd Semiconductor device and capacitor device and manufacture thereof
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008305816A (ja) * 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009076673A (ja) * 2007-09-20 2009-04-09 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037148A (ja) * 2013-08-15 2015-02-23 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016139781A (ja) * 2015-01-27 2016-08-04 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． エンハンスメント型高電子移動度トランジスタおよびその製作方法
JP2017228685A (ja) * 2016-06-23 2017-12-28 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201140701A (en) 2011-11-16
US20110186855A1 (en) 2011-08-04
JP5730332B2 (ja) 2015-06-10
WO2011094059A3 (en) 2011-11-10
WO2011094059A2 (en) 2011-08-04
CN102834920B (zh) 2015-06-10
CN102834920A (zh) 2012-12-19
US8624260B2 (en) 2014-01-07
TWI546864B (zh) 2016-08-21
US8940593B2 (en) 2015-01-27
US20140094005A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
JP5730332B2 (ja) 低リークｇａｎｍｏｓｆｅｔ
JP5051980B2 (ja) 半導体装置
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US7592647B2 (en) Semiconductor device and manufacturing method thereof
JP5670427B2 (ja) ＧａＮバッファ層におけるドーパント拡散変調
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
JP2011198837A (ja) 半導体装置およびその製造方法
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP2006278812A (ja) 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP2011082216A (ja) 化合物半導体装置及びその製造方法
JP2009141244A (ja) 窒化物半導体トランジスタ及びその製造方法
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP2010225765A (ja) 半導体装置及びその製造方法
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
US20180097096A1 (en) Semiconductor device
JP2009170546A (ja) ＧａＮ系電界効果トランジスタ
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
JP7308593B2 (ja) 窒化物半導体装置
JP5448530B2 (ja) 電界効果トランジスタ
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
JP2014007389A (ja) ヘテロ接合型ｆｅｔ
JP5458084B2 (ja) 半導体装置の製造方法
US20230134698A1 (en) Apparatus and method to control threshold voltage and gate leakage current for gan-based semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150407

R150 Certificate of patent or registration of utility model

Ref document number: 5730332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250