JP2015037148A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2015037148A
JP2015037148A JP2013168869A JP2013168869A JP2015037148A JP 2015037148 A JP2015037148 A JP 2015037148A JP 2013168869 A JP2013168869 A JP 2013168869A JP 2013168869 A JP2013168869 A JP 2013168869A JP 2015037148 A JP2015037148 A JP 2015037148A
Authority
JP
Japan
Prior art keywords
semiconductor device
groove
insulating film
gate insulating
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013168869A
Other languages
English (en)
Other versions
JP6220188B2 (ja
Inventor
岡本　康宏
Yasuhiro Okamoto
康宏 岡本
中山　達峰
Tatsuo Nakayama
達峰 中山
井上　隆
Takashi Inoue
隆 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013168869A priority Critical patent/JP6220188B2/ja
Priority to US14/332,954 priority patent/US9368609B2/en
Priority to KR20140104359A priority patent/KR20150020105A/ko
Priority to CN201410403957.0A priority patent/CN104377240B/zh
Publication of JP2015037148A publication Critical patent/JP2015037148A/ja
Priority to US15/142,601 priority patent/US20160240648A1/en
Application granted granted Critical
Publication of JP6220188B2 publication Critical patent/JP6220188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Abstract

【課題】半導体装置の特性を向上させる。
【解決手段】基板Ｓの上方に形成されたチャネル層ＣＨと、チャネル層ＣＨ上に形成され、チャネル層ＣＨよりバンドギャップが広い障壁層ＢＡと、障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで到達する溝Ｔと、溝Ｔ内にゲート絶縁膜ＧＩを介して配置されたゲート電極ＧＥと、を有するように半導体装置を構成する。そして、溝Ｔの底面の端部が丸みを帯びた形状であり、溝Ｔの底面の端部に接するゲート絶縁膜ＧＩが丸みを帯びた形状である。このように、溝Ｔの底面の端部に、丸みを持たせることで、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができる。これにより、溝Ｔの底面の端部においてもチャネルＣが形成され、チャネルＣの抵抗を小さくすることができる。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関し、例えば、窒化物半導体を用いた半導体装置に好適に利用できるものである。
近年、Ｓｉよりも大きなバンドギャップを有するIII−Ｖ族の化合物を用いた半導体装置が注目されている。その中でも、高耐圧および高速スイッチ特性から、窒化ガリウムを用いたパワーＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であって、ノーマリーオフ動作が可能である半導体装置の開発が進められている。
例えば、以下の特許文献１（特開２００８−３０６０８３号公報）には、ゲート電極の底面部に、傾斜変化部を有するIII−Ｖ族窒化物半導体電界効果型トランジスタが開示されている。
また、以下の特許文献２（特開２０１２−２４８６３６号公報）には、チャネル層と、このチャネル層と電子供給層とのヘテロ接合界面の２ＤＥＧとを有する電界効果型トランジスタが開示されている。
特開２００８−３０６０８３号公報 特開２０１２−２４８６３６号公報
本発明者は、上記のような窒化物半導体を用いた半導体装置の研究開発に従事しており、ノーマリーオフ型の半導体装置の特性向上について、鋭意検討している。その過程において、窒化物半導体を用いた半導体装置の特性について更なる改善の余地があることが判明した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置は、第２窒化物半導体層を貫通し、第１窒化物半導体層の途中まで到達する溝内にゲート絶縁膜を介して配置されたゲート電極を有する。そして、この溝の底面の端部が丸みを帯びた形状または面取りされた形状である。
本願において開示される一実施の形態に示される半導体装置の製造方法は、第１窒化物半導体層とその上部の第２窒化物半導体層との積層体をエッチングすることにより、溝を形成する工程を有する。そして、この工程は、第２窒化物半導体層を貫通し、第１窒化物半導体層の途中まで到達し、その底面の端部が丸みを帯びた形状または面取りされた形状である溝を形成する工程である。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図２に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図３に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図４に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図７に続く製造工程を示す断面図である。 実施の形態１の半導体装置の構成例を示す平面図である。 実施の形態１の半導体装置の溝部近傍の構成を示す断面図である。 第１比較例の半導体装置の溝部近傍の構成を示す断面図である。 第２比較例の半導体装置の溝部近傍の構成を示す断面図である。 第３比較例の半導体装置の溝部近傍の構成を示す断面図である。 実施の形態１の半導体装置の変形例の構成を模式的に示す断面図である。 実施の形態２の半導体装置の構成を模式的に示す断面図である。 実施の形態２の半導体装置の溝の底面の端部の他の構成を示す断面図である。 実施の形態３の半導体装置の第１例の構成を模式的に示す断面図である。 実施の形態３の半導体装置の第２例の構成を模式的に示す断面図である。 実施の形態４の半導体装置の第１例の構成を模式的に示す断面図である。 実施の形態４の半導体装置の第２例の構成を模式的に示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、
特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。図１は、本実施の形態の半導体装置の構成を示す断面図である。図２〜図８は、本実施の形態の半導体装置の製造工程を示す断面図である。
［構造説明］
図１は、本実施の形態の半導体装置の構成を示す断面図である。図１に示す半導体装置は、窒化物半導体を用いたＭＩＳ（Metal Insulator Semiconductor）型の電界効果トランジスタ（FET；Field Effect Transistor）である。この半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）やパワートランジスタとも呼ばれる。本実施の形態の半導体装置は、いわゆるリセスゲート型の半導体装置である。
本実施の形態の半導体装置は、基板Ｓ上に、核生成層ＮＵＣ、歪緩和層ＳＴＲ、バッファ層ＢＵ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成された積層体（窒化物半導体領域）を有する。
また、本実施の形態の半導体装置のゲート電極ＧＥは、絶縁膜ＩＦおよび障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで到達するように掘り込まれた溝Ｔの内部に、ゲート絶縁膜ＧＩを介して形成されている。
さらに、本実施の形態の半導体装置のソース電極ＳＥおよびドレイン電極ＤＥは、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されている。
以下に、詳細に説明する。図１に示すように、本実施の形態の半導体装置は、基板Ｓ上に、核生成層ＮＵＣが形成され、核生成層ＮＵＣ上に、歪緩和層ＳＴＲが形成されている。核生成層ＮＵＣは、歪緩和層ＳＴＲなどの上部に形成される層が成長する際の結晶核を生成させるために形成する。また、上部に形成される層から基板Ｓに、上部に形成される層の構成元素（例えば、Ｇａなど）が拡散して、基板Ｓが変質することを防ぐために形成する。また、歪緩和層ＳＴＲは、基板Ｓに対する応力を緩和して、基板Ｓに反りやクラックが発生することを抑制するために形成する。
この歪緩和層ＳＴＲ上には、バッファ層ＢＵが形成され、バッファ層ＢＵ上に、窒化物半導体からなるチャネル層（電子走行層ともいう）ＣＨが形成され、チャネル層ＣＨ上に、窒化物半導体からなる障壁層ＢＡが形成されている。即ち、歪緩和層ＳＴＲの主面（上面）上に、バッファ層ＢＵとチャネル層ＣＨと障壁層ＢＡとが、下から順に形成（積層）されている。障壁層ＢＡ上には、ソース電極ＳＥおよびドレイン電極ＤＥがそれぞれオーミック層ＯＬを介して形成されている。バッファ層ＢＵは、チャネル層ＣＨと歪緩和層ＳＴＲとの間に位置する中間層である。
ゲート電極ＧＥは、絶縁膜ＩＦおよび障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで掘り込まれた溝（トレンチ、リセス、凹部ともいう）Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されている。このソース電極ＳＥおよびドレイン電極ＤＥは、それぞれ障壁層ＢＡと接続するように形成されている。この接続は、オーミック層ＯＬを介して接続され、オーミック接続となる。
ゲート電極ＧＥ上には、絶縁層ＩＬ１が形成されている。また、上記ソース電極ＳＥおよびドレイン電極ＤＥは、絶縁層ＩＬ１中に形成されたコンタクトホールＣ１内およびその上部に形成されている。この絶縁層ＩＬ１、ソース電極ＳＥおよびドレイン電極ＤＥ上には、絶縁層ＩＬ２が形成されている。
本実施の形態においては、チャネル層ＣＨと障壁層ＢＡとの界面近傍のチャネル層側に、２次元電子ガス２ＤＥＧが生成される。また、ゲート電極ＧＥに正の電位（閾値電位）が印加された場合には、ゲート絶縁膜ＧＩとチャネル層ＣＨとの界面近傍に、チャネルＣが形成される。
上記２次元電子ガス２ＤＥＧは次のメカニズムで形成される。チャネル層ＣＨや障壁層ＢＡを構成する窒化物半導体（ここでは、窒化ガリウム系の半導体）は、それぞれ、禁制帯幅（バンドギャップ）や電子親和力が異なる。このため、これらの半導体の接合面に、井戸型ポテンシャルが生成される。この井戸型ポテンシャル内に電子が蓄積されることにより、チャネル層ＣＨと障壁層ＢＡとの界面近傍に、２次元電子ガス２ＤＥＧが生成される。
チャネル層ＣＨと障壁層ＢＡとの界面近傍に形成される２次元電子ガス２ＤＥＧは、ゲート電極ＧＥが形成されている溝Ｔにより分断されている。このため、本実施の形態の半導体装置においては、ゲート電極ＧＥに正の電位（閾値電位）が印加されていない状態においてオフ状態を維持でき、ゲート電極ＧＥに正の電位（閾値電位）を印加した状態においてオン状態を維持できる。このように、ノーマリーオフ動作を行うことができる。
ここで、本実施の形態においては、溝Ｔの底面の端部がラウンド化している。言い換えれば、溝Ｔの底面の端部が丸みを帯びた形状となっている。このように、溝Ｔの底面の端部に、丸みを持たせることで、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができる。別の言い方をすれば、溝Ｔの底面の端部に接するゲート絶縁膜ＧＩの膜厚を低減することができる。これにより、溝Ｔの底面の端部においてもチャネルＣが形成され、チャネルＣの抵抗を小さくすることができる。また、溝Ｔの底面の端部においてもチャネルＣが形成されることで、チャネルＣと２次元電子ガス２ＤＥＧとの距離を小さくすることができるため、これらの間の寄生抵抗を低減することができる。
［製法説明］
次いで、図２〜図８を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図２〜図８は、本実施の形態の半導体装置の製造工程を示す断面図である。
図２に示すように、基板Ｓ上に、核生成層ＮＵＣ、歪緩和層ＳＴＲおよびバッファ層ＢＵを順次形成する。基板Ｓとして、例えば、（１１１）面が露出しているシリコン（Ｓｉ）からなる半導体基板を用い、その上部に、核生成層ＮＵＣとして、例えば、窒化アルミニウム（ＡｌＮ）層を有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法などを用いてヘテロエピタキシャル成長させる。次いで、核生成層ＮＵＣ上に、歪緩和層ＳＴＲとして、窒化ガリウム（ＧａＮ）層と窒化アルミニウム（ＡｌＮ）層との積層膜（ＡｌＮ／ＧａＮ膜）を、繰り返し積層した超格子構造体を形成する。例えば、窒化ガリウム（ＧａＮ）層および窒化アルミニウム（ＡｌＮ）層を、有機金属化学気相成長法などを用いて、それぞれ２〜３ｎｍ程度の膜厚で、それぞれ１００層（合計２００層）程度、繰り返しヘテロエピタキシャル成長させる。なお、基板Ｓとしては、上記シリコンの他、ＳｉＣやサファイアなどからなる基板を用いてもよい。
次いで、歪緩和層ＳＴＲ上に、バッファ層ＢＵを形成する。歪緩和層ＳＴＲ上に、バッファ層ＢＵとして、例えば、ＡｌＧａＮ層を、有機金属化学気相成長法などを用いてヘテロエピタキシャル成長させる。
次いで、図３に示すように、バッファ層ＢＵ上に、チャネル層ＣＨを形成する。例えば、バッファ層ＢＵ上に、窒化ガリウム（ＧａＮ）層を、有機金属化学気相成長法などを用いてヘテロエピタキシャル成長させる。
次いで、チャネル層ＣＨ上に、障壁層ＢＡとして、例えばＡｌＧａＮ層を、有機金属化学気相成長法などを用いてヘテロエピタキシャル成長させる。この障壁層ＢＡは、チャネル層ＣＨよりバンドギャップが広い窒化物半導体である。
このようにして、バッファ層ＢＵ、チャネル層ＣＨおよび障壁層ＢＡの積層体が形成される。この積層体は、上記ヘテロエピタキシャル成長、即ち、［０００１］結晶軸（Ｃ軸）方向に積層するＩＩＩ族面成長により形成される。言い換えれば、（０００１）Ｇａ面成長により上記積層体が形成される。この積層体のうち、チャネル層ＣＨと障壁層ＢＡとの界面近傍には、２次元電子ガス（２ＤＥＧ）が生成される。
次いで、図４に示すように、障壁層ＢＡ上に、開口部を有する絶縁膜ＩＦを形成する。例えば、絶縁膜ＩＦとして、窒化シリコン膜を熱ＣＶＤ（Chemical Vapor Deposition、化学気相成長）法などを用いて、障壁層ＢＡ上に堆積する。次いで、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦに開口部を形成する。
次いで、図５に示すように、絶縁膜ＩＦをマスクとして、障壁層ＢＡおよびチャネル層ＣＨをエッチングすることにより、絶縁膜ＩＦおよび障壁層ＢＡを貫通してチャネル層ＣＨの途中まで達する溝Ｔを形成する。
この際、エッチング条件を調整することにより、溝Ｔの底面の端部をラウンド化させる。言い換えれば、溝Ｔの底面の端部に丸みを持たせる。エッチングガスとしては、例えば、塩素系のガス（例えば、ＢＣｌ３など）を用いる。
例えば、障壁層ＢＡおよびチャネル層ＣＨを、絶縁膜ＩＦをマスクとして、異方的なエッチング成分が大きい状態でエッチングした後、異方的なエッチング成分より等方的なエッチング成分が大きい状態に変更しエッチングする。これにより、溝Ｔの底面の端部をラウンド化することができる。等方的なエッチング成分を大きくするには、例えば、基板Ｓに加えるバイアス電位を小さくしてエッチングする。この他、エッチングガス種を変えるほか、プラズマ密度を高くする、ガス圧を高くする、プロセスガス流速を早めるなど、種々のエッチング条件を調整することで、溝Ｔの底面の端部をラウンド化することができる。
本発明者らの検討によれば、エッチング条件を調整しつつ、ＢＣｌ３を用いてエッチングを行ったところ、所望の溝深さにおいて底面の端部がラウンド化した溝Ｔを形成することができた。
このエッチングの後、エッチングダメージの回復のために、熱処理（アニール）を行ってもよい。
次いで、図６に示すように、溝Ｔ内を含む絶縁膜ＩＦ上に、ゲート絶縁膜ＧＩを形成する。例えば、ゲート絶縁膜ＧＩとして、アルミナ（酸化アルミニウム膜、Ａｌ２Ｏ３）をＣＶＤ法などを用いて、溝Ｔ内を含む絶縁膜ＩＦ上に堆積する。ＣＶＤ法などの堆積法を用いた場合、膜材料は等方的に堆積する。ゲート絶縁膜ＧＩとして、アルミナの他、酸化シリコン膜や、酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。高誘電率膜として、酸化ハフニウム膜（ＨｆＯ２膜）を用いてもよい。また、高誘電率膜として、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のような他のハフニウム系絶縁膜を用いてもよい。
次いで、溝Ｔの内部のゲート絶縁膜ＧＩ上にゲート電極ＧＥを形成する。例えば、ゲート絶縁膜ＧＩ上に、導電性膜として、例えば、ニッケル（Ｎｉ）膜と、その上部の金（Ａｕ）膜からなる積層膜（Ａｕ／Ｎｉ膜ともいう）を、スパッタリング法などを用いて、溝Ｔの内部を埋め込む程度の膜厚で堆積する。次いで、フォトリソグラフィ技術およびエッチング技術を使用することにより、Ａｕ／Ｎｉ膜をパターニングすることによりゲート電極ＧＥを形成する。なお、このＡｕ／Ｎｉ膜のエッチングの際、下層のゲート絶縁膜ＧＩおよび絶縁膜ＩＦをエッチングしてもよい。また、ゲート電極ＧＥの形成材料としては、Ａｕ／Ｎｉ膜以外の金属膜を用いてもよく、また、不純物を含有した多結晶シリコン膜などを用いてもよい。
次いで、図７に示すように、ゲート電極ＧＥ上に、絶縁層ＩＬ１を形成する。ゲート電極ＧＥおよび障壁層ＢＡ上に、絶縁層ＩＬ１として、例えば、酸化シリコン膜をＣＶＤ法などを用いて形成する。この後、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁層ＩＬ１中にコンタクトホールＣ１を形成する。このコンタクトホールＣ１は、ゲート電極ＧＥの両側の障壁層ＢＡ上に配置される。
次いで、図８に示すように、コンタクトホールＣ１の内部を含む絶縁層ＩＬ１上に、オーミック層ＯＬを形成する。例えば、チタン（Ｔｉ）膜と、その上部のアルミニウム（Ａｌ）膜からなる積層膜（Ａｌ／Ｔｉ膜ともいう）を、蒸着法などを用いて、コンタクトホールＣ１内を含む絶縁層ＩＬ１上に堆積する。さらに、例えば、チタン（Ｔｉ）膜と、その上部の窒化チタン（ＴｉＮ）膜からなる積層膜（ＴｉＮ／Ｔｉ膜ともいう）を、スパッタリング法などを用いて、Ａｌ／Ｔｉ膜上に堆積する。これにより、チタン（Ｔｉ）膜、アルミニウム（Ａｌ）膜、チタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜の積層膜（ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ膜ともいう）を形成し、例えば、５５０℃で３０分程度の熱処理を行う。この熱処理により、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ膜とＧａＮ系半導体界面の接触がオーミック接触となる。次いで、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ膜（オーミック層ＯＬ）上に、アルミニウム合金膜を、スパッタリング法などを用いて堆積する。アルミニウム合金としては、例えば、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）、ＡｌとＣｕ（銅）との合金（Ａｌ−Ｃｕ）、ＡｌとＳｉとＣｕ（Ａｌ−Ｓｉ−Ｃｕ）などを用いることができる。次いで、フォトリソグラフィ技術およびエッチング技術を使用することにより、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ膜およびアルミニウム合金膜をパターニングすることにより、コンタクトホールＣ１内に、オーミック層ＯＬを介してソース電極ＳＥおよびドレイン電極ＤＥが形成される。
次いで、ソース電極ＳＥおよびドレイン電極ＤＥ上を含む絶縁層ＩＬ１上に、絶縁層（カバー膜、表面保護膜ともいう）ＩＬ２を形成する。ソース電極ＳＥおよびドレイン電極ＤＥ上を含む絶縁層ＩＬ１上に、絶縁層ＩＬ２として、例えば、酸窒化シリコン（ＳｉＯＮ）膜を、ＣＶＤ法などを用いて堆積する（図１参照）。
以上の工程により、図１に示す半導体装置を形成することができる。なお、上記半導体装置を構成するソース電極ＳＥ、ドレイン電極ＤＥおよびゲート電極ＧＥの平面形状（レイアウト）について制限は無いが、例えば、図９に示す平面形状とすることができる。図９は、本実施の形態の半導体装置の構成例を示す平面図である。なお、図９においては、簡易的に、ソース電極ＳＥとゲート電極ＧＥとの間、ゲート電極ＧＥとドレイン電極ＤＥとの間を同様に表示してある。
図９に示すように、Ｙ方向に延在するソース電極ＳＥが、Ｘ方向に一定の間隔をおいて配置されている。また、Ｙ方向に延在するドレイン電極ＤＥが、Ｘ方向に一定の間隔をおいて配置されている。そして、複数のソース電極ＳＥのそれぞれと、複数のドレイン電極ＤＥのそれぞれは、Ｘ方向に沿って互い違いに配置されている。さらに、複数のソース電極ＳＥのそれぞれと複数のドレイン電極ＤＥのそれぞれとの間には、Ｙ方向に延在するゲート電極ＧＥが配置されている。
複数のドレイン電極ＤＥは、ドレインパッドＤＰにより接続される。このドレインパッドＤＰは、ドレイン電極ＤＥの一端側（図９においては、上側）において、Ｘ方向に延在するように配置される。言い換えれば、Ｘ方向に延在するドレインパッドＤＰからＹ軸方向に突き出るように複数のドレイン電極ＤＥが配置される。このような形状を、櫛形形状と言うことがある。
複数のソース電極ＳＥは、ソースパッドＳＰにより接続される。このソースパッドＳＰは、ソース電極ＳＥの他端側（図９においては、下側）において、Ｘ方向に延在するように配置される。言い換えれば、Ｘ方向に延在するソースパッドＳＰからＹ軸方向に突き出るように複数のソース電極ＳＥが配置される。このような形状を、櫛形形状と言うことがある。
ソースパッドＳＰ（ドレインパッドＤＰ）の両側（図９においては、右側および左側）には、ゲートパッドＧＰが配置されている。そして、複数のゲート電極ＧＥは、ソース電極ＳＥの他端側（図９においては、下側）に、Ｘ方向に延在するように配置されたゲート配線ＧＬと電気的に接続される。さらに、このＸ軸方向に延在するゲート配線ＧＬは、紙面の左端および右端に配置されたゲートパッドＧＰと電気的に接続されている。
以上、詳細に説明したように、本実施の形態によれば、溝Ｔの底面の端部をラウンド化したので（図１参照）、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができる。以下に、この効果について、図１０〜図１３を参照しながら説明する。図１０は、本実施の形態の半導体装置の溝部近傍の構成を示す断面図である。図１１〜図１３は、それぞれ第１〜第３比較例の半導体装置の溝部近傍の構成を示す断面図である。
本実施の形態においては、図１０に示すように、溝Ｔの底面の端部をラウンド化したので、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができる。例えば、図１１に示す第１比較例の場合は、溝Ｔの底面の端部が、断面形状においてＬ字状（コーナー状）となっている。このような場合、溝Ｔの側壁部および底面部において同程度の膜厚Ｔｈのゲート絶縁膜ＧＩが形成された場合、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間の距離、即ち、当該部位におけるゲート絶縁膜ＧＩの膜厚は、√２×Ｔｈ（＞Ｔｈ）となる。なお、√２×Ｔｈは、２の平方根とＴｈとの積であり、別の表記をすれば“（２）１／２×Ｔｈ”となる。
このように、ゲート絶縁膜ＧＩの膜厚が、溝Ｔの底面の中央部や溝Ｔの側壁部と比較し、溝Ｔの底面の端部において大きくなる。このため、溝Ｔの底面の端部においては、チャネルＣが形成され難くなり、チャネルＣの抵抗が大きくなる。また、チャネルＣと２次元電子ガス２ＤＥＧとの接続部において、寄生抵抗が生じる。その結果、半導体装置のオン抵抗が大きくなってしまう。
これに対し、本実施の形態（図１０）によれば、溝Ｔの底面の端部をラウンド化したので、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができる。これにより、溝Ｔの底面の端部においてもチャネルＣが形成され、チャネルＣの抵抗を小さくすることができる。また、溝Ｔの底面の端部においてもチャネルＣが形成されることで、チャネルＣと２次元電子ガス２ＤＥＧとの距離を小さくすることができるため、これらの間の寄生抵抗を低減することができる。その結果、半導体装置のオン抵抗を低減することができる。
また、溝Ｔの底面の端部においては、溝Ｔの側壁部に順次堆積するゲート絶縁膜ＧＩ材料と、溝Ｔの底面部に順次堆積するゲート絶縁膜ＧＩ材料とが合わさる箇所であるため、ゲート絶縁膜ＧＩが厚膜化しやすい。よって、図１２に示す第２比較例のように、Ｌ字状の溝Ｔの底面の端部においては、√２×Ｔｈ以上の膜厚のゲート絶縁膜ＧＩが形成され得る（図１２の矢印部参照）。このような第２比較例においては、図１１の場合より、さらに、チャネルＣが形成され難くなり、オン抵抗が大きくなってしまう。
これに対し、本実施の形態（図１０）においては、溝Ｔの底面の端部をラウンド化したので、当該部位において、ゲート絶縁膜ＧＩが厚膜化し難く、図１２に示す第２比較例の場合よりオン抵抗を低減することができる。
さらに、図１３に示す第３比較例のように、溝Ｔの形成の際、溝の底面の端部においてサブトレンチが生じる場合がある。このような場合には、サブトレンチ内のゲート絶縁膜ＧＩの膜厚が加算され、当該部位（図１３の破線で丸く囲んだ部位）においては、益々チャネルＣが形成され難くなる。このようなサブトレンチは、溝Ｔのエッチングの際に形成されやすい。これに対し、本実施の形態（図１０）においては、溝Ｔの底面の端部をラウンド化できるように、エッチング条件を制御するため、上記のようなサブトレンチが生じ難く、図１３に示す第３比較例の場合よりオン抵抗を低減することができる。
以上詳細に説明したように、本実施の形態の半導体装置によれば、効果的に半導体装置のオン抵抗を低減することができる。
なお、上記製造工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
（変形例）
以下に、本実施の形態の変形例について説明する。上記実施の形態においては、溝Ｔの内部を含む障壁層ＢＡ上の絶縁膜ＩＦ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥを同時にエッチングした、即ち、同一のレジストマスクを用いて同じ平面外形状にパターニングしたが、これらを異なる平面形状としてもよい。図１４は、本実施の形態の半導体装置の変形例の構成を模式的に示す断面図である。図１４（Ａ）は、第１変形例の半導体装置の断面図、図１４（Ｂ）は、第２変形例の半導体装置の断面図である。なお、本変形例において、絶縁膜ＩＦ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥ以外の構成や製造工程は、上記実施の形態と同様であるため、その説明を省略する。
例えば、図１４（Ａ）に示すように、溝Ｔの内部を含む障壁層ＢＡ上の絶縁膜ＩＦ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥのうち、ゲート絶縁膜ＧＩおよびゲート電極ＧＥをエッチングした後、別の工程で、障壁層ＢＡ上の絶縁膜ＩＦをエッチングしてもよい。この絶縁膜ＩＦのエッチングは、例えば、ソース電極ＳＥ、ドレイン電極ＤＥの形成工程の前に行う。また、絶縁膜ＩＦ上に、絶縁層ＩＬ１を形成した後、コンタクトホールＣ１を形成する際に（図７参照）、絶縁膜ＩＦをエッチングしてもよい。
この場合、図１４（Ａ）に示すように、ゲート電極ＧＥは、絶縁膜ＩＦおよび障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで掘り込まれた溝Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されている。そして、ゲート絶縁膜ＧＩ下の絶縁膜ＩＦは、ゲート絶縁膜ＧＩやゲート電極ＧＥの端部からソース電極ＳＥ側に延在するように配置されている。また、ゲート絶縁膜ＧＩ下の絶縁膜ＩＦは、ゲート絶縁膜ＧＩやゲート電極ＧＥの端部からドレイン電極ＤＥ側に延在するように配置されている。
また、図１４（Ｂ）に示すように、溝Ｔの内部を含む障壁層ＢＡ上の絶縁膜ＩＦ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥのそれぞれを、異なる平面形状としてもよい。この場合、溝Ｔの内部を含む障壁層ＢＡ上の絶縁膜ＩＦ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥのうち、ゲート電極ＧＥをエッチングした後、ゲート絶縁膜ＧＩをエッチングする。この際、ゲート電極ＧＥ下のゲート絶縁膜ＧＩは、ゲート電極ＧＥの端部からソース電極ＳＥ側またはドレイン電極ＤＥ側に延在するように配置されている。そして、ゲート絶縁膜ＧＩをエッチング後、障壁層ＢＡ上の絶縁膜ＩＦをエッチングする。この絶縁膜ＩＦのエッチングは、例えば、ソース電極ＳＥ、ドレイン電極ＤＥの形成工程の前に行う。また、絶縁膜ＩＦ上に、絶縁層ＩＬ１を形成した後、コンタクトホールＣ１を形成する際に（図７参照）、絶縁膜ＩＦをエッチングしてもよい。
この場合も、図１４（Ｂ）に示すように、ゲート電極ＧＥは、絶縁膜ＩＦおよび障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで掘り込まれた溝Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されている。そして、ゲート電極ＧＥ下のゲート絶縁膜ＧＩは、ゲート電極ＧＥの端部からソース電極ＳＥ側に延在するように配置されている。また、ゲート電極ＧＥ下のゲート絶縁膜ＧＩは、ゲート電極ＧＥの端部からドレイン電極ＤＥ側に延在するように配置されている。また、ゲート絶縁膜ＧＩ下の絶縁膜ＩＦは、ゲート絶縁膜ＧＩやゲート電極ＧＥの端部からソース電極ＳＥ側に延在するように配置されている。また、ゲート絶縁膜ＧＩ下の絶縁膜ＩＦは、ゲート絶縁膜ＧＩやゲート電極ＧＥの端部からドレイン電極ＤＥ側に延在するように配置されている。
（実施の形態２）
実施の形態１においては、溝Ｔの底面の端部をラウンド化、言い換えれば、溝Ｔの底面の端部に丸みを持たせたが、溝Ｔの底面の端部の形状は曲面である必要はなく、溝Ｔの底面のＬ字状の端部を面取りした形状としてもよい。図１５は、本実施の形態の半導体装置の構成を模式的に示す断面図である。なお、本実施の形態において、溝Ｔ以外の構成や製造工程は、実施の形態１と同様であるため、その説明を省略する。
図１５に示すように、本実施の形態の半導体装置においては、溝Ｔの底面の端部に二段階のテーパー（テーパー形状部）ＴＰ１、ＴＰ２を設ける。
例えば、溝Ｔの底面の端部に、チャネル層ＣＨや障壁層ＢＡの表面、または溝Ｔの底面の中央部の表面である（０００１）Ｇａ面に対し、２２．５°の法線ベクトルを有するテーパーＴＰ１と、同じ面に対し、６７．５°の法線ベクトルを有するテーパーＴＰ２とからなる二段階のテーパーＴＰ１、ＴＰ２を設ける。これらのテーパーＴＰ１、ＴＰ２は連続して設けられる。また、テーパーＴＰ１は、溝Ｔの側壁から連続して配置され、また、テーパーＴＰ２は、テーパーＴＰ１の下方に配置されるとともに、溝Ｔの底面から連続して配置される。さらに、テーパーＴＰ２と溝Ｔの底面とのなす角θ２は、テーパーＴＰ１と溝Ｔの底面とのなす角θ１より小さい（θ１＞θ２）。
このように、溝Ｔの底面の端部を二段階のテーパー構造（ＴＰ１、ＴＰ２）とすることにより、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間の距離、即ち、当該部位におけるゲート絶縁膜ＧＩの膜厚を、Ｔｈ以下とすることができる。よって、本実施の形態（図１５）によれば、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚（平均膜厚）を実施の形態１（図１０等参照）の場合より低減することができる。ここで言う“膜厚（平均膜厚）”とは、例えば、溝Ｔの底面の端部であって、溝Ｔの側面部のゲート絶縁膜ＧＩの表面の延長線と溝Ｔの底面部のゲート絶縁膜ＧＩの表面の延長線とで区画される領域（図１５の部分拡大図参照）のゲート絶縁膜ＧＩの膜厚（平均膜厚）として定義される。
このように、ゲート絶縁膜ＧＩの膜厚（平均膜厚）を低減することにより、溝Ｔの底面の端部においてもチャネルＣが形成され、チャネルＣの抵抗を小さくすることができる。また、溝Ｔの底面の端部においてもチャネルＣが形成されることで、チャネルＣと２次元電子ガス２ＤＥＧとの距離を小さくすることができるため、これらの間の寄生抵抗を低減することができる。その結果、半導体装置のオン抵抗を低減することができる。
なお、図１５においては、溝Ｔの底面の端部に二段階のテーパーＴＰ１、ＴＰ２を設けたが、三段階以上のテーパーを設けてもよい。この場合も、より下層に位置するテーパーのなす角は、順次小さくなる。例えば、ｎ番目のテーパーＴＰｎとその下層の（ｎ＋１）番目のテーパーＴＰｎ＋１について、テーパーＴＰｎのなす角θｎと、テーパーＴＰｎ＋１のなす角θｎ＋１とは、θｎ＞θｎ＋１の関係を有する。
また、溝Ｔの底面の端部に１つのテーパーを設けてもよい。図１６は、本実施の形態の半導体装置の溝の底面の端部の他の構成を示す断面図である。
図１６に示す半導体装置においては、溝Ｔの底面の端部にテーパーＴＰを設けている。例えば、溝Ｔの底面の端部に、チャネル層ＣＨや障壁層ＢＡの表面、または溝Ｔの底面の中央部の表面である（０００１）Ｇａ面に対し、４５°の法線ベクトルを有するテーパーＴＰを設けている。テーパーＴＰは、溝Ｔの側壁から連続して配置され、また、テーパーＴＰは、溝Ｔの底面から連続して配置されている。
この場合、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間の距離、即ち、当該部位におけるゲート絶縁膜ＧＩの膜厚を、√２×Ｔｈ／２とすることができる。なお、√２×Ｔｈ／２は、２の平方根とＴｈとの積の半分であり、別の表記をすれば“（２）１／２×Ｔｈ÷２”となる。よって、図１６に示す形態によれば、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を、さらに低減することができる。これにより、溝Ｔの底面の端部においてもチャネルＣが形成され、チャネルＣの抵抗を小さくすることができる。また、溝Ｔの底面の端部においてもチャネルＣが形成されることで、チャネルＣと２次元電子ガス２ＤＥＧとの距離を小さくすることができるため、これらの間の寄生抵抗を低減することができる。その結果、半導体装置のオン抵抗を低減することができる。
なお、本実施の形態においては、説明を簡易にするために、各テーパーの法線ベクトルの角度や長さを幾何学的に説明したが、各テーパーの法線ベクトルの角度や長さはこれらのものに限定されるものではない。即ち、溝Ｔの底面の端部を１のテーパーまたは複数の連続するテーパーで構成し、究極には、実施の形態１のようにラウンド化することで、溝Ｔの底面の端部のゲート絶縁膜ＧＩの膜厚（平均膜厚）を、√２×Ｔｈ／２以上√２×Ｔｈ未満とすることができる。溝Ｔの底面の端部のゲート絶縁膜ＧＩの膜厚（平均膜厚）としては、Ｔｈ以上√２×Ｔｈ×０．８以下の範囲とすることがより好ましい。このように、Ｔの底面の端部のゲート絶縁膜ＧＩの膜厚（平均膜厚）を低減することで、チャネルＣの抵抗を小さくすることができ、半導体装置のオン抵抗を低減することができる。
また、上記二段階のテーパー（ＴＰ１、ＴＰ２）やテーパーＴＰは、溝Ｔの形成の際のエッチング条件を調整することにより形成することができる。例えば、実施の形態１と同様に、異方的なエッチング成分が大きい状態でエッチングした後、異方的なエッチング成分より等方的なエッチング成分が大きい状態でエッチングするなど、種々のエッチング条件（バイアス条件、エッチングガス種、ガス流速、ガス圧、プラズマ密度など）を調整することで、溝Ｔの底面の端部にテーパー（ＴＰ１、ＴＰ２、ＴＰ）を形成することができる。
ここで、上記実施の形態１および２においては、溝の底面の端部の断面形状を単純な円弧状または所定の角度のテーパー形状として説明したが、これらは一例にすぎず、これらの形状に限定されるものではない。即ち、溝の底面の端部を丸みを帯びた形状とし、または、溝の底面の端部を面取りされた形状とすることで、溝Ｔの底面の端部のゲート絶縁膜ＧＩの膜厚を低減することができれば、丸みのアール（曲率）や面取りのテーパー角度などは種々の値をとり得るものである。
（実施の形態３）
（第１例）
実施の形態１においては、溝Ｔの側面を、チャネル層ＣＨや障壁層ＢＡの表面、または溝Ｔの底面の中央部の表面である（０００１）Ｇａ面に対し、ほぼ垂直（θ＝９０°）としたが、溝Ｔの側面（側壁）を、テーパー形状としてもよい。図１７は、本実施の形態の半導体装置の第１例の構成を模式的に示す断面図である。なお、本実施の形態において、溝Ｔ以外の構成や製造工程は、実施の形態１と同様であるため、その説明を省略する。
図１７に示すように、本第１例においては、溝Ｔの側壁と、障壁層ＢＡ、チャネル層ＣＨや溝Ｔの底面の表面、言い換えれば、（０００１）Ｇａ面とのなす角（テーパー角θ）が、９０°未満となっている（θ＜９０°）。
例えば、ＢＣｌ３を用いた一般的なドライエッチングによれば、テーパー角θを６０〜８０°程度に制御することが可能である。
このように、溝Ｔの側面をテーパー形状とすることで、溝Ｔの側壁部に順次堆積するゲート絶縁膜ＧＩ材料と、溝Ｔの底面部に順次堆積するゲート絶縁膜ＧＩ材料との併合度合いが緩和され、ゲート絶縁膜ＧＩが厚膜化を抑制することができる。
また、溝Ｔの側面をテーパー形状とするとともに、溝Ｔの底面の端部をラウンド化または面取りした形状とすることで、実施の形態１および２で詳細に説明したように、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができ、半導体装置のオン抵抗を低減することができる。
（第２例）
上記第１例においては、溝Ｔにテーパー形状の側面を設けたが、溝Ｔの側面と底面とを一体としてラウンド化してもよい。図１８は、本実施の形態の半導体装置の第２例の構成を模式的に示す断面図である。なお、本実施の形態において、溝Ｔ以外の構成や製造工程は、実施の形態１と同様であるため、その説明を省略する。
図１８に示すように、本第２例においては、溝Ｔの側壁と底面とが一体となり、ラウンド化している。言い換えれば、溝Ｔの側壁と底面とが一体となり、丸みを有している。
即ち、障壁層ＢＡ上に、開口部を有する絶縁膜ＩＦをマスクとして、障壁層ＢＡおよびチャネル層ＣＨをエッチングすることにより、その断面形状が円弧状の溝（凹部）Ｔを形成する。このような溝（凹部）Ｔは、エッチング条件を調整する（例えば、主として等方的なエッチングを行う）ことにより形成することができる。
このように、溝Ｔの側面と底面とを一体としてラウンド化することで、溝Ｔの内部に堆積するゲート絶縁膜ＧＩを均一化しつつ、その厚膜化を抑制することができる。
また、溝Ｔの側面と底面とを一体としてラウンド化することで、実施の形態１および２で詳細に説明したように、半導体装置のオン抵抗を低減することができる。
（実施の形態４）
（第１例）
実施の形態１（図１０）においては、ゲート電極ＧＥの底部が、障壁層ＢＡの表面の位置よりも低い位置に表示されているが、ゲート電極ＧＥの底部を、障壁層ＢＡの表面の位置よりも高い位置に配置してもよい。図１９は、本実施の形態の半導体装置の第１例の構成を模式的に示す断面図である。なお、本実施の形態において、溝Ｔ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥ以外の構成や製造工程は、上記実施の形態と同様であるため、その説明を省略する。
図１９に示すように、本第１例においては、溝Ｔの上部のゲート電極ＧＥの底部が、障壁層ＢＡの表面の位置よりも距離Ｄだけ高い位置に配置されている。
例えば、溝Ｔの深さ、即ち、障壁層ＢＡの表面から溝Ｔの底面までの距離を、４０ｎｍ程度、ゲート絶縁膜ＧＩの膜厚を１００ｎｍ程度とした場合、溝Ｔの内部は、ゲート絶縁膜ＧＩで埋め込まれ、ゲート絶縁膜ＧＩの表面（ゲート電極ＧＥの底面）と障壁層ＢＡの表面との距離Ｄは、６０ｎｍ程度となる。
このように、ゲート電極ＧＥの底部を、障壁層ＢＡの表面の位置よりも高い位置に配置することにより、ゲート電極ＧＥの熱膨張による、溝Ｔの側壁や底面（特に、溝Ｔの底面の端部）に対する応力を緩和することができる。例えば、溝Ｔおよびゲート電極ＧＥの形成工程の後の熱処理工程（例えば、オーミック層ＯＬ、ソース電極ＳＥおよびドレイン電極ＤＥの形成工程における熱処理工程、具体的には、５５０℃で３０分程度の熱処理）などによる応力を緩和することができる。
また、ゲート電極ＧＥの底部を、障壁層ＢＡの表面の位置よりも高い位置に配置するとともに、溝Ｔの底面の端部をラウンド化または面取りした形状とすることで、実施の形態１および２で詳細に説明したように、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができ、半導体装置のオン抵抗を低減することができる。
（第２例）
実施の形態３（図１７）においては、ゲート電極ＧＥの底部が、障壁層ＢＡの表面の位置よりも低い位置に表示されているが、ゲート電極ＧＥの底部を、障壁層ＢＡの表面の位置よりも高い位置に配置してもよい。図２０は、本実施の形態の半導体装置の第２例の構成を模式的に示す断面図である。なお、本実施の形態において、溝Ｔ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥ以外の構成や製造工程は、上記実施の形態と同様であるため、その説明を省略する。
図２０に示すように、本第２例においては、溝Ｔの上部のゲート電極ＧＥの底部が、障壁層ＢＡの表面の位置よりも距離Ｄだけ高い位置に配置されている。
例えば、溝Ｔの深さ、即ち、障壁層ＢＡの表面から溝Ｔの底面までの距離を、４０ｎｍ程度、ゲート絶縁膜ＧＩの膜厚を１００ｎｍ程度、テーパー角θを６０°程度とした場合、溝Ｔの内部は、ゲート絶縁膜ＧＩで埋め込まれ、ゲート絶縁膜ＧＩの表面（ゲート電極ＧＥの底面）と障壁層ＢＡの表面との距離Ｄは、６０ｎｍ程度となる。
このように、ゲート電極ＧＥの底部を、障壁層ＢＡの表面の位置よりも高い位置に配置することにより、ゲート電極ＧＥの熱膨張による、溝Ｔの側壁や底面（特に、溝Ｔの底面の端部）に対する応力を緩和することができる。例えば、溝Ｔおよびゲート電極ＧＥの形成工程の後の熱処理工程（例えば、オーミック層ＯＬ、ソース電極ＳＥおよびドレイン電極ＤＥの形成工程における熱処理工程、具体的には、５５０℃で３０分程度の熱処理）などによる応力を緩和することができる。
また、溝Ｔの側面をテーパー形状とすることで、実施の形態３において説明したように、溝Ｔの側壁部に順次堆積するゲート絶縁膜ＧＩ材料と、溝Ｔの底面部に順次堆積するゲート絶縁膜ＧＩ材料との併合度合いが緩和され、ゲート絶縁膜ＧＩの部分的な厚膜化を抑制することができる。
さらに、溝Ｔの底面の端部をラウンド化または面取りした形状とすることで、実施の形態１〜３で詳細に説明したように、ゲート電極ＧＥの底面の端部と溝Ｔの底面の端部との間に位置するゲート絶縁膜ＧＩの膜厚を低減することができ、半導体装置のオン抵抗を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
２ＤＥＧ ２次元電子ガス
ＢＡ 障壁層
ＢＵ バッファ層
Ｃ チャネル
Ｃ１ コンタクトホール
ＣＨ チャネル層
Ｄ 距離
ＤＥ ドレイン電極
ＤＰ ドレインパッド
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＬ ゲート配線
ＧＰ ゲートパッド
ＩＦ 絶縁膜
ＩＬ１ 絶縁層
ＩＬ２ 絶縁層
ＮＵＣ 核生成層
ＯＬ オーミック層
Ｓ 基板
ＳＥ ソース電極
ＳＰ ソースパッド
ＳＴＲ 歪緩和層
Ｔ 溝
Ｔｈ 膜厚
ＴＰ テーパー
ＴＰ１ テーパー
ＴＰ２ テーパー

Claims (20)

  1. 基板の上方に形成された第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりバンドギャップが広い第２窒化物半導体層と、
    前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層の途中まで到達する溝と、
    前記溝内にゲート絶縁膜を介して配置されたゲート電極と、
    を有し、
    前記溝の底面の端部が丸みを帯びた形状であり、前記溝の底面の端部に接する前記ゲート絶縁膜が丸みを帯びた形状である、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記溝の底面の端部に位置する前記ゲート絶縁膜の膜厚は、前記溝の側壁の前記ゲート絶縁膜の膜厚をＴｈとした場合に、√２×Ｔｈ／２以上√２×Ｔｈ未満である、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記溝の底面の端部に位置する前記ゲート絶縁膜の膜厚は、前記溝の側壁の前記ゲート絶縁膜の膜厚をＴｈとした場合に、Ｔｈ以上√２×Ｔｈ×０．８以下である、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記ゲート電極の両側の前記第２窒化物半導体層の上方にそれぞれ形成された第１電極および第２電極を有する、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記溝の側壁がテーパー形状である、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記溝は、その断面が円弧状の凹部である、半導体装置。
  7. 請求項１記載の半導体装置において、
    前記溝の上部の前記ゲート電極の底部が、前記第２窒化物半導体層の表面の位置よりも高い位置に配置されている、半導体装置。
  8. 基板の上方に形成された第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりバンドギャップが広い第２窒化物半導体層と、
    前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層の途中まで到達する溝と、
    前記溝内にゲート絶縁膜を介して配置されたゲート電極と、
    を有し、
    前記溝の底面の端部が面取りされた形状であり、前記溝の底面の端部に接する前記ゲート絶縁膜が面取りされた形状である、半導体装置。
  9. 請求項８記載の半導体装置において、
    前記溝の底面の端部が、テーパー形状である、半導体装置。
  10. 請求項８記載の半導体装置において、
    前記溝の底面の端部が、第１テーパー形状部および前記第１テーパー形状部の下方に位置する第２テーパー形状部よりなり、前記第２テーパー形状部と前記溝の底面とのなす角が、前記第１テーパー形状部と前記溝の底面とのなす角より小さい、半導体装置。
  11. 請求項９記載の半導体装置において、
    前記溝の底面の端部が、複数のテーパー形状部よりなる、半導体装置。
  12. 請求項９記載の半導体装置において、
    前記溝の底面の端部に位置する前記ゲート絶縁膜の膜厚は、前記溝の側壁の前記ゲート絶縁膜の膜厚をＴｈとした場合に、√２×Ｔｈ／２以上√２×Ｔｈ未満である、半導体装置。
  13. 請求項９記載の半導体装置において、
    前記溝の底面の端部に位置する前記ゲート絶縁膜の膜厚は、前記溝の側壁の前記ゲート絶縁膜の膜厚をＴｈとした場合に、Ｔｈ以上√２×Ｔｈ×０．８以下である、半導体装置。
  14. 請求項８記載の半導体装置において、
    前記ゲート電極の両側の前記第２窒化物半導体層の上方にそれぞれ形成された第１電極および第２電極を有する、半導体装置。
  15. 請求項８記載の半導体装置において、
    前記溝の側壁がテーパー形状である、半導体装置。
  16. 請求項８記載の半導体装置において、
    前記溝の上部の前記ゲート電極の底部が、前記第２窒化物半導体層の表面の位置よりも高い位置に配置されている、半導体装置。
  17. （ａ）第１窒化物半導体層を形成し、前記第１窒化物半導体層上に、前記第１窒化物半導体層よりバンドギャップが広い第２窒化物半導体層を形成することにより積層体を形成する工程、
    （ｂ）前記積層体をエッチングすることにより、溝を形成する工程、
    （ｃ）前記溝の内部にゲート絶縁膜を形成する工程、
    （ｄ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    を有し、
    前記（ｂ）工程は、前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層の途中まで到達し、その底面の端部が丸みを帯びた形状または面取りされた形状である前記溝を形成する工程である、半導体装置の製造方法。
  18. 請求項１７記載の半導体装置の製造方法において、
    前記（ｃ）工程は、化学気相成長法により前記ゲート絶縁膜を形成する工程である、半導体装置の製造方法。
  19. 請求項１８記載の半導体装置の製造方法において、
    前記溝の底面の端部に位置する前記ゲート絶縁膜の膜厚は、前記溝の側壁の前記ゲート絶縁膜の膜厚をＴｈとした場合に、√２×Ｔｈ／２以上√２×Ｔｈ未満である、半導体装置の製造方法。
  20. 請求項１８記載の半導体装置の製造方法において、
    前記溝の底面の端部に位置する前記ゲート絶縁膜の膜厚は、前記溝の側壁の前記ゲート絶縁膜の膜厚をＴｈとした場合に、Ｔｈ以上√２×Ｔｈ×０．８以下である、半導体装置の製造方法。
JP2013168869A 2013-08-15 2013-08-15 半導体装置 Active JP6220188B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013168869A JP6220188B2 (ja) 2013-08-15 2013-08-15 半導体装置
US14/332,954 US9368609B2 (en) 2013-08-15 2014-07-16 Semiconductor device including a trench with a corner having plural tapered portions
KR20140104359A KR20150020105A (ko) 2013-08-15 2014-08-12 반도체 장치 및 반도체 장치의 제조 방법
CN201410403957.0A CN104377240B (zh) 2013-08-15 2014-08-15 半导体器件和制造半导体器件的方法
US15/142,601 US20160240648A1 (en) 2013-08-15 2016-04-29 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013168869A JP6220188B2 (ja) 2013-08-15 2013-08-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2015037148A true JP2015037148A (ja) 2015-02-23
JP6220188B2 JP6220188B2 (ja) 2017-10-25

Family

ID=52466213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013168869A Active JP6220188B2 (ja) 2013-08-15 2013-08-15 半導体装置

Country Status (4)

Country Link
US (2) US9368609B2 (ja)
JP (1) JP6220188B2 (ja)
KR (1) KR20150020105A (ja)
CN (1) CN104377240B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038859A1 (ja) * 2014-09-08 2016-03-17 株式会社デンソー 半導体装置
WO2022091742A1 (ja) * 2020-10-29 2022-05-05 パナソニックＩｐマネジメント株式会社 窒化物半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337332B2 (en) * 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
WO2017087197A1 (en) 2015-11-19 2017-05-26 Hrl Laboratories, Llc Iii-nitride field-effect transistor with dual gates
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
KR102396978B1 (ko) 2018-11-16 2022-05-11 삼성전자주식회사 반도체 장치
CN117976706A (zh) 2019-09-17 2024-05-03 联华电子股份有限公司 高电子迁移率晶体管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333955A (ja) * 1993-05-27 1994-12-02 Sony Corp 電界効果トランジスタ及びその製造方法
JP2008147279A (ja) * 2006-12-07 2008-06-26 Toshiba Corp 半導体装置の製造方法
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
JP2010141205A (ja) * 2008-12-12 2010-06-24 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2011171440A (ja) * 2010-02-17 2011-09-01 Sharp Corp Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
WO2013018580A1 (ja) * 2011-08-01 2013-02-07 株式会社村田製作所 電界効果トランジスタ
JP2013518436A (ja) * 2010-01-30 2013-05-20 ナショナル セミコンダクター コーポレーション 低リークｇａｎｍｏｓｆｅｔ
JP2013118343A (ja) * 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
JP2009088188A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP5548910B2 (ja) 2011-05-26 2014-07-16 古河電気工業株式会社 電界効果型トランジスタ
US8896047B2 (en) * 2012-05-22 2014-11-25 Infineon Technologies Ag Termination arrangement for vertical MOSFET
CN102856366A (zh) * 2012-09-04 2013-01-02 程凯 一种增强型器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333955A (ja) * 1993-05-27 1994-12-02 Sony Corp 電界効果トランジスタ及びその製造方法
JP2008147279A (ja) * 2006-12-07 2008-06-26 Toshiba Corp 半導体装置の製造方法
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
JP2010141205A (ja) * 2008-12-12 2010-06-24 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2013518436A (ja) * 2010-01-30 2013-05-20 ナショナル セミコンダクター コーポレーション 低リークｇａｎｍｏｓｆｅｔ
JP2011171440A (ja) * 2010-02-17 2011-09-01 Sharp Corp Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
WO2013018580A1 (ja) * 2011-08-01 2013-02-07 株式会社村田製作所 電界効果トランジスタ
JP2013118343A (ja) * 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JONG-HO BAE, INJUN HWANG, JONG-MIN SHIN, HYUCK-IN KWON, CHAN HYEONG PARK, JONGBONG HA, JAEWON LEE, H: "Characterization of Traps and Trap-Related Effects in Recessed-GateNormally-off AlGaN/GaN-based MOSH", TECHNICAL DIGEST OF 2012 IEEE INTERNATIONAL ELECTRON DEVICES MEETING, JPN6016036108, 10 December 2012 (2012-12-10), US, pages 2 - 1, ISSN: 0003401518 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038859A1 (ja) * 2014-09-08 2016-03-17 株式会社デンソー 半導体装置
WO2022091742A1 (ja) * 2020-10-29 2022-05-05 パナソニックＩｐマネジメント株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
CN104377240A (zh) 2015-02-25
CN104377240B (zh) 2019-11-22
KR20150020105A (ko) 2015-02-25
JP6220188B2 (ja) 2017-10-25
US9368609B2 (en) 2016-06-14
US20160240648A1 (en) 2016-08-18
US20150048419A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
JP6220188B2 (ja) 半導体装置
JP6251071B2 (ja) 半導体装置
JP6404697B2 (ja) 半導体装置および半導体装置の製造方法
JP6468886B2 (ja) 半導体装置の製造方法および半導体装置
JP6462393B2 (ja) 半導体装置の製造方法および半導体装置
TWI656644B (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
JP6356009B2 (ja) 半導体装置
JP6534791B2 (ja) 半導体装置
JP6220161B2 (ja) 半導体装置の製造方法
JP6200227B2 (ja) 半導体装置
US9362401B2 (en) Semiconductor device
US20110133205A1 (en) Field-effect transistor
US10243070B2 (en) Semiconductor device and method for manufacturing the same
JP2010118556A (ja) 半導体装置および半導体装置の製造方法
JP2016021530A (ja) 半導体装置
JP2022191421A (ja) 半導体装置
JP2016127082A (ja) 半導体装置および半導体装置の製造方法
JP2010225979A (ja) ＧａＮ系電界効果トランジスタ
JP5948500B2 (ja) ヘテロ接合電界効果トランジスタ
JP6496149B2 (ja) 半導体装置および半導体装置の製造方法
JP5638846B2 (ja) 電界効果トランジスタ
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2007088186A (ja) 半導体装置及びその製造方法
US20150187925A1 (en) Enhancement-mode device
JP2019009462A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170620

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170929

R150 Certificate of patent or registration of utility model

Ref document number: 6220188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150