SE512813C2 - Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet - Google Patents

Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet

Info

Publication number
SE512813C2
SE512813C2 SE9701934A SE9701934A SE512813C2 SE 512813 C2 SE512813 C2 SE 512813C2 SE 9701934 A SE9701934 A SE 9701934A SE 9701934 A SE9701934 A SE 9701934A SE 512813 C2 SE512813 C2 SE 512813C2
Authority
SE
Sweden
Prior art keywords
trench
layer
oxide
silicon
integrated circuit
Prior art date
Application number
SE9701934A
Other languages
English (en)
Other versions
SE9701934D0 (sv
SE9701934L (sv
Inventor
Hans Erik Norstroem
Sam-Hyo Hong
Bo Anders Lindgren
Torbjoern Larsson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9701934A priority Critical patent/SE512813C2/sv
Publication of SE9701934D0 publication Critical patent/SE9701934D0/sv
Priority to TW086109915A priority patent/TW344885B/zh
Priority to EP98924701A priority patent/EP0985225A2/en
Priority to PCT/SE1998/000929 priority patent/WO1998053489A2/en
Priority to CN98807562A priority patent/CN1265225A/zh
Priority to KR10-1999-7010873A priority patent/KR100537419B1/ko
Priority to CA002291114A priority patent/CA2291114A1/en
Priority to JP55029198A priority patent/JP2001525998A/ja
Priority to AU76804/98A priority patent/AU7680498A/en
Priority to US09/083,100 priority patent/US6251739B1/en
Publication of SE9701934L publication Critical patent/SE9701934L/sv
Priority to US09/224,711 priority patent/US6504232B2/en
Publication of SE512813C2 publication Critical patent/SE512813C2/sv
Priority to US09/853,632 priority patent/US6406972B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Description

Mfiiiliius HM 10 15 20 25 30 5122 813 Proc. IEDM 1982 sid. 62.
Tekniken med trenchisolering har även använts vid isolering av CMOS-komponenter om än i betydligt mindre omfattning, se t.ex.
R.D. Rung et. al. ”Deep trench isolated CMOS Devices", IEDM, Techn. Dig. Paper 9.6, 1982.
Med hjälp av ett i kislet djupt nedetsat dike, trench, vilket omgärdar en halvledarkomponent som t.ex. en bipolär transistor, kan kapacitansen mellan bottendiffusionsskiktet och substratet Parallellt erhålls mellan inbördes komponenter, dvs. en ökad immunitet mot s.k. avsevärt reduceras. en bättre isolation cross-talk, samtidigt som transistorcellens dimensioner kan reduceras.
Ytterligare en fördel med trenchisolering är att trencharna kan göras så djupa, ca 5-10 pm, att de sträcker sig genom hela skivans episkikt, dvs. det aktiva ytskiktet, ända ned till ett kraftigt dopat làgresistivt kiselsubstrat. Härvidlag förbättras isolationsegenskaperna och risken för läsning, s.k. latch-up, minskas, se t.ex. V. dela Torre et. al. ”MOSAIC V-A Very High Performance Bipolar Technology", Proc. BCTM 1991, sid. 21.
Nedan och i anslutning till fig. 1-3 beskrivs ett vanligt förekommande sätt att àstadkomma en trench vid tillverkning av en bipolär transístor av npn-typ.
Som utgàngsmaterial används ett làgdopat p-typ monokristallint kiselsubstrat 1 av (100)-orientering, vilket visas i fig. 1.
Ett n-typ kraftigt dopat bottendiffusionsskikt eller begravt kollektorskikt 2, s.k. burried layer, vilket kan utgöras av exempelvis ett jonimplanterat skikt av arsenik eller antimon, skapas varefter ett n-typ epitaktiskt kiselskikt 3 pàlägges med en tjocklek av ca l-2 um.
I litteraturen finns àtminstone tvà varianter pà var den s.k. 10 15 20 25 30 5123813 trenchmodulen kan integreras i processflödet. Enligt en första variant beskriven av t.ex. nämnda P.C. Hunt et al. och US 4,983,226 utförs trenchprocessningen före definition (med LOCOS-teknik) av fältomràden. Enligt den andra varianten beskriven i bl.a. i EP O,724,29l A2 skapas trenchen efter definition av fältomràdena. Bàda varianterna syftar till samma slutresultat och i det följande beskrivs enbart den förra varianten.
Ett ca 1 pm tjockt skikt 4 av LPCVD- (Eow gressure Qhemical yapor Qeposition) oxid, vilket kommer att fungera som hàrdmask, s.k. hard mask, deponeras därefter över skivan. Trenchöppningar Sa definieras därefter pà litografisk väg, varefter oxidskiktet 4 etsas sá att underliggande kiselyta blottläggs. Därefter avlägsnas all fotoresist fràn strukturen varpá det epitaxiella skiktet 3, samt kiselsubstratet 1 bottendiffusionsskiktet 2 avetsas med anisotrop torrets tills dess att en trench 5 skapats med förutbestämt djup, ca 5-10 pm, se fig. 1.
Eftersom substratet utgörs av lágdopat p-material implanteras vanligtvis bor av làg dos och energi i botten av trenchen 5 för erhållande av en s.k. channel stop 6, se fig. 2. Channel stop 6 minskar strömförstärkningen för den parasittransistor (n'- bottendiffusionsskikt/p'-substrat/n*-bottendiffusionsskikt) som skapas och ökar tröskelspänningen för motsvarande parasitiska MOS-transistor. Används däremot ett epi-material av p'/p“-typ som utgàngssubstrat behövs ingen sàdan implantation.
Efter trenchetsningen och jonimplantationen avlöses hàrdmasken 4, varefter halvledarstrukturen oxideras termiskt tills dess att en kiseloxid 7 med en tjocklek av ca 100 nm erhàlls.
Därefter deponeras ett tunt kiselnitridskikt 8 över halvledarstrukturen, särskilt i trenchen 5, varefter trenchen fylls med polykisel 9. Alternativt kan ett isolerande eller semi-isolerande material, exempelvis kiseloxid användas, sàsom iifii i iiíiüifl Eïälií 10 15 20 25 30 512 8134 beskrivs i US 4,139,442, eller nämnda R.D. Rung et al.
Fyllnadsmaterialet, vilket i Hunt's artikel utgörs av polykisel, áteretsas med torrets tills dess att kiselnitridskiktet 8 blottläggs utanför trenchöppningen 5a.
Efter àteretsningen av fyllnadsmaterialet 9 mönstras och etsas kisel bildande av dels capoxid ll över kiselnitridskiktet 8, varefter oxideras medelst konventionell LOCOS-teknik för tjocka fältoxidomràden 10 och dels en s.k. trenchöppningen, se fig. 3. Om trenchen 5 redan fràn början är oxidfylld krävs självklart ingen extra capoxidation.
En kollektorplugg 12, vilken ansluter bottendiffusionsskiktet 2 till kiselytan, àstadkoms, varefter kvarvarande partier av kiselnitridskiktet 8 och kiseloxidskiktet 7 avlägsnas. I fig. 3 visas den härvid resulterande strukturen. Kollektorpluggen 12 trenchprocessningen sàsom kan alternativt implanteras före beskrivs i US 4,958,213.
De ovan beskrivna teknikerna är behäftade med flera brister vilket har lett till att dàlig yield uppmärksammats vid nyttjande av trenchisolering, se t.ex. F. Yang et al.
“Characterization of collector-emitter leakage in self-aligned double-poly bipolar junction transistors", J. Electrochem.
Soc., vol. 140, no 10, 1993, sid. 3033.
Den gängse förklaringen till den làga yielden vid trenchisolering är att trenchprocessen (trenchets, sidoväggsoxidering, fyllning, àterets och capoxidering) introducerar defekter i kiselsubstratet. En relativt utförlig beskrivning över problematiken vid trenchisolering och förslag pà hur dessa kan undvikas är föremål för ett flertal patent, se t.ex. US 4,983,226, EP 0,278,l59 A2, och nämnda US 4,958,2l3.
Vidare är beskrivningarna inte koncistenta i sà motto att i US 4,958,213 anses att en sidoväggsoxidtjocklek i trenchen av ca 10 l5 20 25 30 512 833 100 nm tillfredsställande medan i US 4,983,226 föreskrivs en övre gräns för oxidtjockleken pà ca 45 nm. I enligt US 4,983,226, och àtföljande dislokationer. fungerar annat fall skapas, onödig mekanisk stress I EP O,278,l59 A2 beskrivs hur ett tunt skikt av' polykisel vilket termisk deponeras pà trenchens insida, senare via oxidation omvandlas till oxid pà trenchens insida. Härigenom undviks onödigt kraftig oxidation och den mekaniska spänningen eller stressen reduceras.
I US 4,958,2l3 anses att capoxidationssteget skapar problem.
Därför föreslas att man avslutningsvis àterfyller den övre delen av trenchöppningen med en deponerad oxid för att minska de mekaniska Vspänningarna förorsakade av 'uppkomsten av s.k. birds-beaks vid capoxidering. Förslaget är bàde processtekniskt komplicerat och tillverkningsmässigt dyrt eftersom det kräver oberoende fyllningssteg med àtföljande tvà av varandra planarisering.
I bl.a. US 4,983,226 beskrivs användande av capoxid, vilket är enklare. För att eliminera förekomsten av vertikala birds-beaks föreslas att man kan använda ett tunt skikt av kiselnitrid ovan pà sidoväggsoxiden i trenchen och härigenom minimera den mekaniska stressen. Ett likartat förfarande finns även beskrivet i nämnda P.C. Hunt et al.
I samtliga fall ovan är polykisel eller kiseloxid föreslaget leda _till förekomsten av hàlrum, s.k. voíds, i fyllningen, se t. ex. fig. 7, sid. 577, som fyllnadsmaterial i trencharna. Detta kan i R.D. Rung's artikel.
REnoGöRELsE rön UPPFINNINGEN Ett ändamål med föreliggande uppfinning är att tillhandahålla en integrerad krets med àtminstone en isolerande trench, särskilt en integrerad krets avsedd för radiotillämpningar eller annan l H IIHI! J.| Hlïllllluxl . \.ul| n u. tdiul 10 15 20 25 30 512 §13 höghastighetskommunikation, som är tillförlitlig och. har höga prestanda.
Ytterligare ett ändamål med uppfinningen är att tillhandahålla en trenchisolerad integrerad krets i avsaknad av en eller flera av de problem som kan uppstå med känd teknik. tillhandahålla Ännu ett ändamål med uppfinningen är att dislokationsfria trenchar.
Ytterligare ett ändamål med uppfinningen är att tillhandahålla ett pålitligt och okomplicerat framställningsförfarande av en integrerad krets med nämnda egenskaper. I synnerhet eftersträvas ett framställningsförfarande som ger en hög yield.
Fler ändamål med föreliggande uppfinning framkommer i nedanstående beskrivning.
Ett problem som inte tidigare uppmärksammats är att även en integrerad krets med. en. helt dislokationsfri trench. kan 'vara otillförlitlig om inte en i den integrerade kretsen ingående kollektorplugg åstadkoms dislokationsfri. Vid jonimplantation av kollektorpluggen enligt känd teknik introduceras defekter eller dislokationer, särskilt skruvdislokationer, som kan innestängas i det av trenchen inneslutna området. Härvid kan dessa defekter penetrera aktiva p-n-övergångar varvid en förhöjd läckström uppstår. I värsta fall blir en sådan integrerad krets obrukbar. tillförlitlig och detta problem kan en Genom att inse dislokationsfri integrerad krets framställas genom att kombinera teknik framställningsförfarande för en dislokationsfri kollektorplugg. en enligt känd dislokationsfri trench med ett Detta förfarande inkluderar enligt uppfinningen att en kollektoröppning åstadkoms genom att medelst etsning blottlägga ett förutbestämt av fältoxid omgärdat område av en i en halvledarstruktur ingående övre kiselyta, att ett 10 15 20 25 30 512 7813 implantationsskadat eller amorfiserat och àtminstone delvis dopat omràde àstadkoms fràn den övre kiselytan och nedàt till joner av ett djup understigande fältoxidens djup genom att förutbestämd dos och kiselytan, och att halvledarstrukturen därefter värmebehandlas. energi implanteras genom den övre Företrädesvis ästadkoms omràdet i tvà steg varav det första steget innefattar att amorfisera omràdets ytregion, särskilt genom att implantera tunga joner säsom exempelvis arsenik- eller antimonjoner. Det andra steget innefattar att dopa omràdet fràn dess ytregion och nedàt, särskilt genom att lätta joner sásom fosforjoner implanteras.
Värmebehandlingen utförs också företrädesvis i tvà steg. Först rekristalliseras omradet nedifràn och upp genom värmebehandling, företrädesvis vid ca 550-600 °C under ca %-l timme. Därefter fàs att diffundera nedàt botten- de dopade jonerna, särskilt fosforjonerna, mot ett i halvledarstrukturen ingående dopat diffusionsomràde genom annealing, företrädesvis vid ca 950 °C under ca 1 timme. framställnings- oxidskikt, Uppfinningen innefattar även en förbättrat deponeras ett (Eetra gthyl Qrtho gilicate), förfarande av trenchen. Härvid företrädesvis av typen LPCVD-TEOS, trenchen. Före konformt över halvledarstrukturen, särskilt i fyllning av trenchen deponeras även ett spärrskikt av kiselnitrid.
Mer detaljerat innefattar förfarandet enligt uppfinningen att en hàrdmask, PECVD- gnhanced ghemical yapor Qeposition) TEOS, deponeras över en särskilt ett oxidskikt av typen (glasma halvledarstruktur innefattande en övre kiselyta, att en trenchöppning àstadkoms genom att medelst etsning blottlägga ett förutbestämt omràde av den övre kiselytan, att en trench àstadkoms förutbestämda omrádet till ett förutbestämt djup, att hàrdmasken genom att etsa halvledarstrukturen inom det muh i m 1 mßzfi W: 10 15 20 25 30 5128 813 och det första kiselskiktet avlägsnas medelst etsning, att ett första oxidskikt, företrädesvis av typen LPCVD-TEOS deponeras konformt över halvledarstrukturen, särskilt i trenchen, att ett spärrskikt, företrädesvis av kiselnitrid, deponeras konformt över det första oxidskiktet, att trenchen fylls genom att ett kiselskikt deponeras över kiselnitridskiktet, trenchen, och att kiselskiktet àteretsas tills dess att det särskilt i underliggande nitridskiktet blottläggs utanför trenchöppningen, och att en capoxid odlas termiskt över trenchöppningen.
Företrädesvis beläggs den övre kiselytan med en oxid, varefter ett första kiselskikt, företrädesvis av polykisel, deponeras över oxiden före det att hàrdmasken deponeras.
Förfarandet kan även enligt uppfinningen innefatta àstadkommande av en avsmalnande trench med rundad botten, vàtkemisk etsning och odling av en tunn termisk oxid före det att det första oxidskiktet deponeras, densifiering av det första oxidskiktet, deponering av ett andra oxidskikt pà nitridskiktet samt fyllning kisel. Ytterligare av trenchen med mikrokristallint detaljförbättringar framkommer i nedanstående beskrivning. erhålls en integrerad krets med trench som väl uppfyller ändamàlen.
Medelst föreliggande uppfinning tillförlitlig En fördel med uppfinningen är att en relativt enkel huvudsakligen dislokationsfri trench kan utnyttjas i kombination med den uppfinningsenliga kollektorpluggen.
'Ytterligare en fördel är att dà en oxid. deponeras i trenchen uppstår mindre spänningar än om oxiden odlas termiskt. Härvidlag kan oxiden deponeras tjockare, exempelvis ca 100-200 nm tjock, vilket ger bättre isolation. Om oxiden densifieras förbättras isolationsegenskaperna ytterligare. Ännu en fördel. med. uppfinningen. är att om trenchen àstadkoms avsmalnande med rundad botten minskar risken för mekaniska 10 15 20 25 512 9813 spänningar och. uppkomst av' hàlrunx vid fyllningen. Denna risk reduceras ytterligare om mikrokristallint kisel används för fyllningen.
FIGÜRBESKRIVNING Uppfinningen beskrivs närmare nedan under hänvisning till bifogade ritningar, dvs. fig. 4-8, vilka enbart visas för att illustrera uppfinningen, och ska därför ej pà nagot sätt begränsa densamma.
Fig. 1-3 illustrerar, i form av tvärsektionsvyer, ett förfarande för att vid tillverkning av en integrerad krets framställa en trench och en kollektorplugg enligt känd teknik.
Fig. 4-7 illustrerar, i form av tvärsektionsvyer, ett förfarande för att vid tillverkning av en integrerad krets framställa en trench enligt föreliggande uppfinning.
Fig. 8 illustrerar, i form av en tvärsektionsvy, ett förfarande för att vid tillverkning av en integrerad krets framställa en kollektorplugg enligt föreliggande uppfinning.
FÖREDRAGNA UTFÖRINGSFORMER I fig. 4 àterges ett tvärsnitt av en kiselstruktur 100 av s.k. epi-typ vilken kännetecknas av att man pä ett högdopat substrat 101 (ca 10 mQ*cm) av p-typ har odlat ett làgdopat episkikt 103 (ca 20 Q*cm) av likaledes p-typ. Det pàlagda episkiktet 103 är typiskt 5-10 um tjockt. epi-material av p-/p+ typ krävs ståndpunkt) dälig Genom att utgà frän ett s.k. ingen channel stop-implantation (se teknikens vilken i sig kan introducera kiselskador. Bor har passning till kislets gitterstruktur, s.k. lattice match. 10 15 20 25 30 512 813 10 Ett skyddsskikt av kiseldioxid deponeras pà strukturen med känd teknik t.ex. genom termisk oxidation. Oxidskiktet mönstras pà litografisk väg varefter oxiden avlöses i de partier som inte skyddas kollektorskikt 105, s.k. burried layer, av n*-typ introduceras av resist. Ett bottendiffusionsskikt eller begravt därefter i. kislet, medelst jonimplantation. En efterföljande värmebehandling driver sedan in dopämnet av n-typ till önskat djup, varefter all oxid avlägsnas och strukturen globalt implanteras med en làg dos av bor, varvid ett p-dopat omràde 107 formeras. Genom detta förfarande erhàlls en höjdskillnad eller steg 106 mellan bottendiffusionsskiktets övre yta 105a och den resterande strukturens yta. Ett ca 1 pm tjockt epitaktiskt skikt 109 odlas därefter över strukturen 'varvid även detta skikts yta l09a innefattar ett steg 108.
Det epitaktiska ytskiktet 109 kommer sedan, enligt känt s.k. twin well-förfarande, att dopas selektivt för erhållande av områden av respektive n- och p-typ, s.k. n-well 111 och p-well 113, se fig. 5. i US 4,958,213 eller i L.P. Parillo et al. “Twin-tub CMOS - A technology for VLSI circuits", IEDM Tech. Dig. 1980, sid. 752.
Detta kan utföras pà liknande sätt som beskrivs Härvid förstärks steget 108 i ytan l09a.
I n-omràdet 111 vilket är beläget direkt ovanpà bottendiffusionsskiktet 105 kommer aktiva halvledarkomponenter att placeras. Fältoxidomràden 120 definieras därefter över strukturen. med känd LOCOS-teknik, varefter en Kooi-oxid 121 odlas termiskt över strukturen. Nämnda Kooi-oxid 121 är typiskt ca 30-40 nm tjock. Den efter den ovan beskrivna processningen erhållna före pàbörjande av trenchmodulen, strukturen 118, visas i fig. 5. Notera att det finns ett steg 115 i fältoxidens yta 120a ovanför övergången mellan n-well 111 och p-well 113.
Trenchmodulen påbörjas med att man, efter Kooi-oxidering, deponerar ett tunt skikt 122, typiskt ca 50 nm tjockt och av 10 15 20 25 30 512 813 11 polykisel, företrädesvis medelst LPCVD-teknik över strukturen, se fig. 6. Ovanpà nämnda polykiselskikt 122 deponeras en hàrdmask, vilken företrädesvis utgörs av ett ca 300 nm tjockt oxidskikt 124. Företrädesvis utgörs oxiden av PECVD-TEOS.
En trenchöppning 125 definieras därefter pà litografisk väg varefter oxidskiktet 124, polykiselskiktet 122 och fältoxiden 120 avetsas med torrets sà att underliggande kiselyta friläggs.
Detta kan med fördel ske sekventiellt i ett plasmaetssystem av multikammartyp. Konventionell CHF;/CF4/Ar-kemi används för oxidetsningen. ockx C12/HBr-kemi för' polykiseletsningenn I den frilagda öppningen 125 kommer en trench 126 att skapas.
Fotoresist avlägsnas varpà omràdena 111, 113, bottendiffusionsskiktet 105, skiktet 103 samt substratet 101 avetsas med anisotrop torrets, företrädesvis med NF3/HBr/He/O2- kemi, tills dess att trencharna 126 erhàllit önskat djup, företrädesvis ca 5-10 pm. En flerstegs torretsprocess används med fördel för att enligt uppfinningen åstadkomma trenchen avsmalnande, särskilt de sista mikrometrarna, samt med rundad botten l26a, se fig. 6. Den avsmalnande formen underlättar efterföljande trenchfyllning och reducerar risken för uppkomst av hàlrum i densamma och den rundade trenchbottnen. 126a reducerar inverkan av mekaniska spänningar.
Efter avslutad trenchets avlägsnas, in-situ, oxidskiktet 124 och det underliggande polykiselskikt 122, vilket tjänat som etsstopp vid avlägsnande av oxidskiktet 124. Erhàllen struktur 127 visas i fig. 6.
Notera att ingen channel stop-implantation av bor ned i trenchen 126 behövs i detta fall eftersom trenchen 126 sträcker sig' ned i. p*-substratet 101. Härigenom finns ingen. risk för inversion utmed trenchbottnen 126a. Nämnda borimplantation vill upphov till dislokationer i undvikas eftersom den kan ge kislet. 10 15 20 25 30 512 813 12 Efter trenchetsen avlägsnas enligt uppfinningen en smärre mängd kisel (ca 20 nm) fràn trenchens botten l26a och sidoväggar l26b medelst vàtkemisk etsning/rengöring, företrädesvis i till ca 80 °C upphettad SC-1, dvs. DHQOH/Hfib/H¿O, enligt känd teknik, se t.ex. närmare W. Kern et al. “Cleaning solution based on hydrogen peroxide for use in semiconductor technology", RCA Rev. June 1970, sid. 187. Härigenom avlägsnas eventuella föroreningar, exempelvis metaller, och ytskador i kislet härrörande fràn trenchetsen, vilka senare skulle kunna ge upphov till dislokationer i kislet med àtföljande dàligt utbyte. Därefter avlöses Kooi-oxiden 121 vàtkemiskt.
Enligt flera tidigare refererade patent framgàr det med önskvärd tydlighet att oxidering av trenchväggarna l26b kan leda till uppkomsten av dislokationer via t.ex. introduktion av mekaniska spänningar. För att eliminera denna risk deponeras enligt uppfinningen ett tunt konformt oxidskikt 129, företrädesvis TEOS av en tjocklek av 50-200 nm medelst LPCVD- teknik över strukturen, se fig. 7. Dä LPCVD-TEOS-skiktet 129 har god stegtäckning ästadkoms även skiktet 129 längs trenchens sidoväggar l26b och botten l26a. Alternativt deponeras annan typ av oxid med annan deponeringsteknik, exempelvis med PECVD- eller SACVD- (§ub êtmospheric Qhemical yapor Qeposition) teknik.
Huvudsaken är att en jämn, konformt deponerad, oxid àstadkoms i trenchen 126.
Nämnda oxidskikt 129 bör därefter densifieras, särskilt vid ca 900 °C i en syrgasomgivning. Härigenom förbättras oxidskiktets isolerande egenskaper. Vidare är man inte begränsad till en maximal oxidtjocklek av ca 45 nm såsom beskrivs under teknikens ståndpunkt, utan TEOS-skiktet kan deponeras till en avsevärt högre tjocklek av i storleksordningen 100-200 nm utan att de mekaniska spänningarna ökar för' mycket. Härigenonx uppnås en förbättrad Alternativt, kan en tunnare maximalt 50 nm, dock företrädesvis avsevärt isolationsförmàga hos trenchen 126. 10 15 20 25 30 512 13313 ca 10 nm, tjock termisk oxid odlas längs trenchens sidoväggar l26b och botten 126a före det att LPCVD-TEOS-skiktet deponeras (ej visat i figurerna).
Efter densifieringen av TEOS-skiktet 129 deponeras ett tunt ca 50 nm tjockt spärrskikt 130 av företrädesvis kiselnitrid över strukturen och ned i trenchen 126. Ovanpà spärrskiktet 130 deponeras med fördel ett tunt ca 30 nm tjockt TEOS-skikt 132 med LPCVD-teknik. Detta TEOS-skikt 132 tjänar senare som etsstopp vid àterets av trenchfyllning.
I trenchen 126 kommer följaktligen ett laminat bestående av densifierad TEOS/kiselnitrid/TEOS 129, 130, 132 att finnas - eller alternativt ett fyrskiktslaminat av termisk oxid/densifierad TEOS/kiselnitrid/TEOS 129, 130, 132.
Trenchen 126 fylls sedan genom att ett ca 1 um tjockt kiselskikt 134, 135 deponeras med LPCVD~teknik över strukturen, varvid trenchen 126 helt fylls av kislet. Företrädesvis utnyttjas enligt uppfinningen mikrokristallint kisel istället för polykisel eftersom risken för ofullständig fyllning, dvs. uppkomst av hàlrum, reduceras.
Efter fyllningen avlägsnas överflödigt mikrokisel 135 fràn ytan när TEOS-skiktet 132 Erhàllen struktur 133 Notera att kiselfyllningens övre yta 134a medelst plasmaetsning. Etsen avstannas frilagts utanför trenchöppningen 125. fig. 7. innefattar ett steg och sàledes àtminstone delvis lutar. visas i Därefter odlas termiskt en ca 300 nm tjock capoxid 136 över trenchöppningen 125, se fig. 8. Detta sker företrädesvis i en Efter avslutad capoxidation vàt atmosfär vid' ca 950 °C. avlägsnas TEOS-skiktet 132 och underliggande nitridskikt 130 utanför trenchöppningen 125 medelst exempelvis torrets. TEOS- skiktets yta 129a fungerar härvidlag som etsstopp. n äåih 10 15 20 25 30 512 815 14 Strukturen kan därefter maskas med fotoresist 137 och om nödvändigt etsas för definition av' en kollektoröppning 138, vilken ska vara omgärdad av fältoxid 120. Etsen kan avstannas pà den övre kiselytan lO9a, men man kan också làta TEOS-oxiden 129 kvarligga i kollektoröppningen 138.
Därefter àstadkoms ett implantationsskadat eller amorfiserat och àtminstone delvis dopat omràde 139 fràn den övre kiselytan 109a och nedät till ett djup understigande djupet hos fältoxiden 120.
Detta sker genom att joner av förutbestämd dos(er) och energi(er) implanteras genom den övre kiselytan (109a). Erhàllen struktur 144, vilken visas i fig. 8, värmebehandlas efter avlösning av fotoresisten 137 dels för att omràdet 139 ska läka/rekristallisera och dels för att dopämnena ska diffundera bottendiffusionsskiktet 105 och elektrisk nedàt mot skapa kontakt till detsamma.
Normalt odlas fältoxiden 120 till en tjocklek av åtminstone 500 nm. För att iakttaga önskvärda säkerhetsmarginaler àstadkoms det skadade området 139 härvid till ett maximalt djup om ca 200 nm.
För att undvika att problenx med formering av dislokationer eller defekter vid värmebehandlingen, dvs. rekristallisationen, sker implantationen företrädesvis i tvà steg.
I ett första steg amorfiseras omrädets ytregion, som innefattar kiselytan 109a och ett övre parti av omràdet 139, särskilt genom att tunga joner sàsom exempelvis arsenik-, antimon-, eller argonjoner implanteras. Företrädesvis utnyttjas arsenikjoner med en dos av i storleksordningen 1*10m joner/CHF och med en energi av i storleksordningen 80 keV.
I det andra steget dopas omradet 139 fràn dess ytregion och särskilt lätta joner sàsom fosforjoner nedåt, genom att Lämpliga parametrar är härvidlag en dos av i 3*1o“ implanteras. storleksordningen joner/cmz och en energi av i 10 15 20 25 30 512 81153 storleksordningen 50 keV. Parametrarna anpassas sà att huvuddelen av implantationsskadorna stannar inom den redan amorfiserade ytregionen.
Värmebehandlingen utförs också företrädesvis i tva steg; ett rekristallisationssteg och ett diffusionssteg. genom rekristalliseras nedifrán och upp Området 139 värmebehandling, företrädesvis vid ca 550-600 °C under ca %-1 timme. Vid rekristallisation kommer det skadade omradet att àterläkas nedifrän med den ursprungliga kristallorienteringen bibehållen. twins, Härigenom undviks uppkomst av kristalldefekter, eller skruvdislokationer. Dessa sistnämnda skruvdislokationer är synnerligen besvärliga vid trenchisolering eftersom de tenderar att stängas inne i det av omradet. Härigenom kan dessa defekter trenchen inneslutna penetrera bipolärtransistorns aktiva p-n övergångar varvid förhöjd läckström uppstàr.
Om implantationsenergin väljs för hög kommer ytskiktet ej att stället erhälls (skadad) och det av kristallen. Vid kommer bada att tjäna som grodd vid äterväxt av möts kristalldefekter. Av exempelvis US 4,958,2l3 framgår att bade amorfiseras utan i en amorfiserad region mellan ytskiktet inre efterföljande värmebehandling dessa omràden (ytskiktet och det inre av kristallen) gittret. När fronterna uppstàr implantationsenergin och dosen för fosfor valts sà att det sistnämnda fallet uppkommer med åtföljande dislokationsproblem.
Slutligen fàs de dopade jonerna, särskilt fosforjonerna, att diffundera. nedät mot det dopade bottendiffusionsskiktet eller det begravda kollektorskiktet 105 genom annealing, företrädesvis vid ca 950 °C under ca 1 timme. Härvid skapas en elektrisk kontakt till nämnda bottendiffusionsskikt 105.
Den fortsatta processningen, dvs. àstadkommande av aktiva w; IIII , ....¿,._.,, || uflíi 10 15 20 25 30 512 813 16 komponenter, metallisering, mm., sker enligt känd teknik och beskrivs inte närmare här.
En integrerad krets framställd enligt ovan beskrivna uppfinningsenliga och föredragna förfarande är tillförlitlig och har höga prestanda.
Genom att àstadkomma en dislokationsfri kollektorplugg har ett tidigare förbisett problem med i vissa fall làg yield lösts.
Kollektorpluggen kan kombineras med en huvudsakligen dislokationsfri trench enligt beskriven känd teknik, men används företrädesvis tillsammans med den uppfinningsenliga trenchen. Den beskrivna trenchen kan göras mer effektiv än tidigare genom att deponera en oxid, företrädesvis en LPCVD- TEOS-oxid, och ett spärrskikt, särskilt av kiselnitrid, i trenchen före fyllning. Härvid tilläts en oxidtjocklek upp till àtminstone 200 nm utan att introducera en för den integrerade kretsen skadlig omfattning av spänningar och/eller defekter sàsom dislokationer. Ytterligare ett oxidskikt kan deponeras pä spärrskiktet.Den integrerade kretsen med den uppfinningsenliga kollektorpluggen och/eller den uppfinningsenliga trenchen är särskilt lämplig för radio- och andra högfrekvenstillämpningar.
Uppfinningen är självfallet inte begränsad till de ovan beskrivna och pà ritningarna visade utföringsformerna, utan kan modifieras inom ramen för de bifogade patentkraven. Uppfinningen är uppenbart ej begränsad vad det avser materialval, dimensioner sàsom exempelvis skikttjocklekar eller geometrier.
Därutöver innefattar uppfinningen även àstadkommande av trenchen tidigare i processen, särskilt före odling av fältoxidomràdena, àstadkommande av kollektorpluggen före ästadkommande av trenchen uppfinningsenliga sàväl som àstadkommande av den kollektorpluggen i kombination med en trench enligt känd teknik.

Claims (30)

10 15 20 25 30 512 M3 PATENTKRAV
1. Förfarande för tillverkning av en integrerad krets, särskilt eller annan krets för radiotillämpningar en integrerad höghastighetskommunikation, nämnda integrerade krets innefattar förbunden som är med en begravd en dislokationsfri kollektorplugg kollektor i en halvledarkomponent, omgiven av en dislokationsfri trench för att àstadkomma en isolering av halvledarkomponenten i den integrerade kretsen, kännetecknat aV - att ett bottendiffusionskikt (105) astadkoms, som verkar som ett begravt kollektorskikt, i en halvledarstruktur (118) medelst jonimplantering genom en övre kiselyta (l09a) i halvledarstrukturen (118), - att ett första kiselskikt (122) deponeras över halvledarstrnkturen (118), - att en hàrdmask (124) PECVD-TEOS typ, över nämnda första kiselskikt (122), deponeras, särskilt ett oxidskikt av - att en trenchöppning (125) àstadkoms genom blottläggning, medelst etsning, av en förbestämd yta av den övre kiselytan (l09a), - att en trench (126) àstadkoms genom etsning av halvledarstrukturen sålunda erhàllen i det förbestämda omradet till ett förbestämt djup, - att hàrdmasken (124) och det första kiselskiktet (122) borttages medelst etsning, - att ett första oxidskikt (129) likformigt deponeras, företrädesvis av LPCVD-TEOS typ, över halvledarstrukturen (127) särskilt i trenchen (126), - att ett spärrskikt (130) av kiselnitrid, över det första oxidskiktet (129), - att trenchen (126) fylls genom att ett kiselskikt (134, 135) deponeras över spärrskiktet och att kiselskiktet (134, 135) likformigt deponeras, företrädesvis etsas tillbaka, - att en capoxid (136) termiskt odlas över trenchöppningen || h II UI Ü I) \ x Ihlll .will |i 10 15 20 25 30 512 8813 (134), - att en kollektoröppning (138) àstadkoms genom etsning av ett av den övre kiselytan (lO9a) omgiven av (l29a) förutbestämt område en fältoxid (120) halvledarstruktur (144), - att ett implantationsskadat eller amorfiserat och åtminstone delvis dopat område (139) fràn den övre kiselytan (lO9a) ned till ett djup mindre än eller oxidyta innefattad i en skapas i. kollektoröppningen (138) fältoxidens«djup genom jonimplantation av tunga joner, sàdana som arsenik- eller antimonjoner, genom nämnda övre kiselyta (lO9A), - att nämnda implantationsförstörda eller amorfa omràde (139) dopas fràn sin ytomràde ner genom jonimplantering av lätta joner.sàsom foforjoner, - att nämnda implanterade skadade eller amorfa omràde (139) àterkristalliseras fràn botten genom värmebehandling och implanteringsskadade eller lätta jonerna i nämnda amorfa yta (139) föranleds att diffundera ner mot botten- diffusionsskiktet (105) medelst annealing. - att de
2. Förfarande enligt kravet 1, kännetecknat av att den övre kiselytan (lO9a) (121, 120) och att det första kiselskiktet (122), företrädesvis av polykisel, deponeras beläggs med en oxid över oxiden (121, 120) före det att hárdmasken (124) deponeras.
3. Förfarande enligt kravet 1 eller 2, kännetecknat a'v att oxidbeläggningen (121, 120) väljes att åtminstone delvis utgöras av fältoxid (120).
4. Förfarande enligt nàgot av kraven 1-3, kännetecknat a\1 att trenchen (126) rengörs medelst vätkemisk etsning före det att det första oxidskiktet (129) deponeras,
5. Förfarande enligt kravet 4, kännetecknat awl att den vàtkemiska etsningen utföres med uppvärmd SC-1. 10 15 20 25 512 ggn
6. Förfarande enligt nagot av kraven 1-5, kännetecknat axx att en tunn termisk oxid odlas i trenchen före det att det första oxidskiktet (129) deponeras. kännetecknat a\f att ges en avsmalnande form och företrädesvis ett
7. Förfarande enligt nàgot av kraven 1-6, trenchen (126) djup pà ca 5-8 pm.
8. Förfarande enligt något av kraven 1-7, kännetecknat ax! att trenchbottnen (126a) görs rundad.
9. Förfarande enligt nagot av kraven 1-8, kännetecknat air att det första oxidskiktet (129) densifieras, företrädesvis i en syrgasomgivning vid ca 900 °C.
10. Förfarande enligt nagot av kraven 1-9, kännetecknat a (129) deponeras till en tjocklek av ca det första oxidskiktet 50-200 nm.
11. Förfarande enligt något av kraven 1-10, kännetecknat eav (132), deponeras likformigt över spärrskiktet (130), före det att trenchen (126) fylls och att nämnda andra oxidskikt (132) kiselskiktet (134, 135). företrädesvis av typen LPCVD- särskilt i att ett andra oxidskikt TEOS, trenchen (126), används som etsstopp vid àteretsen av
12. Förfarande enligt nagot av kraven 1-11, kännetecknat av att kiselskiktet (134, 135) utgörs av mikrokristallint kisel.
13. Förfarande enligt. nagot av' kraven 1-12, kännetecknat a'v att capoxíden (136) odlas till en individuellt vald tjocklek.
14. Förfarande enligt nàgot av' kraven 3-13, kännetecknat a'v (105) skapas i. kiselytan àstadkoms pà ett (l09a) att ett dopat bottendiffusionsomràde sàdant sätt att ett steg (108) före oxídbeläggning. MI .ll .išfl JHiII . . 10 15 20 25 30 512 813 20
15. Förfarande enligt kravet 14, kännetecknat av' att n-well (111) och p-well (113) erhàlls halvledarstrukturen (110) ingående enligt ett twin-well-förfarande, varigenom steget genom att dopa ett i skikt (109) (108), som ytterligare förstärks, väljes att placeras mellan n-well (111) och p-well (113). epitaktiskt
16. Förfarande enligt kravet 15, kännetecknat av' att fältoxiden (120) ástadkoms, särskilt medelst LOCOS-teknik, över gränsomràdet mellan n-well (111) och p-well (113), före det att det första kiselskiktet (122) varigenom ett steg (115) àstadkoms i fältoxidytan (l20a). deponeras,
17. Förfarande enligt kravet 16, kännetecknat axv att det förutbestämda omràdet av halvledarstrukturens övre kiselyta (109a), som blottläggs för att àstadkommma trenchöppningen (125), väljes att innefatta steget (108) som àstadkoms mellan n- well (111) och p-well (113).
18. Förfarande enligt något av kraven 1-17, kännetecknat aav oxídbeläggningen väljes att åtminstone delvis innefattas av en Kooi-oxid (121) och att nämnda Kooi-oxid (121) avlägsnas, företrädesvis medelst etsning, före det att det första oxidskiktet (129) deponeras.
19. Förfarande enligt kravet 1, kännetecknat air att områdets ytregion amorfiseras, genom att arsenik- eller antimonjoner implanteras.
20. Förfarande enligt kravet 19, kännetecknat awr att arsenikjoner med en dos av i storleksordningen 1*lOß joner/cmz och med en energi av i storleksordningen 80 keV implanteras.
21. Förfarande enligt kravet 19 eller 20, kännetecknat awf att området (139) fràn dess ytregion och nedåt dopas, genon1 att fosforjoner implanteras. 10 15 20 25 s122ç1s
22. Förfarande enligt kravet 21, kännetecknat ai! att fosforjoner med en dos av i storleksordningen 3*l0ß joner/cmz och med en energi av i storleksordningen 50 keV implanteras. särskilt en integrerad krets avsedd för höghastighetskommunikation,
23. Integrerad krets, eller annan radiotillämpningar nämnda kollektorplugg halvledarkomponent, för àstadkommande av en isolering av halvledarkomponenten i den integrerade krets innefattar en dislokationsfri förbunden med en begravd kollektor i en som är omgiven av en dislokationsfri trench integrerade kretsen, kännetecknad av: - ett bottendiffusionsskikt (105), som verkar som ett begravt kollektorskikt, i en halvledarstruktur (118), (126) med förbestämd form och djup, etsad i (lO9a) i - en etsad trench ett förbestämt omràde pà en övre kiselyta halvledarstrukturen (118), (129), företrädesvis av LPCVD-TEOS typ, likformigt deponerat i trenchen (126), - ett första oxidskikt - ett (130), företrädesvis av kiselnitrid, likformigt deponerat över nämnda första okidskikt (129), spärrskikt - en kiselfyllnad (134) deponerad över nämnda spärrskikt (130) i trenchen (126), - en kapoxid (136) termiskt odlad över nämnda kiselfyllning (134), (138), ástadkommen genon\ blottläggning, övre - en kollektoröppning medelst etsning av ett förbestämt omràde av den kiselytan (lO9a) omgiven av en fältoxid (120) och - ett dislokationsfritt och àtminstone delvis dopat omràde (139) mot bottendiffusionsytan i kollektoröppningen frän den övre kiselytan (lO9a) ned (105) innefattad i 10 15 20 25 51222813 implantation av :in en: djup halvledarstrukturen och àstadkommen genom (l09a) mindre än (120), implantation av lätta joner, àterkristallisering fràn bottnen genom behandling och annealing för diffusion av lättta joner ner till nämnda bottendiffusionsyta (105). tunga joner fràn den övre kiselytan fältoxiden följt av en djupet hos
24. Integrerad krets enligt kravet 23, kännetecknad av att trenchen (126) har en avsmalnande bredd och en rundad botten (l26a).
25. Integrerad krets enligt kravet 23 eller 24, kännetecknad av att trenchen (126) har ett djup av ca 5-8 um.
26. Integrerad krets enligt nagot av kraven 23-25, kännetecknad a\/ att det första oxidskiktet (129) är densifierat och ca 50- 200 nm tjockt.
27. Integrerad krets enligt nagot av kraven 23-26, kännetecknad ai/ ett andra oxidskikt (132), företrädesvis av typen LPCVD- TEOS, är likformigt deponerad över spärrskiktet (130) i trenchen (126).
28. Integrerad krets enligt nagot av kraven 23-27, kännetecknad a\r att kiselfyllningen (134) utgörs av mikrokristallint kisel.
29. Integrerad krets enligt nagot av kraven 23-28, kännetecknad a'v ett fältoxidomràde (120), vilket omger trenchens översta delar.
30. Integrerad krets enligt nàgot av kraven 23-29, kännetecknad a\r att kiselfyllningens övre yta (l34a) innefattar ett steg.
SE9701934A 1997-05-23 1997-05-23 Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet SE512813C2 (sv)

Priority Applications (12)

Application Number Priority Date Filing Date Title
SE9701934A SE512813C2 (sv) 1997-05-23 1997-05-23 Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
TW086109915A TW344885B (en) 1997-05-23 1997-07-14 Integrated circuit, components thereof and manufacturing method
AU76804/98A AU7680498A (en) 1997-05-23 1998-05-18 Integrated circuit, components thereof and manufacturing method
CA002291114A CA2291114A1 (en) 1997-05-23 1998-05-18 Integrated circuit, components thereof and manufacturing method
PCT/SE1998/000929 WO1998053489A2 (en) 1997-05-23 1998-05-18 Integrated circuit, components thereof and manufacturing method
CN98807562A CN1265225A (zh) 1997-05-23 1998-05-18 集成电路及其元件与制造方法
KR10-1999-7010873A KR100537419B1 (ko) 1997-05-23 1998-05-18 집적 회로, 이의 소자 및 제조 방법
EP98924701A EP0985225A2 (en) 1997-05-23 1998-05-18 Integrated circuit, components thereof and manufacturing method
JP55029198A JP2001525998A (ja) 1997-05-23 1998-05-18 集積回路とその素子と製造方法
US09/083,100 US6251739B1 (en) 1997-05-23 1998-05-22 Integrated circuit, components thereof and manufacturing method
US09/224,711 US6504232B2 (en) 1997-05-23 1998-12-31 Integrated circuit components thereof and manufacturing method
US09/853,632 US6406972B2 (en) 1997-05-23 2001-05-14 Integrated circuit, components thereof and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9701934A SE512813C2 (sv) 1997-05-23 1997-05-23 Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet

Publications (3)

Publication Number Publication Date
SE9701934D0 SE9701934D0 (sv) 1997-05-23
SE9701934L SE9701934L (sv) 1998-11-24
SE512813C2 true SE512813C2 (sv) 2000-05-15

Family

ID=20407058

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9701934A SE512813C2 (sv) 1997-05-23 1997-05-23 Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet

Country Status (10)

Country Link
US (3) US6251739B1 (sv)
EP (1) EP0985225A2 (sv)
JP (1) JP2001525998A (sv)
KR (1) KR100537419B1 (sv)
CN (1) CN1265225A (sv)
AU (1) AU7680498A (sv)
CA (1) CA2291114A1 (sv)
SE (1) SE512813C2 (sv)
TW (1) TW344885B (sv)
WO (1) WO1998053489A2 (sv)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
EP1021828B1 (en) 1997-07-11 2010-01-06 Infineon Technologies AG A process for manufacturing ic-components to be used at radio frequencies
SE522891C2 (sv) * 2001-11-09 2004-03-16 Ericsson Telefon Ab L M En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor
SE520590C2 (sv) 2001-11-15 2003-07-29 Ericsson Telefon Ab L M Halvledarprocess och PMOS-varaktor
WO2003044863A1 (en) * 2001-11-20 2003-05-30 The Regents Of The University Of California Methods of fabricating highly conductive regions in semiconductor substrates for radio frequency applications
JP2003158178A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100431183B1 (ko) * 2001-12-20 2004-05-12 삼성전기주식회사 바이폴라 트랜지스터와 그 제조방법
KR100766675B1 (ko) * 2001-12-28 2007-10-15 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서 제조 방법
KR100456691B1 (ko) * 2002-03-05 2004-11-10 삼성전자주식회사 이중격리구조를 갖는 반도체 소자 및 그 제조방법
US7052541B2 (en) * 2002-06-19 2006-05-30 Board Of Regents, The University Of Texas System Color compositions
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US7015115B1 (en) * 2003-02-20 2006-03-21 Newport Fab, Llc Method for forming deep trench isolation and related structure
US6770541B1 (en) * 2003-02-20 2004-08-03 Newport Fab, Llc Method for hard mask removal for deep trench isolation and related structure
CN100433340C (zh) * 2003-12-31 2008-11-12 天津大学 与深亚微米射频工艺兼容的硅光电探测器
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
US7154136B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
TW200625437A (en) * 2004-12-30 2006-07-16 Macronix Int Co Ltd Shallow trench isolation process of forming smooth edge angle by cleaning procedure
KR100720474B1 (ko) * 2005-06-17 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
WO2007023950A1 (ja) * 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置の製造方法
TWI310501B (en) * 2005-10-06 2009-06-01 Via Tech Inc Bus controller and data buffer allocation method
KR100695487B1 (ko) * 2006-03-20 2007-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8331446B2 (en) * 2008-08-31 2012-12-11 Netlogic Microsystems, Inc. Method and device for reordering video information
JP2010103242A (ja) * 2008-10-22 2010-05-06 Rohm Co Ltd 半導体装置の製造方法および半導体装置
KR101585615B1 (ko) * 2009-02-26 2016-01-14 삼성전자주식회사 반도체 장치
CN101872739B (zh) * 2009-04-23 2013-10-23 上海华虹Nec电子有限公司 沟槽的填充方法
CN102468164B (zh) * 2010-10-29 2014-10-08 中国科学院微电子研究所 晶体管及其制造方法
CN103187355B (zh) * 2013-01-29 2015-10-28 中航（重庆）微电子有限公司 具有隔离结构的半导体衬底及其制备方法
CN104163398B (zh) * 2013-05-17 2017-02-08 无锡华润上华半导体有限公司 半导体器件中深槽的填充结构及其填充方法
JP6136571B2 (ja) 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6220188B2 (ja) * 2013-08-15 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
CN104913805A (zh) * 2014-03-11 2015-09-16 上海华虹宏力半导体制造有限公司 一种提高离子注入机日常检点稳定性的方法
FR3019378A1 (fr) * 2014-03-25 2015-10-02 St Microelectronics Crolles 2 Structure d'isolement entre des photodiodes
CN104952784B (zh) * 2014-03-31 2019-01-08 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构、其制作方法及半导体器件和图像传感器
JP2016152377A (ja) * 2015-02-19 2016-08-22 株式会社リコー 半導体デバイス及びその製造方法並びに撮像装置
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
CN106410407A (zh) * 2016-11-30 2017-02-15 南通沃特光电科技有限公司 一种具有电磁屏蔽的天线装置
CN106449599A (zh) * 2016-11-30 2017-02-22 南通沃特光电科技有限公司 一种天线装置的制造方法
TWI713092B (zh) * 2018-10-23 2020-12-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN111146198B (zh) * 2018-11-06 2022-06-07 世界先进积体电路股份有限公司 半导体结构及其制造方法
US10770396B2 (en) 2018-12-28 2020-09-08 Vanguard International Semiconductor Corporation Semiconductor structure and method for fabricating the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
US4381953A (en) * 1980-03-24 1983-05-03 International Business Machines Corporation Polysilicon-base self-aligned bipolar transistor process
US4472873A (en) * 1981-10-22 1984-09-25 Fairchild Camera And Instrument Corporation Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
US4433471A (en) * 1982-01-18 1984-02-28 Fairchild Camera & Instrument Corporation Method for the formation of high density memory cells using ion implantation techniques
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
US4680614A (en) * 1984-06-25 1987-07-14 Beyer Klaus D Planar void free isolation structure
US4980747A (en) * 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
US4789885A (en) * 1987-02-10 1988-12-06 Texas Instruments Incorporated Self-aligned silicide in a polysilicon self-aligned bipolar transistor
US4734382A (en) * 1987-02-20 1988-03-29 Fairchild Semiconductor Corporation BiCMOS process having narrow bipolar emitter and implanted aluminum isolation
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
JPS6445165A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor device and manufacture thereof
US4800171A (en) * 1987-10-02 1989-01-24 Advanced Micro Devices, Inc. Method for making bipolar and CMOS integrated circuit structures
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
JPH0797627B2 (ja) * 1987-12-21 1995-10-18 株式会社日立製作所 半導体装置
US4866001A (en) * 1988-07-01 1989-09-12 Bipolar Integrated Technology, Inc. Very large scale bipolar integrated circuit process
KR910008830B1 (ko) * 1988-08-18 1991-10-21 현대전자산업 주식회사 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
US5001073A (en) * 1990-07-16 1991-03-19 Sprague Electric Company Method for making bipolar/CMOS IC with isolated vertical PNP
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
US5270265A (en) * 1992-09-01 1993-12-14 Harris Corporation Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure
US5265504A (en) 1992-12-01 1993-11-30 Hermann Fruhm Cartridge type screwdriver
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
DE69516769T2 (de) * 1994-03-15 2000-12-28 National Semiconductor Corp., Sunnyvale Planarisierter isolationsgraben und feldoxid-isolationsstruktur
JP2654540B2 (ja) * 1994-06-21 1997-09-17 日本電気株式会社 半導体装置の製造方法
JP3180599B2 (ja) * 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
US5592412A (en) * 1995-10-05 1997-01-07 Siemens Aktiengesellschaft Enhanced deep trench storage node capacitance for DRAM
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
US6306725B1 (en) * 1997-11-19 2001-10-23 Texas Instruments Incorporated In-situ liner for isolation trench side walls and method
US6165843A (en) * 1998-03-20 2000-12-26 Mosel Vitelic, Inc. Covered slit isolation between integrated circuit devices

Also Published As

Publication number Publication date
US6504232B2 (en) 2003-01-07
US20020132439A1 (en) 2002-09-19
US6406972B2 (en) 2002-06-18
CN1265225A (zh) 2000-08-30
SE9701934D0 (sv) 1997-05-23
KR100537419B1 (ko) 2005-12-19
CA2291114A1 (en) 1998-11-26
EP0985225A2 (en) 2000-03-15
SE9701934L (sv) 1998-11-24
WO1998053489A3 (en) 1999-03-11
KR20010012906A (ko) 2001-02-26
US20010021559A1 (en) 2001-09-13
TW344885B (en) 1998-11-11
WO1998053489A2 (en) 1998-11-26
US6251739B1 (en) 2001-06-26
JP2001525998A (ja) 2001-12-11
AU7680498A (en) 1998-12-11

Similar Documents

Publication Publication Date Title
SE512813C2 (sv) Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
US6806554B2 (en) Self-aligned SiGe HBT on a SOI substrate
US5770490A (en) Method for producing dual work function CMOS device
US6437417B1 (en) Method for making shallow trenches for isolation
US7785974B2 (en) Methods of employing a thin oxide mask for high dose implants
JPH0586863B2 (sv)
US6582995B2 (en) Method for fabricating a shallow ion implanted microelectronic structure
US6100162A (en) Method of forming a circuitry isolation region within a semiconductive wafer
JP2004006821A (ja) バイポーラ・トランジスタ
US5476800A (en) Method for formation of a buried layer for a semiconductor device
JP2534991B2 (ja) Ｃｍｏｓ構造の製法
US6445043B1 (en) Isolated regions in an integrated circuit
JP4556295B2 (ja) 半導体装置の製造方法
US5688710A (en) Method of fabricating a twin - well CMOS device
EP0367729A2 (en) Process for forming trench isolation structures in a silicon substrate for CMOS and NMOS devices
US5956583A (en) Method for forming complementary wells and self-aligned trench with a single mask
US6242295B1 (en) Method of fabricating a shallow doped region for a shallow junction transistor
JP3361110B2 (ja) Ｃｍｏｓ構造を製作する方法
KR100216510B1 (ko) 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법
KR100259586B1 (ko) 반도체장치 제조방법
JP2001332628A (ja) 半導体装置およびその製造方法
JPH05347312A (ja) 半導体装置の製造方法
KR20020039999A (ko) 반도체 소자의 제조 방법
KR20050091144A (ko) Ｃｍｏｓ 이미지 센서 소자의 제조방법
JPH11233643A (ja) 半導体装置の製造方法