CN101872739B - 沟槽的填充方法 - Google Patents

沟槽的填充方法 Download PDF

Info

Publication number
CN101872739B
CN101872739B CN 200910057115 CN200910057115A CN101872739B CN 101872739 B CN101872739 B CN 101872739B CN 200910057115 CN200910057115 CN 200910057115 CN 200910057115 A CN200910057115 A CN 200910057115A CN 101872739 B CN101872739 B CN 101872739B
Authority
CN
China
Prior art keywords
groove
teos
sio
film
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910057115
Other languages
English (en)
Other versions
CN101872739A (zh
Inventor
彭虎
谢烜
季伟
缪燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910057115 priority Critical patent/CN101872739B/zh
Publication of CN101872739A publication Critical patent/CN101872739A/zh
Application granted granted Critical
Publication of CN101872739B publication Critical patent/CN101872739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种沟槽的填充方法，所述沟槽的宽度在1μm以上，沟槽的深度在3μm以上，包括如下步骤：第1步，在具有沟槽的硅片表面上，采用LPCVD工艺以TEOS为原料淀积一层SiO2；第2步，在硅片表面上，采用APCVD或SACVD工艺以TEOS和O3为原料再淀积一层SiO2；第3步，在硅片表面上，采用PECVD工艺以TEOS和O2为原料再淀积一层SiO2。按照本发明所述方法对沟槽填充后，沟槽内的填充物为多层薄膜结构，在后续高温炉退火工艺中该多层薄膜结构不会发生破裂。

Description

沟槽的填充方法
技术领域
本发明涉及一种半导体集成电路制造工艺，特别是涉及一种沟槽的填充工艺。
背景技术
采用APCVD(常压化学气相淀积)工艺或SACVD(亚常压化学气相淀积)工艺、以TEOS(正硅酸乙酯，分子式为Si(C2H5O)4)和O3(臭氧)进行反应淀积出的SiO2(二氧化硅)薄膜具有非常好的保形性，被广泛的用于半导体集成电路中的沟槽填充。但是，APCVD TEOS-O3SiO2薄膜(即以APCVD工艺、以TEOS和O3为原料淀积的SiO2薄膜)和SACVD TEOS-O3SiO2薄膜(即以SACVD工艺、以TEOS和O3为原料淀积的SiO2薄膜)在后续的高温炉退火工艺中具有很大的收缩率，这会在SiO2和Si(硅)之间产生较大的应力，导致SiO2薄膜开裂。
作为一种改进，APCVD或SACVD TEOS-O3SiO2薄膜通常和别的SiO2薄膜结合起来淀积，从而减小SiO2和Si之间的张应力。例如在0.35μm和0.6μm的浅沟槽隔离(STI)工艺中使用APCVD或SACVD TEOS-O3SiO2薄膜结合PECVD(等离子体增强化学气相淀积)TEOS-O2(氧气)SiO2薄膜(即以PECVD工艺、以TEOS和O2为原料淀积的SiO2薄膜)的双层薄膜结构实现沟槽填充。通过两层SiO2薄膜厚度匹配减小在后续高温炉退火过程中的热应力，解决薄膜开裂的问题。
但是，当沟槽尺寸(宽度)增加至1μm以上，沟槽深度增加至3μm以上时，为保证沟槽填充效果，APCVD或SACVD TEOS-O3SiO2薄膜的淀积需要达到5000
Figure G2009100571153D00021
以上的厚度。这样在后续的高温炉退火时薄膜收缩更加显著、热应力更大，即使结合PECVD TEOS-O2SiO2薄膜也无法完全避免薄膜开裂的问题。请参阅图1，最右方的沟槽内所填充的SiO2薄膜发生了破裂。
发明内容
本发明所要解决的技术问题是提供一种沟槽的填充方法，该方法采用APCVD或SACVD TEOS-O3SiO2薄膜，同时避免了后续高温炉退火工艺中APCVD或SACVD TEOS-O3SiO2薄膜开裂的问题。
为解决上述技术问题，本发明沟槽的填充方法，所述沟槽的宽度在1μm以上，沟槽的深度在3μm以上，包括如下步骤：
第1步，在具有沟槽的硅片表面上，采用LPCVD工艺以TEOS为原料淀积一层SiO2；
第2步，在硅片表面上，采用APCVD或SACVD工艺以TEOS和O3为原料再淀积一层SiO2；
第3步，在硅片表面上，采用PECVD工艺以TEOS和O2为原料再淀积一层SiO2。
按照本发明所述方法对沟槽填充后，沟槽内的填充物为多层薄膜结构，在后续高温炉退火工艺(通常为800～1000℃，最高不超过1050℃)中该多层薄膜结构不会发生破裂。
附图说明
图1是SACVD TEOS-O3SiO2薄膜结合PECVD TEOS-O2SiO2薄膜填充沟槽、产生薄膜破裂的硅片剖面示意图；
图2是本发明沟槽的填充方法的流程图；
图3a～图3d是本发明沟槽的填充方法的各步骤硅片剖面示意图。
图中附图标记说明：
10为沟槽；11为第一填充层；12为第二填充层；13为第三填充层；20为空洞。
具体实施方式
请参阅图2，本发明沟槽的填充方法具体包括：
开始时的状态，硅片表面刚刻蚀出沟槽10，在具有沟槽10的硅片表面热氧化生长一层二氧化硅(未图示)，这一层二氧化硅的厚度在50～1000之间。这一步称为热氧修复，在半导体集成电路制造工艺中，热氧修复是沟槽刻蚀后必不可少的步骤，用于修复沟槽刻蚀后的硅的表面状态。接着在硅片表面又淀积了淀积一层二氧化硅，这一层二氧化硅是衬垫层(未图示)，厚度在100～2000
Figure G2009100571153D00032
(优选值是100～1000
Figure G2009100571153D00033
)之间，用来改善硅与沟槽填充物(例如二氧化硅)之间的粘附性。
第1步，请配合参阅图3a，在具有沟槽的硅片表面上，采用LPCVD工艺以TEOS为原料淀积一层SiO2，作为第一填充层11，淀积厚度为500～10000
Figure G2009100571153D00034
这一步可以加入O2，也可以不加。反应条件通常是0.1～5Torr的淀积压力、650～750℃的淀积温度。
此时，沟槽10未被封闭，仍为打开状态。
第2步，请配合参阅图3b，在硅片表面上，采用APCVD或SACVD工艺以TEOS和O3为原料再淀积一层SiO2，作为第二填充层12，淀积厚度为1000～20000
Figure G2009100571153D00041
这一步的反应条件例如可采取30～760Torr的淀积压力、360～560℃的淀积温度。
此时，第二填充层12与第一填充层11融为一体，两者间的界限以虚线表示。沟槽10仍未被封闭，沟槽10内部形成一个连通外部的空洞20。
第3步，请配合参阅图3c，在硅片表面上，采用PECVD工艺以TEOS和O2为原料再淀积一层SiO2，作为第三填充层13，淀积厚度为1000～10000反应条件通常是40kHz、400kHz、13.56MHz或2.45GHz的射频功率的频率、250～450℃的淀积温度。
此时，第三填充层13与第二填充层12、第一填充层11融为一体，三者间的界限以虚线表示。沟槽10被封闭，沟槽10内部的空洞20或者消失、或者成为封闭空洞。如果空洞20成为封闭空洞，则空洞20的顶部必定距离硅片表面(即沟槽10侧壁的上表面)具有一定距离，例如1000
Figure G2009100571153D00043
经过上述三步以后，沟槽10的填充完成。接下来通常需要进行一步化学机械研磨(CMP)工艺和/或干法刻蚀工艺(反刻)磨平硅片表面上的二氧化硅直至到达硅片表面。再接下来就是高温炉退火工艺，通常的反应温度是800～1000℃，反应时间是30分钟。
硅的热膨胀系数为2.6×10-6/K，在高温炉退火中具有较大热膨胀。APCVD或SACVD TEOS-O3SiO2薄膜在高温过程中将有较大的收缩。这便使Si与APCVD或SACVD TEOS-O3SiO2薄膜的界面处在高温退火过程中产生较大的应力，导致APCVD或SACVD TEOS-O3SiO2薄膜破裂。
而LPCVD TEOS SiO2(即以LPCVD工艺、以TEOS为原料淀积的SiO2薄膜)和PECVD TEOS-O2SiO2的热膨胀系数接近一般SiO2，约为0.5×10-6/K，在高温炉退火中具有相对较小的热膨胀。本发明在Si和SACVD TEOS-O3SiO2(或APCVD TEOS-O3SiO2)薄膜之间新增淀积一层LPCVD TEOS SiO2薄膜作为缓冲层，LPCVD TEOS SiO2可以有效的减小硅和SACVD TEOS-O3SiO2(或APCVD TEOS-O3SiO2)之间的应力，从而彻底解决SACVD TEOS-O3SiO2(或APCVD TEOS-O3SiO2)在后续的高温炉退火工艺(不高于1050℃)中的薄膜破裂问题。
上述实施例仅为示意，在不违反本发明原理及思想的情况下，对上述实施例所作的改变或修饰，均应视作为本发明的保护范围之内。

Claims (6)

1.一种沟槽的填充方法，所述沟槽的宽度在1μm以上，沟槽的深度在3μm以上，其特征是，包括如下步骤：
第1步，在具有沟槽的硅片表面上，采用LPCVD工艺以TEOS为原料淀积一层SiO2；
第2步，在硅片表面上，采用APCVD或SACVD工艺以TEOS和O3为原料再淀积一层SiO2；
第3步，在硅片表面上，采用PECVD工艺以TEOS和O2为原料再淀积一层SiO2。
2.根据权利要求1所述的沟槽的填充方法，其特征是，
所述方法第1步后，沟槽仍为打开状态；
所述方法第2步后，沟槽仍为打开状态，沟槽内部形成一个连通外部的空洞；
所述方法第3步后，沟槽为封闭状态，沟槽内部的空洞或者消失、或者成为封闭空洞。
3.根据权利要求1所述的沟槽的填充方法，其特征是，所述方法第1步中，淀积厚度为500～
Figure F2009100571153C00011
4.根据权利要求1所述的沟槽的填充方法，其特征是，所述方法第2步中，淀积厚度为1000～
Figure F2009100571153C00012
5.根据权利要求1所述的沟槽的填充方法，其特征是，所述方法第3步中，淀积厚度为1000～
Figure F2009100571153C00013
6.根据权利要求1所述的沟槽的填充方法，其特征是，所述方法第2步中，淀积压力为30～760Torr，淀积温度为360～560℃。
CN 200910057115 2009-04-23 2009-04-23 沟槽的填充方法 Active CN101872739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910057115 CN101872739B (zh) 2009-04-23 2009-04-23 沟槽的填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910057115 CN101872739B (zh) 2009-04-23 2009-04-23 沟槽的填充方法

Publications (2)

Publication Number Publication Date
CN101872739A CN101872739A (zh) 2010-10-27
CN101872739B true CN101872739B (zh) 2013-10-23

Family

ID=42997517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910057115 Active CN101872739B (zh) 2009-04-23 2009-04-23 沟槽的填充方法

Country Status (1)

Country Link
CN (1) CN101872739B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468224A (zh) * 2010-11-17 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体互连结构的制作方法
CN102543820B (zh) * 2010-12-16 2014-11-05 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN102446839A (zh) * 2011-10-21 2012-05-09 上海华力微电子有限公司 一种前金属介电质层的淀积方法
CN102534550B (zh) * 2012-02-27 2013-10-23 上海华力微电子有限公司 一种用于栅极侧墙的二氧化硅薄膜的沉积方法
CN102703878A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种侧墙薄膜沉积方法
CN103456674A (zh) * 2012-06-04 2013-12-18 上海华虹Nec电子有限公司 深沟槽形貌分析样品的制备方法
CN103035515B (zh) * 2012-07-18 2015-10-14 上海华虹宏力半导体制造有限公司 沟槽的填充方法
CN103035502A (zh) * 2012-08-01 2013-04-10 上海华虹Nec电子有限公司 Igbt栅极沟槽多晶硅的填充方法
CN103855070A (zh) * 2012-11-29 2014-06-11 上海华虹宏力半导体制造有限公司 超低密度有源区的浅沟槽隔离平坦化的方法
CN103779264A (zh) * 2014-02-27 2014-05-07 上海贝岭股份有限公司 一种浅沟槽隔离结构的制造方法
CN105470128B (zh) * 2014-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 沟槽型功率器件中沟槽底部的厚氧化层的制备方法
CN105551962B (zh) * 2015-12-22 2018-10-26 上海华虹宏力半导体制造有限公司 次常压无掺杂硅玻璃成膜方法
CN113363134A (zh) * 2020-03-05 2021-09-07 上海新微技术研发中心有限公司 沉积氧化硅薄膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
CN1265225A (zh) * 1997-05-23 2000-08-30 艾利森电话股份有限公司 集成电路及其元件与制造方法
CN1383201A (zh) * 2001-04-24 2002-12-04 华邦电子股份有限公司 浅凹槽隔离结构的制造方法
CN1649122A (zh) * 2004-01-29 2005-08-03 台湾积体电路制造股份有限公司 形成浅沟槽隔离(sti)的方法及其结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265225A (zh) * 1997-05-23 2000-08-30 艾利森电话股份有限公司 集成电路及其元件与制造方法
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
CN1383201A (zh) * 2001-04-24 2002-12-04 华邦电子股份有限公司 浅凹槽隔离结构的制造方法
CN1649122A (zh) * 2004-01-29 2005-08-03 台湾积体电路制造股份有限公司 形成浅沟槽隔离(sti)的方法及其结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平8-255791A 1996.10.01

Also Published As

Publication number Publication date
CN101872739A (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
CN101872739B (zh) 沟槽的填充方法
KR100296137B1 (ko) 보호막으로서고밀도플라즈마화학기상증착에의한절연막을갖는반도체소자제조방법
US6297128B1 (en) Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
US20090189246A1 (en) Method of forming trench isolation structures and semiconductor device produced thereby
US7700455B2 (en) Method for forming isolation structure in semiconductor device
CN100483667C (zh) 形成浅沟槽隔离结构的方法和浅沟槽隔离结构
WO2012126268A1 (zh) 一种薄膜填充方法
WO2011049800A3 (en) Stress management for tensile films
CN101976658B (zh) 钝化层及其制造方法
KR100761361B1 (ko) 반도체 소자 및 그 제조방법
US20040203247A1 (en) Method of reducing the aspect ratio of a trench
CN100546031C (zh) 集成电路芯片的钝化层及其制造方法
CN106245002A (zh) 消除在原子层沉积中二氧化硅膜的接缝的系统和方法
CN103489821B (zh) 一种高深宽比沟槽的填充方法
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
WO2013013362A1 (zh) 消除接触孔工艺中桥接的方法
CN112750753B (zh) 半导体器件及其制作方法
CN112635316B (zh) 高压厚栅氧的制作方法
CN110211916B (zh) 浅沟槽隔离结构的制造方法
US20040192010A1 (en) Method of reducing trench aspect ratio
CN101459109B (zh) 制作浅沟槽隔离结构的方法
KR100611781B1 (ko) 반도체 장치의 소자분리막 및 그 형성방법
CN103035515A (zh) 沟槽的填充方法
CN101819942A (zh) 一种实现浅沟槽结构的方法
CN1237602C (zh) 形成沟槽隔离结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.