CN112750753B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN112750753B
CN112750753B CN201911034397.5A CN201911034397A CN112750753B CN 112750753 B CN112750753 B CN 112750753B CN 201911034397 A CN201911034397 A CN 201911034397A CN 112750753 B CN112750753 B CN 112750753B
Authority
CN
China
Prior art keywords
layer
growth control
buffer oxide
filling
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911034397.5A
Other languages
English (en)
Other versions
CN112750753A (zh
Inventor
宋利娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911034397.5A priority Critical patent/CN112750753B/zh
Publication of CN112750753A publication Critical patent/CN112750753A/zh
Application granted granted Critical
Publication of CN112750753B publication Critical patent/CN112750753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种半导体器件及其制作方法。该方法包括：提供半导体基底；在所述半导体基底上形成金属材料层；对所述金属材料层进行刻蚀，形成隔离沟槽结构和间隔的金属层；形成第一缓冲氧化层，所述第一缓冲氧化层覆盖所述金属层以及所述隔离沟槽结构的侧壁和底部；形成生长控制层，所述生长控制层覆盖所述第一缓冲氧化层的侧壁；形成填充相邻的所述生长控制层之间区域且覆盖所述第一缓冲氧化层和所述生长控制层的顶部的填充层，所述填充层在所述长控制层表面的沉积速率大于所述填充层在所述第一缓冲氧化层表面的沉积速率，以在位于所述隔离沟槽结构内的所述填充层中形成空洞。

Description

半导体器件及其制作方法
技术领域
本发明涉及半导体存储器件技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
随着半导体技术的进步，晶体管尺寸不断缩小，电路也越来越密集，集成度增加，电路中导体连线数目不断增多，由金属连接线造成的电阻电容延迟现象(RC delay)，影响到半导体器件的信号传送速度。电路的传输速度取决于寄生电阻(R)和寄生电容(C)。目前一般通过采用低电阻、高传导线路材质形成金属连接线以降低寄生电阻，但由于工艺上和导线电阻的限制，无法用几何上的改变来降低寄生电容值。
发明内容
本发明提供了一种半导体器件及其制作方法，以降低金属导线之间的寄生电容。
本发明实施例提供了一种半导体器件的制作方法，包括：
提供半导体基底；
在所述半导体基底上形成金属材料层；
对所述金属材料层进行刻蚀，形成隔离沟槽结构和间隔的金属层；
形成第一缓冲氧化层，所述第一缓冲氧化层覆盖所述金属层以及所述隔离沟槽结构的侧壁和底部；
形成生长控制层，所述生长控制层覆盖所述第一缓冲氧化层的侧壁；
形成填充相邻的所述生长控制层之间区域且覆盖所述第一缓冲氧化层和所述生长控制层的顶部的填充层，所述填充层在所述长控制层表面的沉积速率大于所述填充层在所述第一缓冲氧化层表面的沉积速率，以在位于所述隔离沟槽结构内的所述填充层中形成空洞。
在其中一个实施例中，所述填充层在所述长控制层表面的沉积速率与所述填充层在所述第一缓冲氧化层表面的沉积速率的比值为1.2～4。
在其中一个实施例中，形成填充相邻的所述生长控制层之间区域的所述填充层，包括：
以正硅酸乙酯和臭氧为反应气体，利用等次大气压化学气相沉积技术制备所述填充层。
在其中一个实施例中，制备所述填充层过程中，反应腔内的温度为300～500℃，气压为500～700Torr。
在其中一个实施例中，所述第一缓冲氧化层和所述生长控制层的厚度均为3～30nm。
在其中一个实施例中，通过调节所述反应气体中的所述正硅酸乙酯和所述臭氧的比例，控制所述填充层在所述长控制层表面的沉积速率与所述填充层在所述第一缓冲氧化层表面的沉积速率的比值。
在其中一个实施例中，以正硅酸乙酯和臭氧为反应气体，利用等离子化学气相沉积技术制备所述第一缓冲氧化层；
以硅烷和氧气为反应气体，利用等离子化学气相沉积技术制备所述生长控制层。
在其中一个实施例中，制备所述第一缓冲氧化层的过程中，反应腔内的温度为300～400℃，所述正硅酸乙酯的沉积速率为
Figure BDA0002251052830000031
制备所述生长控制层的过程中，反应腔内的温度为300～400℃，所述硅烷的沉积速率为
Figure BDA0002251052830000032
在其中一个实施例中，形成所述生长控制层，包括：
在形成所述第一缓冲氧化层的半导体基底上沉积氧化硅材料，形成覆盖所述第一缓冲氧化层的生长控制材料层；
利用干法刻蚀工艺对所述生长控制材料层进行刻蚀，形成所述生长控制层。
在其中一个实施例中，所述制作方法还包括：
在形成所述填充层的半导体基底上形成沉积绝缘材料，形成介电层，所述介电层覆盖所述填充层。
基于同一发明构思，本发明实施例还提供了一种半导体器件，包括：
半导体基底；
金属层，位于所述半导体基底表面；
隔离沟槽结构，形成于所述金属层，以使所述金属层被分隔成多个部分；
第一缓冲氧化层，覆盖所述金属层以及所述隔离沟槽结构的侧壁和底部；
生长控制层，覆盖所述第一缓冲氧化层的侧壁；以及
填充层，所述填充层填充相邻的所述生长控制层之间区域且覆盖所述第一缓冲氧化层和所述生长控制层的顶部，且位于所述隔离沟槽结构内的所述填充层中形成有空洞。
在其中一个实施例中，所述导体器件还包括介电层，所述介电层覆盖所述填充层。
综上，本发明提供了一种半导体器件及其制作方法。所述制作方法包括：提供半导体基底；在所述半导体基底上形成金属层；对所述金属层进行刻蚀，形成隔离沟槽结构；形成第一缓冲氧化层，所述第一缓冲氧化层覆盖所述金属层以及所述隔离沟槽结构的侧壁和底部；形成生长控制层，所述生长控制层覆盖所述第一缓冲氧化层的侧壁；形成填充相邻的所述生长控制层之间区域且覆盖所述第一缓冲氧化层和所述生长控制层的顶部的填充层，所述填充层在所述长控制层表面的沉积速率大于所述填充层在所述第一缓冲氧化层表面的沉积速率，以在位于所述隔离沟槽结构内的所述填充层中形成空洞。本实施例中，所述填充层在所述长控制层表面的沉积速率大于所述填充层在所述第一缓冲氧化层表面的沉积速率，因此覆盖在所述生长控制层侧壁上的所述填充层的生长速度大于隔离沟槽结构内的第一缓冲氧化层上的填充层的生长速度，出现提前封口现象，形成所述空洞，以降低金属层之间的绝缘介质的介电常数，从而降低电路中的寄生电容。
附图说明
图1为本发明实施例提供的一种半导体器件的制作方法流程图；
图2为本发明实施例提供的一种制备金属层和隔离沟槽结构的流程示意图；
图3为本发明实施例提供的一种形成第一缓冲氧化层结构后的半导体器件结构示意图；
图4为本发明实施例提供的一种形成生长控制层的方法流程示意图；
图5为本发明实施例提供的一种形成填充层结构后的半导体器件结构示意图；
图6为本发明实施例提供的一种形成介电层后的半导体器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1和图2，本发明实施例提供了一种半导体存储器件的制作方法，包括：
步骤S110，提供半导体基底100；
步骤S120，在所述半导体基底上形成金属材料层600a；
步骤S130，对所述金属材料层600a进行刻蚀，形成隔离沟槽结构700和间隔的金属层600；
步骤S140，形成第一缓冲氧化层200，所述第一缓冲氧化层200覆盖所述金属层600以及所述隔离沟槽结构700的侧壁和底部；
步骤S150，形成生长控制层300，所述生长控制层300覆盖所述第一缓冲氧化层200的侧壁；
步骤S160，形成填充相邻的所述生长控制层300之间区域且覆盖所述第一缓冲氧化层200和所述生长控制层300的顶部的填充层400，所述填充层400在所述长控制层表面的沉积速率大于所述填充层400在所述第一缓冲氧化层200表面的沉积速率，以在位于所述隔离沟槽结构130内的所述填充层400中形成空洞AH。
可以理解，本实施例中通过先形成第一缓冲氧化层200和生长控制层300，根据所述填充层400在所述长控制层表面的沉积速率大于所述填充层400在所述第一缓冲氧化层200表面的沉积速率，使得形成的覆盖在所述生长控制层300侧壁上的所述填充层400的生长速度大于隔离沟槽结构130内的第一缓冲氧化层200上的填充层400的生长速度，所述隔离沟槽结构130出现提前封口现象，并形成所述空洞AH。由于空气具有良好的绝缘性和较小的介电系数，因此通过形成空洞AH可以降低金属连接线之间的绝缘介质的介电常数，从而降低电路中的寄生电容。
请参见图2，本实施例中，所述半导体基底100包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。本领域的技术人员可以根据半导体基底100上形成的半导体器件选择所述半导体基底的类型，因此所述半导体基底100的类型不应限制本发明的保护范围。本实施例中，所述半导体基底100包括半导体衬底110和设置在半导体衬底110上的绝缘层120，所述半导体衬底110为晶体硅衬底。
所述隔离沟槽结构700作为隔离结构，为隔离沟槽结构700两侧的金属层600提供隔离。本实施例中，所述金属层600为金属导线，包括依次在所述绝缘层120上叠层设置的Ti(钛)材料层610、Al(铝)材料层620和TiN(氮化钛)材料层630。用于形成栅电极的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。本实施例中，形成所述隔离沟槽结构700和所述金属层600的步骤具体包括：在所述半导体衬底110上依次沉积钛Ti、Al和TiN材料，分别形成Ti材料层610、Al材料层620和TiN材料层630，即形成复合材料层——金属材料层600a，然后利用掩膜板对所述Ti材料层610、Al材料层620和TiN材料层630进行刻蚀，直至刻蚀到所述绝缘层120，以形成所述隔离沟槽结构700和间隔的金属层600。
请参见图3和图4，在其中一个实施例中，以正硅酸乙酯和臭氧为反应气体，利用等离子化学气相沉积技术制备所述第一缓冲氧化层200；
以硅烷和氧气为反应气体，利用等离子化学气相沉积技术制备所述生长控制层300。
可以理解，以正硅酸乙酯和臭氧为反应气体，利用等离子化学气相沉积技术制备所述第一缓冲氧化层200，以及以硅烷和氧气为反应气体，利用等离子化学气相沉积技术制备所述生长控制层300时，第一缓冲氧化层200和生长控制层300的形成材料均为氧化硅，但是生长控制层300的表面比第一缓冲氧化层200的表面粗糙，有利于反应产物氧化物沉积在其表面，因此刻蚀后续形成的填充层400在所述长控制层表面的沉积速率大于所述填充层400在所述第一缓冲氧化层200表面的沉积速率。
在其中一个实施例中，制备所述第一缓冲氧化层200的过程中，反应腔内的温度为300～400℃，所述正硅酸乙酯的沉积速率为
Figure BDA0002251052830000071
本实施例中，利用AMAT(Applied Materials，应用材料)公司和LAM公司生产的机台制备所述第一缓冲氧化层200。在制备第一缓冲氧化层200的过程中，在机台反应腔内的温度为300～400℃，所述正硅酸乙酯的沉积速率为
Figure BDA0002251052830000076
Figure BDA0002251052830000072
反应时长为3-150s，所述正硅酸乙酯和臭氧反应产生氧化硅，所述氧化硅附着在所述金属层600的表面、所述隔离沟槽结构700的侧壁和底部，形成所述第一缓冲氧化层200，形成的第一氧化缓冲层的厚度为3-30nm。具体的，所述反应腔内的温度可以为320℃、350℃、380℃，所述正硅酸乙酯的沉积速率为
Figure BDA0002251052830000073
和
Figure BDA0002251052830000075
所述反应时长为50s、80s、100s和120s，第一氧化缓冲层的厚度为10nm、15nm、20nm和25nm。可以理解，形成的第一缓冲氧化层200可修复隔离沟槽结构700内的半导体衬底的晶格缺陷以及改善隔离沟槽结构700内半导体衬底侧壁上的表面压力；此外，第一缓冲氧化层200对隔离沟槽结构700内的半导体衬底还起到保护作用，防止后续填充工艺损伤所述半导体衬底110。
在其中一个实施例中，制备所述生长控制层300的过程中，反应腔内的温度为300～400℃，所述硅烷的沉积速率为
Figure BDA0002251052830000085
本实施例中，利用AMAT(AppliedMaterials，应用材料)公司和LAM公司生产的机台制备所述生长控制层300。在制备所述生长控制层300的过程中，反应腔内的温度为300～400℃，所述硅烷的沉积速率为
Figure BDA0002251052830000086
反应时长为3-150s。所述硅烷与氧气反应生产氧化硅，所述氧化硅附着在所述第一缓冲氧化层200表面，形成生长控制材料层300a，然后通过控制精确控制刻蚀时间，利用干法刻蚀工艺对所述生长控制材料层300a进行刻蚀，去掉所述第一缓冲氧化层200底部和顶部的生长控制材料层300a，同时由于所述隔离沟槽结构700侧壁的几何效应，第一缓冲氧化层200侧壁上的氧化硅得以保留，形成所述生长控制层300，形成的生长控制层的厚度为3-30nm。将温度控制在300～400℃，可防止形成的生长控制层300的表面过于粗糙，晶格缺陷过多，将硅烷的沉积速率控制
Figure BDA0002251052830000087
Figure BDA0002251052830000081
可保证硅烷与氧气充分反应。具体的，所述反应腔内的温度可以为320℃、350℃、380℃，所述硅烷的沉积速率为
Figure BDA0002251052830000083
和
Figure BDA0002251052830000084
所述反应时长为50s、80s、100s和120s，生长控制层300的厚度为10nm、15nm、20nm和25nm。
请参见图5，在其中一个实施例中，形成填充相邻的所述生长控制层300之间区域的所述填充层400，包括：
以正硅酸乙酯和臭氧为反应气体，利用等次大气压化学气相沉积技术制备所述填充层400。
可以理解，以正硅酸乙酯和臭氧为反应气体，利用等次大气压化学气相沉积(SACVD)技术制备所述填充层400时，正硅酸乙酯和臭氧的反应产物氧化硅在不同的衬底上具有不同的沉积速率。本实施例中，以正硅酸乙酯和臭氧为反应气体利用SACVD技术形成的氧化硅，在以硅烷为原料形成的氧化硅上的沉积速度大于以正硅酸乙酯为原料形成的氧化硅上的沉积速度，因此利用填充层400填充所述隔离沟槽结构700时，会出现提前封口现象，在所述隔离沟槽结构700中空洞AH。
在其中一个实施例中，所述填充层400在所述长控制层表面的沉积速率与所述填充层400在所述第一缓冲氧化层200表面的沉积速率的比值为1.2～4。可以理解，所述填充层400在所述长控制层300表面的沉积速率与所述填充层400在所述第一缓冲氧化层200表面的沉积速率的比值为1.2～4，可避免出现空洞AH过大而在后续工艺中出现填充层400塌陷的问题，以及因空洞AH过小而无法有效降低金属层600之间的介电常数，从而无法降低寄生电容的问题。
在其中一个实施例中，通过调节所述反应气体中的所述正硅酸乙酯和所述臭氧的比例，控制所述填充层400在所述长控制层表面的沉积速率与所述填充层400在所述第一缓冲氧化层200表面的沉积速率的比值。本实施例中，所述反应气体中的所述正硅酸乙酯和所述臭氧的比例为30:4；此外所述反应气体中的所述正硅酸乙酯和所述臭氧的比例还可以是30:8、30:6和30:2。
在其中一个实施例中，所述第一缓冲氧化层200和所述生长控制层300的厚度均为3～30nm。本实施例中，所述第一缓冲氧化层200和所述生长控制层300的厚度均为3～30nm时，可留出足够的空间以形成空洞AH，有利于形状和大小较为合适的空洞AH，不会出现空洞AH过大或过小的问题。
在其中一个实施例中，制备所述填充层400过程中，反应腔内的温度为300～500℃，气压为500～700Torr，正硅酸乙酯的沉积速率为
Figure BDA0002251052830000101
反应时长为3-150s。本实施例中，在制备所述填充层400过程中，反应腔内的温度为300～500℃，气压为500～700Torr，正硅酸乙酯和臭氧反应产生氧化硅，该反应产物氧化硅在第一缓冲氧化层200上的沉积速度小于在所述生长控制层300上的速度，因此出现提现封口现象，在隔离沟槽结构700内形成空洞AH。具体的，所述反应腔内的温度可以为350℃、380℃、400℃、430℃和460℃，所述正硅酸乙酯的沉积速率为
Figure BDA0002251052830000102
和
Figure BDA0002251052830000104
气压为550Torr、600Torr和650Torr。
请参见图6，在其中一个实施例中，所述半导体器件的制作方法还包括：
在形成所述填充层400的半导体基底100上形成沉积绝缘材料，形成介电层500，所述介电层500覆盖所述填充层400。
本实施例中，所述介电层500包括依次形成的第一子介电层510和第二子介电层520，通过两次沉积过程形成所述介电层500，可降低填充层400表面的应力，改善填充层400的翘曲度，防止因应用过大而出现断裂现象。所述介电层可采用氮化硅或氮氧化硅材料等绝缘材料形成。
基于同一发明构思，本发明实施例还提供了一种利用上述任一实施例所述的制作方向形成的半导体器件，请参见图6，所述半导体器件包括半导体基底100、第一缓冲氧化层200、生长控制层300、填充层400、金属层600和隔离沟槽结构700。
所述金属层600位于所述半导体基底100表面。
所述隔离沟槽结构700形成于所述金属层600，以使所述金属层600被分隔成多个部分。
所述第一缓冲氧化层200覆盖所述金属层600以及所述隔离沟槽结构700的侧壁和底部。
所述生长控制层300覆盖所述第一缓冲氧化层200的侧壁。
所述填充层400填充相邻的所述生长控制层300之间区域且覆盖所述第一缓冲氧化层200和所述生长控制层300的顶部，且位于所述隔离沟槽结构700内的所述填充层400中形成有空洞AH。
可以理解，利用上述任一实施例提供的方法制作所述半导体器件时，通过先形成第一缓冲氧化层200和生长控制层300，根据所述填充层400在所述长控制层300表面的沉积速率大于所述填充层400在所述第一缓冲氧化层200表面的沉积速率，使得形成的覆盖在所述生长控制层300侧壁上的所述填充层400的生长速度大于隔离沟槽结构700内的第一缓冲氧化层200上的填充层400的生长速度，所述隔离沟槽结构700出现提前封口现象，并形成所述空洞AH。由于空气具有良好的绝缘性和较小的介电系数，因此通过形成空洞AH可以降低金属连接线之间的绝缘介质的介电常数，从而降低电路中的寄生电容。
本实施例中，所述半导体基底100包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。本领域的技术人员可以根据半导体基底100上形成的半导体器件选择所述半导体基底100的类型，因此所述半导体基底100的类型不应限制本发明的保护范围。本实施例中，所述半导体基底100包括半导体衬底110和设置在半导体衬底上的绝缘层120，所述半导体衬底110为晶体硅衬底。
所述隔离沟槽结构700作为隔离结构，为隔离沟槽结构700两侧的金属层600提供隔离。本实施例中，所述金属层600为金属导线，包括依次在所述绝缘层120上叠层设置的Ti(钛)材料层、Al(铝)材料层和TiN(氮化钛)材料层。用于形成栅电极的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。
所述第一缓冲氧化层200、所述填充层400和所述生长控制层300均为氧化硅。其中，所述第一缓冲氧化层200是以正硅酸乙酯和臭氧为反应气体，利用等离子化学气相沉积技术制备的，所述生长控制层300是以硅烷和氧气为反应气体，利用等离子化学气相沉积技术制备的，所述填充层400是以正硅酸乙酯和臭氧为反应气体，利用等次大气压化学气相沉积技术制备的。由于以正硅酸乙酯和臭氧为反应气体利用SACVD技术形成的氧化硅，在以硅烷为原料形成的氧化硅上的沉积速度大于以正硅酸乙酯为原料形成的氧化硅上的沉积速度，因此利用填充层400填充所述隔离沟槽结构700时，会出现提前封口现象，在所述隔离沟槽结构700中空洞AH。
在其中一个实施例中，所述半导体器件还包括介电层500，所述介电层500覆盖所述填充层400。本实施例中，所述介电层包括依次形成的第一子介电层510和第二子介电层520，通过两次沉积过程形成所述介电层500，可降低填充层400表面的应力，改善填充层400的翘曲度，防止因应用过大而出现断裂现象。所述介电层可采用氮化硅或氮氧化硅材料等绝缘材料形成。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体基底；
在所述半导体基底上形成金属材料层；
对所述金属材料层进行刻蚀，形成隔离沟槽结构和间隔的金属层；
形成第一缓冲氧化层，所述第一缓冲氧化层覆盖所述金属层以及所述隔离沟槽结构的侧壁和底部；
形成生长控制层，所述生长控制层覆盖所述第一缓冲氧化层的侧壁；
形成填充相邻的所述生长控制层之间区域且覆盖所述第一缓冲氧化层和所述生长控制层的顶部的填充层，所述填充层在所述生长控制层表面的沉积速率大于所述填充层在所述第一缓冲氧化层表面的沉积速率，以在位于所述隔离沟槽结构内的所述填充层中形成空洞。
2.如权利要求1所述的制作方法，其特征在于，所述填充层在所述生长控制层表面的沉积速率与所述填充层在所述第一缓冲氧化层表面的沉积速率的比值为1.2～4。
3.如权利要求1所述的制作方法，其特征在于，形成填充相邻的所述生长控制层之间区域的所述填充层，包括：
以正硅酸乙酯和臭氧为反应气体，利用次大气压化学气相沉积技术制备所述填充层。
4.如权利要求3所述的制作方法，其特征在于，制备所述填充层过程中，反应腔内的温度为300～500℃，气压为500～700Torr。
5.如权利要求1～4任一项所述的制作方法，其特征在于，所述第一缓冲氧化层和所述生长控制层的厚度均为3～30nm。
6.如权利要求3所述的制作方法，其特征在于，通过调节所述反应气体中的所述正硅酸乙酯和所述臭氧的比例，控制所述填充层在所述生长控制层表面的沉积速率与所述填充层在所述第一缓冲氧化层表面的沉积速率的比值。
7.如权利要求1所述的制作方法，其特征在于，以正硅酸乙酯和臭氧为反应气体，利用等离子化学气相沉积技术制备所述第一缓冲氧化层；
以硅烷和氧气为反应气体，利用等离子化学气相沉积技术制备所述生长控制层。
8.如权利要求7所述的制作方法，其特征在于，制备所述第一缓冲氧化层的过程中，反应腔内的温度为300～400℃，所述正硅酸乙酯的沉积速率为200～800 Å/min；
制备所述生长控制层的过程中，反应腔内的温度为300～400℃，所述硅烷的沉积速率为200～800 Å/min。
9.如权利要求7所述的制作方法，其特征在于，形成所述生长控制层，包括：
在形成所述第一缓冲氧化层的半导体基底上沉积氧化硅材料，形成覆盖所述第一缓冲氧化层的生长控制材料层；
利用干法刻蚀工艺对所述生长控制材料层进行刻蚀，形成所述生长控制层。
10.如权利要求1所述的制作方法，其特征在于，还包括：
在形成所述填充层的半导体基底上形成沉积绝缘材料，形成介电层，所述介电层覆盖所述填充层。
11.一种利用如权利要求1～10任一项所述的制作方法形成的半导体器件，其特征在于，包括：
半导体基底；
金属层，位于所述半导体基底表面；
隔离沟槽结构，形成于所述金属层，以使所述金属层被分隔成多个部分；
第一缓冲氧化层，覆盖所述金属层以及所述隔离沟槽结构的侧壁和底部；
生长控制层，覆盖所述第一缓冲氧化层的侧壁；以及
填充层，所述填充层填充相邻的所述生长控制层之间区域且覆盖所述第一缓冲氧化层和所述生长控制层的顶部，且位于所述隔离沟槽结构内的所述填充层中形成有空洞。
12.如权利要求11所述的半导体器件，其特征在于，还包括介电层，所述介电层覆盖所述填充层。
CN201911034397.5A 2019-10-29 2019-10-29 半导体器件及其制作方法 Active CN112750753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911034397.5A CN112750753B (zh) 2019-10-29 2019-10-29 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911034397.5A CN112750753B (zh) 2019-10-29 2019-10-29 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN112750753A CN112750753A (zh) 2021-05-04
CN112750753B true CN112750753B (zh) 2022-06-03

Family

ID=75640425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911034397.5A Active CN112750753B (zh) 2019-10-29 2019-10-29 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN112750753B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117954383A (zh) * 2022-10-21 2024-04-30 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540739A (zh) * 2003-04-22 2004-10-27 旺宏电子股份有限公司 浅槽隔离层的制作方法
KR20090028963A (ko) * 2007-09-17 2009-03-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그 형성 방법
CN102122631A (zh) * 2010-01-08 2011-07-13 上海华虹Nec电子有限公司 获得空气间隙沟槽的方法
CN102201360A (zh) * 2010-03-24 2011-09-28 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构及其形成方法
CN103077921A (zh) * 2012-12-19 2013-05-01 上海宏力半导体制造有限公司 互连线结构及互连线结构的形成方法
CN103094202A (zh) * 2011-11-07 2013-05-08 无锡华润上华科技有限公司 半导体器件及其钨塞填充方法
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法
CN103337474A (zh) * 2013-06-03 2013-10-02 上海宏力半导体制造有限公司 半导体器件的制造方法
CN104952716A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105206598A (zh) * 2014-06-26 2015-12-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN110211918A (zh) * 2019-05-30 2019-09-06 德淮半导体有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095817B1 (ko) * 2009-02-10 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
CN103050439B (zh) * 2012-12-19 2017-10-10 上海华虹宏力半导体制造有限公司 互连线结构及互连线结构的形成方法
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540739A (zh) * 2003-04-22 2004-10-27 旺宏电子股份有限公司 浅槽隔离层的制作方法
KR20090028963A (ko) * 2007-09-17 2009-03-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그 형성 방법
CN102122631A (zh) * 2010-01-08 2011-07-13 上海华虹Nec电子有限公司 获得空气间隙沟槽的方法
CN102201360A (zh) * 2010-03-24 2011-09-28 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构及其形成方法
CN103094202A (zh) * 2011-11-07 2013-05-08 无锡华润上华科技有限公司 半导体器件及其钨塞填充方法
CN103077921A (zh) * 2012-12-19 2013-05-01 上海宏力半导体制造有限公司 互连线结构及互连线结构的形成方法
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法
CN103337474A (zh) * 2013-06-03 2013-10-02 上海宏力半导体制造有限公司 半导体器件的制造方法
CN104952716A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105206598A (zh) * 2014-06-26 2015-12-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN109478534A (zh) * 2016-08-09 2019-03-15 国际商业机器公司 纳米尺度的半导体器件的气隙间隔物构造
CN110211918A (zh) * 2019-05-30 2019-09-06 德淮半导体有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
CN112750753A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
US11482533B2 (en) Apparatus and methods for plug fill deposition in 3-D NAND applications
US20210151315A1 (en) Method for providing a semiconductor device with silicon filled gaps
US9865691B2 (en) Poly sandwich for deep trench fill
CN104752504B (zh) 半导体器件结构及其制造方法
US8202784B2 (en) Semiconductor device having a high aspect ratio isolation trench and method for manufacturing the same
WO2013070436A1 (en) Methods of reducing substrate dislocation during gapfill processing
CN110379703A (zh) 半导体工艺方法
CN112750753B (zh) 半导体器件及其制作方法
CN103943621A (zh) 浅沟槽隔离结构及其形成方法
WO2022148067A1 (zh) 半导体结构及其制作方法
CN111883417B (zh) 一种三维存储器的制造方法
KR20210012786A (ko) 수직형 반도체 장치 및 그 제조 방법
CN102592992A (zh) 一种高掺杂磷硅玻璃薄膜的制备方法
US20230230833A1 (en) Method for forming a layer provided with silicon
US20030068885A1 (en) Method of forming a contact plug for a semiconductor device
CN107799531B (zh) 一种3d nand存储器等级层堆栈制造方法
CN107481926A (zh) 一种金属钨的填充方法
CN105097517A (zh) 一种FinFET器件及其制造方法、电子装置
CN114023690A (zh) 半导体器件及其制备方法
JP7319288B2 (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
US8193056B2 (en) Method of manufacturing semiconductor device
CN106024719B (zh) 一种金属钨的沉积方法
CN110224029A (zh) 一种半导体器件及其制作方法及包括该器件的电子设备
TWI838458B (zh) 用於3d nand應用中之插塞填充沉積之設備及方法
US11637123B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant