CN102122631A - 获得空气间隙沟槽的方法 - Google Patents

获得空气间隙沟槽的方法 Download PDF

Info

Publication number
CN102122631A
CN102122631A CN2010100272385A CN201010027238A CN102122631A CN 102122631 A CN102122631 A CN 102122631A CN 2010100272385 A CN2010100272385 A CN 2010100272385A CN 201010027238 A CN201010027238 A CN 201010027238A CN 102122631 A CN102122631 A CN 102122631A
Authority
CN
China
Prior art keywords
film
oxide
groove
trench
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010100272385A
Other languages
English (en)
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010100272385A priority Critical patent/CN102122631A/zh
Publication of CN102122631A publication Critical patent/CN102122631A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种获得空气间隙沟槽的方法,在沟槽结构形成后,包含以下步骤:步骤一、在硅片上生长氧化膜作为下面要成长的氮化膜的缓冲层,然后再在硅片上成长氮化硅膜;步骤二、生长氧化膜将沟槽填满;步骤三、进行光刻将沟槽区域打开;步骤四、利用光刻胶做掩膜,将沟槽中的部分氧化膜刻蚀掉;步骤五、将沟槽顶部侧壁的氮化膜和氧化膜刻蚀掉;步骤六、除去光刻胶,之后去除顶层氧化膜;步骤七、进行选择性外延生长在沟槽顶部生长出硅薄层;步骤八、进行热氧化将沟槽顶部的外延层全部氧化;步骤九、将顶部氮化膜和氧化膜去除。本发明可以利用简单易于实现的工艺流程,得到寄生电容更低的空气间隙沟槽。

Description

获得空气间隙沟槽的方法
技术领域
本发明涉及半导体集成电路制造领域,具体涉及一种获得间隙沟槽的方法。
背景技术
在低电容瞬变二极管的工艺中,为了获得低的电容来提高器件的性能,需要采用宽同时深的利用介质填充的沟槽,例如,沟槽的深度是3微米,宽度是2微米,然后利用化学气相淀积CVD来实现该沟槽的填充;对于这样的沟槽填充,由于要求的膜厚大,单步工艺成长中就会由于膜的应力的存在而发生膜裂.除了膜裂,在一步工艺中完成这样厚膜的淀积还会造成颗粒问题.因此实际上,往往要通过复杂的工艺(多种膜的淀积/应力的搭配优化,中间可能还需要别的减小应力的工艺如高温处理等)才能得到可用的介质填充.
发明内容
本发明所要解决的技术问题是提供一种获得空气间隙沟槽的方法,其可以利用简单易于实现的工艺流程,得到寄生电容更低的空气间隙沟槽。
为了解决以上技术问题,本发明提供了一种获得空气间隙沟槽的方法,在沟槽结构形成后,包含以下步骤:步骤一、在硅片上生长氧化膜作为下面要成长的氮化膜的缓冲层,然后再在硅片上成长氮化硅膜;步骤二、生长氧化膜将沟槽填满;步骤三、进行光刻将沟槽区域打开;步骤四、利用光刻胶做掩膜,将沟槽中的部分氧化膜刻蚀掉;步骤五、将沟槽顶部侧壁的氮化膜和氧化膜刻蚀掉;步骤六、除去光刻胶,之后去除顶层氧化膜;步骤七、进行选择性外延生长在沟槽顶部生长出硅薄层;步骤八、进行热氧化将沟槽顶部的外延层全部氧化;步骤九、将顶部氮化膜和氧化膜去除。
本发明的有益效果在于:可以利用简单易于实现的工艺流程,得到寄生电容更低的空气间隙沟槽。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是沟槽形成后的示意图;
图2是氧化膜,氮化膜,填充氧化膜淀积,光刻后的示意图;
图3是沟槽顶部填充氧化膜刻蚀后的示意图;
图4是沟槽顶部氮化膜,薄氧化膜刻蚀后的示意图;
图5是光刻胶,顶部氧化膜除去后的示意图;
图6是选择性外延生长后的示意图;
图7是选择性外延全部氧化完成后的示意图;
图8是掩膜用氮化膜,氧化膜除去后的示意图;
图9是本发明实施例所述方法的流程图。
附图中各标号说明:
1,硅基板;2,硅基;3,沟槽;4,缓冲层氧化膜;5,氮化硅;6,填充氧化膜;7,光刻胶;8,外延层硅;9,氧化膜;10,空气间隙。
具体实施方式
本发明所述方法的关键在于:沟槽3形成后,利用一系列工艺使得只有沟槽3顶部的硅露出,沟槽3中其他处的硅被介质膜保护住;然后利用选择性外延工艺在沟槽3顶部生长外延层将沟槽3盖住,之后利用热氧化工艺将外延生长的硅全部氧化掉,从而得到一个沟槽3中充满空气间隙10的介质填充,得到更低的寄生电容.工艺过程易于实现;并得到寄生电容更低的空气间隙10沟槽3.
以一个长2微米,宽2微米,深3微米的沟槽3为例来说明,其实施方法包括以下步骤:
1.如图1所示,利用已有的工艺在硅基板1的硅基2上形成沟槽3。
2.如图2所示,在硅片上生长很薄的氧化膜作为下面要成长的介质膜的缓冲层如热氧化膜100-500埃,热氧化的温度为800-1200度,然后再在硅片上成长氮化硅5膜如1000-3000埃,再成长氧化膜将沟槽3填充满如12000埃的等离子氧化膜。之后通过光刻将沟槽3区域打开;
这里的缓冲层氧化膜4主要是为了减小氮化膜对硅的应力;氮化膜的作用主要是做为后面的刻蚀的掩膜,也做为选择性外延的掩膜,并做为最后外延层热氧化的掩膜;
沟槽3填充的氧化膜可以是等离子氧化膜,也可以是常压化学气相淀积CVD氧化膜或采用旋涂玻璃(SPIN ON GLASS,SOG),可以是掺硼和磷的氧化膜BPSG,也可以是只掺磷的氧化膜PSG,,其目的是在之后沟槽3顶部侧壁氮化膜,氧化膜刻蚀中起到保护作用,因此对其膜的质量要求不高,形成的膜可以中间有空洞,只要将侧壁保护好就可以。
这里的光刻的作用是将沟槽3区域打开,该掩膜版可以直接用沟槽3刻蚀的掩膜版,当然也可以利用新的一块掩膜版,按工艺要求使开口尺寸较沟槽3大,只要在工艺完成后使沟槽3部分能全部打开就可以。光刻胶7的厚度4000-30000埃
3.如图3所示,利用刻蚀将沟槽3顶部的填充氧化膜6刻蚀掉-例如将从沟槽3顶部0.5-1微米处填充氧化膜6刻蚀掉;这里刻蚀可以用干法刻蚀,也刻蚀用湿法刻蚀,这时氮化膜在做为保护膜使用。
4.如图4所示,将沟槽3顶部的侧壁氮化膜和氧化膜刻蚀掉,可以利用干法或湿法刻蚀来实现;这里光刻胶7起到硅表面之上的氧化膜,氮化膜的掩膜作用,填充氧化膜6对沟槽3大部的侧壁起到保护作用,除了露出的沟槽3顶部。
5.如图5所示,将光刻胶7除掉,并除去顶层氧化膜和沟槽3中的填充氧化膜6,这里的填充氧化膜6刻蚀过程中可能缓冲氧化膜形成一定的侧向刻蚀;为了减小侧向刻蚀,一方面在保证氮化膜不对硅基造成影响的情况下可以尽可能使用薄的缓冲层;另一方面,工艺中可以采用与缓冲氧化膜材料性质差异大的填充氧化膜6,如一般缓冲层是高温的氧化膜,填充氧化膜6就可以用较疏松的常压CVD膜,SOG膜,或组分不同的BPSG,或PSG膜,从而易于在刻蚀过程中实现填充氧化膜6对热氧化膜的高选择比,使侧向刻蚀减到最小。
6.如图6所示,利用选择性外延在沟槽3顶部处生长外延硅,而被氮化膜盖住的区域则不成长硅;直到外延硅将沟槽3全部盖住为止。
7.如图7所示,通过热氧化将沟槽3顶部外延硅全部氧化掉。
8.如图8所示,将硅表面之上的氮化膜和氧化膜除去,就得到空气间隙10的沟槽3填充;这里的刻蚀可以采用干法刻蚀,也刻蚀采用湿法刻蚀,可以视成本而定。
通过以上的工艺过程,就可以得到很低的寄生电容,因为该填充中的沟槽3大部分中间有空气间隙10,空气的介电常数K=1,比氧化膜的介电常数小很多;在实际工艺中,为了得到尽可能低的寄生电容,在可能的条件下要尽可能使用薄的氮化膜,因为留在沟槽3中的氮化膜厚度越小,寄生电容就越小。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法,以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (5)

1.一种获得空气间隙沟槽的方法,其特征在于,在沟槽结构形成后,包含以下步骤:
步骤一、在硅片上生长氧化膜作为下面要成长的氮化膜的缓冲层,然后再在硅片上成长氮化硅膜;
步骤二、生长氧化膜将沟槽填满;
步骤三、进行光刻将沟槽区域打开;
步骤四、利用光刻胶做掩膜,将沟槽中的部分氧化膜刻蚀掉;
步骤五、将沟槽顶部侧壁的氮化膜和氧化膜刻蚀掉;
步骤六、除去光刻胶,之后去除顶层氧化膜;
步骤七、进行选择性外延生长在沟槽顶部生长出硅薄层;
步骤八、进行热氧化将沟槽顶部的外延层全部氧化;
步骤九、将顶部氮化膜和氧化膜去除。
2.如权利要求1所述的获得空气间隙沟槽的方法,其特征在于,在步骤一中的氧化膜的厚度为100-500埃。
3.如权利要求1所述的获得空气间隙沟槽的方法,其特征在于,在步骤一中的氮化膜的厚度为500-3000埃。
4.如权利要求1所述的获得空气间隙沟槽的方法,其特征在于,在步骤二中淀积的氧化膜,其为掺硼和磷的氧化膜BPSG,或是只掺磷的氧化膜PSG,或是不掺杂的氧化膜。
5.如权利要求1所述的获得空气间隙沟槽的方法,其特征在于,在步骤二中淀积的氧化膜,其为化学气相淀积CVD膜或是旋涂玻璃SOG。
CN2010100272385A 2010-01-08 2010-01-08 获得空气间隙沟槽的方法 Pending CN102122631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100272385A CN102122631A (zh) 2010-01-08 2010-01-08 获得空气间隙沟槽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100272385A CN102122631A (zh) 2010-01-08 2010-01-08 获得空气间隙沟槽的方法

Publications (1)

Publication Number Publication Date
CN102122631A true CN102122631A (zh) 2011-07-13

Family

ID=44251149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100272385A Pending CN102122631A (zh) 2010-01-08 2010-01-08 获得空气间隙沟槽的方法

Country Status (1)

Country Link
CN (1) CN102122631A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077958A (zh) * 2011-10-25 2013-05-01 上海华虹Nec电子有限公司 带空气间隙结构的半导体功率器件及其制造方法
CN112750753A (zh) * 2019-10-29 2021-05-04 长鑫存储技术有限公司 半导体器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI293198B (en) * 2006-03-10 2008-02-01 Promos Technologies Inc Method of fabricating semiconductor device
US7514337B2 (en) * 2005-08-11 2009-04-07 Dongbu Electronics Co., Ltd. Semiconductor device using EPI-layer and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514337B2 (en) * 2005-08-11 2009-04-07 Dongbu Electronics Co., Ltd. Semiconductor device using EPI-layer and method of forming the same
TWI293198B (en) * 2006-03-10 2008-02-01 Promos Technologies Inc Method of fabricating semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077958A (zh) * 2011-10-25 2013-05-01 上海华虹Nec电子有限公司 带空气间隙结构的半导体功率器件及其制造方法
CN112750753A (zh) * 2019-10-29 2021-05-04 长鑫存储技术有限公司 半导体器件及其制作方法
CN112750753B (zh) * 2019-10-29 2022-06-03 长鑫存储技术有限公司 半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
US7285433B2 (en) Integrated devices with optical and electrical isolation and method for making
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US7892910B2 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US7919335B2 (en) Formation of shallow trench isolation using chemical vapor etch
CN101459115A (zh) 浅沟槽隔离结构的制造方法
JP2004311487A (ja) 半導体装置の製造方法
US20090096055A1 (en) Method to form cmos circuits with sub 50nm sti structures using selective epitaxial silicon post sti etch
JP2008124453A (ja) 単結晶外部ベース及びエミッタを備えたヘテロ接合バイポーラ・トランジスタ及び関連する方法
US7429520B2 (en) Methods for forming trench isolation
CN103065959A (zh) 一种减小硅刻蚀负载效应的方法
CN104347473A (zh) 浅沟槽隔离结构及其形成方法
CN104347346A (zh) 不同结构的深沟槽平坦化方法
US11456367B2 (en) Trench gate structure and method of forming a trench gate structure
CN102122631A (zh) 获得空气间隙沟槽的方法
CN103187353A (zh) 浅沟槽隔离区的形成方法
JPH0697400A (ja) Soiウェーハ及びその製造方法
CN103531476A (zh) 半导体器件制造方法
CN103811338A (zh) 一种半导体器件及其制备方法
KR101705726B1 (ko) 반도체 기판의 제조방법
JPS59182538A (ja) 半導体装置およびその製造方法
CN101996921A (zh) Sti的形成方法
CN105161414B (zh) 栅极硬掩模层的去除方法
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof
CN102931063A (zh) 双栅介质层的制作方法
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110713