CN102931063A - 双栅介质层的制作方法 - Google Patents

Abstract

本实施例公开了一种双栅介质层的制作方法，包括：提供基底，所述基底包括本体层和位于所述本体层表面内的隔离沟槽STI，所述隔离沟槽将高压器件区和低压器件区隔离开；在所述基底表面上形成保护层；去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；在所述高压器件区的基底表面上形成高压器件的栅介质层；去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；在所述低压器件区的基底表面上形成低压器件的栅介质层。本发明实施例避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。

Description

双栅介质层的制作方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种双栅介质层的制作方法。

背景技术

随着集成电路技术的不断发展，工艺平台的集成度越来越高，在低压工艺平台上集成高压工艺变得越来越普遍，但是随着器件越来越薄，工艺节点越来越低，在高压工艺集成过程中，也就是在同时集成高压器件和低压器件的芯片中，尤其是在0.18μm及以下节点中的双栅的栅介质层集成工艺中，经常会出现低压器件的特性发生改变的情况。下面结合附图1-图3对现有技术高压工艺集成过程中的双栅工艺中的栅介质层(由于通常采用栅氧化层作为栅介质层，以下简称双栅氧工艺)制作过程进行说明。

步骤1：如图1所示，提供基底，所述基底包括本体层101和位于本体层101表面上的较厚的栅介质层(通常采用栅氧化层，以下简称厚栅氧103)，所述本体层101表面内具有隔离沟槽STI102，以将高压器件区105和低压器件区104隔离开，厚栅氧103作为高压器件的栅氧化层；

步骤2：参见图2，采用具有低压器件区图形的光刻胶层106为掩膜，采用湿法腐蚀工艺腐蚀掉位于低压器件区104的本体层表面上的厚栅氧，之后去除掉光刻胶层106；

步骤3：参见图3，采用热氧化工艺在低压器件区104的本体层表面上生长薄栅氧107，作为低压器件的栅氧化层。

完成上述双栅氧的制备过程后，采用常规工艺进行后续器件结构的制作，但在实际生产过程中发现，在0.18μm及以下节点的器件中，采用上述工艺制备的芯片中的低压器件的特性发生了漂移，如低压器件的表面漏电流增大、场效应管的开启电压变低等问题，这些现象显示出现有的低压工艺平台对高压工艺的兼容度较差，在工艺集成过程中影响了原有工艺平台的稳定性。

发明内容

本发明实施例提供了一种双栅介质层的制作方法，解决了现有技术中的问题，避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。

为实现上述目的，本发明实施例提供了如下技术方案：

一种双栅介质层的制作方法，包括：

a)提供基底，所述基底包括本体层和位于所述本体层表面内的隔离沟槽STI，所述隔离沟槽将高压器件区和低压器件区隔离开；

b)在所述基底表面上形成保护层，直接接触所述基底表面的保护层材料易于剥离，且剥离过程中对所述基底表面基本没有损伤；

c)去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；

d)在所述高压器件区的基底表面上形成高压器件的栅介质层；

e)去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；

f)在所述低压器件区的基底表面上形成低压器件的栅介质层。

优选的，步骤b)中，在所述基底表面上形成的保护层包括：

位于所述基底表面上的隔离层；

位于所述隔离层表面上的氮化硅层；

位于所述氮化硅层表面上的刻蚀阻挡层。

优选的，步骤c)中，去除位于所述高压器件区的保护层材料的过程具体为：

以具有高压器件区图形的光刻胶层为掩膜，去除位于高压器件区的刻蚀阻挡层材料，在所述刻蚀阻挡层上形成高压器件区图形；

去除所述光刻胶层，以具有高压器件区图形的刻蚀阻挡层为掩膜，去除位于高压器件区的氮化硅层材料，在所述氮化硅层上形成高压器件区图形；

去除具有低压器件区的刻蚀阻挡层材料以及位于高压器件区的隔离层材料，暴露出位于所述高压器件区的基底材料。

优选的，步骤e)中，所述低压器件区的保护层材料包括：

位于所述低压器件区的基底表面上的隔离层；

位于所述低压器件区的隔离层表面上的氮化硅层。

优选的，去除所述保护层材料的过程具体为：采用湿法腐蚀工艺去除所述保护层材料。

优选的，步骤d)中，所述高压器件的栅介质层的厚度比常规工艺下形成的高压器件的栅介质层的厚度增加了

优选的，所述隔离层材料和/或所述氮化硅刻蚀阻挡层材料为二氧化硅。

优选的，作为隔离层的二氧化硅层厚度为

优选的，作为氮化硅刻蚀阻挡层的二氧化硅层厚度为25nm-35nm。

优选的，所述氮化硅层的厚度为25nm-35nm。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的双栅介质层的制作方法，通过在低压器件区和高压器件区的基底表面上先形成保护层，在生长高压器件的栅介质层时，去除高压器件区的保护层，保留低压器件区的保护层，从而在生长高压器件的栅介质层时，被保护层保护的低压器件区不会生长栅介质层，也就不需要采用现有技术中的工艺腐蚀低压器件区的较厚的栅介质层，从而避免了高压器件栅介质层形成过程中对低压器件区的衬底表面杂质的浓度分布造成的影响。

并且，由于直接接触所述基底表面的保护层材料易于剥离，且剥离过程中对所述基底表面基本没有损伤，也就是说，相比于现有技术中去除较厚的栅介质层的过程，本发明在去除低压器件区的保护层材料时，对低压器件区的衬底没有损伤，从而避免了保护层剥离过程中对低压器件区衬底以及隔离沟槽STI的损伤，避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1-图3为现有技术中的双栅介质层制作方法的剖面图；

图4-图11为本发明实施例公开的双栅介质层制作方法的剖面图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术部分所述，采用现有技术中的双栅介质层工艺，会导致低压器件区的特性漂移，即在集成高压器件时，低压工艺平台的工艺兼容度和稳定性较差。发明人研究发现，出现这些问题的原因是，在传统的工艺中，高压器件的厚栅氧是同时生长在高压器件区和低压器件区的，之后再将低压器件区的厚栅氧剥离。由于在0.18μm及其以下节点工艺中，器件的结深通常较浅，厚栅氧在生长过程中会对低压器件区衬底表面的杂质的浓度分布造成影响，同时，在后续的低压器件区厚栅氧的腐蚀过程中，腐蚀液会改变低压器件区的衬底表面的物理特性和电学特性，并且腐蚀液还会对器件间的隔离沟槽S TI中填充的二氧化硅造成损伤，进而导致低压器件的电学特性发生漂移。

具体的，在厚栅氧的腐蚀过程中，对衬底表面造成的损伤会导致低压器件的表面漏电流增大；STI中的二氧化硅的损失，一方面会导致场效应管开启电压变低，另一方面还会导致STI与衬底间的台阶高度发生变化，从而导致低压器件的薄栅氧在STI边缘生长不良，进而导致低压器件的开启电压形成二次开启。

基于上述原因，本发明实施例提供了一种双栅介质层的制作方法，如图4-图11所示，需要说明的是，能够作为栅介质层的材料可以为SrTiO3、HfO2、ZrO2、二氧化硅等，本实施例以下描述中，将栅介质层通称为栅氧化层，高压器件的栅介质层简称为厚栅氧，低压器件的栅介质层简称为薄栅氧。

该方法包括以下步骤：

步骤1：参见图4，提供基底，所述基底包括本体层201和位于所述本体层表面内的STI隔离沟槽202，所述隔离沟槽202将高压器件区206和低压器件区207隔离开；

需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。本实施例中的基底可以为硅衬底。

步骤2：参见图5，在所述基底表面上形成保护层，直接接触所述基底表面的保护层材料易于剥离，且剥离过程中对所述基底表面基本没有损伤；

由于在0.18μm及以下工艺平台中，器件尺寸缩小，栅氧变薄，器件的耐压能力较低，为了在这样的工艺平台中集成高压器件，就需要在高压器件区生长厚栅氧，要在厚栅氧的生长过程中，不影响低压器件区的性能，就要对低压器件区进行保护。

所述保护层一方面就是在高压器件的厚栅氧生长过程中，避免在低压器件区的基底表面上生长厚栅氧，以保护低压器件区的衬底，另一方面所述保护层是直接覆盖在基底表面上的，而且在后续生长栅氧之前还要去除所述保护层。因此，为了在工艺过程中不影响器件性能，所述保护层应该具有较好的膜厚均匀性，而且为了简化制作工艺，保护层的制作工艺要尽量简单，由于基底上具有STI，STI表面与本体层表面是具有高度差的，即具有台阶，因此，所述保护层还要对保护区域的台阶覆盖良好，更重要的是，为了不影响器件的电性能等，直接接触所述基底表面的保护层材料要易于剥离，且剥离过程中要对所述基底表面基本没有损伤。

优选的，本实施例中在所述基底表面上形成的保护层包括：

位于所述基底表面上的隔离层203；

位于所述隔离层表面上的氮化硅层204；

位于所述氮化硅层表面上的刻蚀阻挡层205。

为了满足保护层的要求，同时为了避免后续形成的氮化硅层对基底材料的污染，所述隔离层203可以为采用热氧化工艺或CVD工艺(优选为TEOSCVD，正硅酸乙酯化学气相淀积)形成的一薄层二氧化硅，主要保证隔离层203的二氧化硅的厚度不要过厚，以便于后续去除隔离层203时，不影响基底的表面结构，所述隔离层203一般在

优选为几十埃到几百埃即可。

所述氮化硅层204的主要作用是在后续生长厚栅氧过程中隔离低压器件区域，对低压器件区的本体层和隔离沟槽进行保护，以避免在低压器件区也生长后栅氧，可采用CVD工艺淀积25nm-35nm后的氮化硅层204，氮化硅层204的厚度优选为30nm。

所述刻蚀阻挡层205的主要作用是在去除高压器件区的氮化硅层时作为刻蚀阻挡层，可以作为刻蚀阻挡层的材料有多种，如SiO2、SiC或SiON等无机化合物，也可以为SILK和FLARE等有机化合物，相应的，形成刻蚀阻挡层205的方法也有多种，可以采用低压化学气相淀积工艺，也可以采用旋涂法实现，即在第二栅层表面旋涂一层溶液，之后烘焙硬化，形成刻蚀阻挡层。

其中，形成刻蚀阻挡层的溶液可以为无机溶液也可以为有机溶液，当刻蚀阻挡层为无机介质时，旋涂的溶液中烘焙过程中发生反应，形成SiO₂、SiC、SiON等无机刻蚀阻挡层；当刻蚀阻挡层为有机介质时，旋涂的溶液为含有聚合物材料的液体，这种液体在一定温度下进行烘焙固化，通过烘焙过程中发生的交联反应，令高分子聚合物反应生成有机介质，一般以含有CH基团为主，如SILK和FLARE。当刻蚀阻挡层为有机介质时，在进行刻蚀时，由于有机介质是以CH为基，无机介质是以Si为基，因此有机介质和无机介质间易于实现较高的选择比，通过选择适当的气体即可令刻蚀通过或停止在刻蚀阻挡层上。

具体的，本实施例中所述刻蚀阻挡层205的材料优选为为二氧化硅，可采用化学气相淀积的方式形成刻蚀阻挡层205，其厚度可以为25nm-35nm，优选为30nm。

本实施例中采用化学气相淀积工艺形成的氮化硅层204和隔离层203的工艺成本低廉，工艺稳定性好，对器件表面台阶覆盖良好及腐蚀选择比高，而且在剥离过程中不会对衬底造成损伤，因此采用本实施例的方法最终生产出的低压器件的物理性能和电学性能良好。

步骤3：参见图6-图8，去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；

该过程具体为，如图6所示，先在刻蚀阻挡层205上旋涂光刻胶，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层205之间形成抗反射层，以减少不必要的反射，之后将具有高压器件区图形的掩膜版覆盖于光刻胶层上进行曝光，在所述光刻胶层208表面上形成高压器件区图案(图中未示出)，去除高压器件区图案区域的光刻胶层，在光刻胶层上形成高压器件区图形开口，之后以具有高压器件区图形开口的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式去除位于高压器件区的刻蚀阻挡层材料，在所述刻蚀阻挡层205上形成高压器件区图形；

之后，如图7所示，去除所述光刻胶层，以具有高压器件区图形的刻蚀阻挡层205为掩膜，采用干法刻蚀或湿法腐蚀工艺，去除位于高压器件区的氮化硅层材料，在所述氮化硅层204上形成高压器件区图形(图中未示出)；

需要说明的是，若采用干法刻蚀工艺去除氮化硅层，本实施例中可以先不去除所述光刻胶层，可以光刻胶层作为刻蚀氮化硅层时的阻挡层，若采用湿法腐蚀工艺去除氮化硅层，就需采用氮化硅层表面上的二氧化硅层作为氮化硅的刻蚀阻挡层，以避免光刻胶做阻挡层时，在湿法腐蚀过程中发生的光刻胶的漂移，从而导致腐蚀过程不准确。

之后，如图8所示，去除具有低压器件区的刻蚀阻挡层材料以及位于高压器件区的隔离层材料，暴露出位于所述高压器件区的基底材料。

由于本实施例中所述刻蚀阻挡层205和隔离层203的材料可均为二氧化硅，因此可在同一步骤中，采用湿法腐蚀工艺将刻蚀阻挡层205和隔离层203的材料同时剥离，因此，步骤3之后，低压器件区的保护层材料就仅包括位于所述低压器件区的基底表面上的隔离层203，以及位于所述低压器件区的隔离层表面上的氮化硅层204。

需要说明的是，在该步骤中需去除低压器件区的刻蚀阻挡层材料的原因是，为了避免由于刻蚀阻挡层的存在，后续生长厚栅氧时，在低压器件区也会生长厚栅氧，虽然有氮化硅层的隔离作用，去除厚栅氧不会对低压器件区的基底材料造成任何影响，但是为了尽量减少工艺步骤，在此处去除低压器件区的刻蚀阻挡层材料，可避免在低压器件区也会生长厚栅氧。

步骤4：参见图9，在所述高压器件区206的基底表面上形成高压器件的栅介质层，即厚栅氧209；

本实施例中可采用热氧化工艺在高压器件区206的基底表面上生长较厚的二氧化硅层作为厚栅氧，由于低压器件区207有氮化硅层204的覆盖，因此无法生长厚栅氧。

本实施例中需要考虑到后续低压器件区的氮化硅层204和隔离层203在剥离过程中对厚栅氧209厚度造成的损失，以及后续薄栅氧生长时对厚栅氧的补偿，因此，本实施例中高压器件的栅介质层(厚栅氧)的厚度比常规工艺下形成的高压器件的栅介质层的厚度增加了

其具体厚度可由具体器件的特性决定，这里不做过多限定。

步骤5：如图10所示，去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；

具体的，本实施例中可直接采用湿法腐蚀工艺先去除氮化硅层204，再去除隔离层203的二氧化硅材料。需要说明的是，由于本实施例中的隔离层203很薄，因此，采用湿法腐蚀工艺去除隔离层材料时，所需的时间大大小于现有技术中去除厚栅氧的时间，甚至可以采用浓度更低的腐蚀液、更短的腐蚀时间去除隔离层材料，因此在隔离层的剥离过程中，对低压器件区的衬底影响很小，基本可以忽略不计，从而提高了低压器件的电学性能，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。

步骤6：如图11所示，在所述低压器件区207的基底表面上形成低压器件的栅介质层，即薄栅氧210。

具体可采用热氧化工艺在低压器件区表面上的基底材料上，一次性生长较薄的栅介质层材料，优选为二氧化硅，以此作为低压器件的栅氧，即完成了双栅氧的生长过程。

本实施例中所述“高压器件区图案”为在光刻胶层表面上的二维的高压器件区图案，图案区域只限于光刻胶层表面而不向表面下延伸，不具有立体形状；所述“高压器件区图形”为具有立体形状的三维图形，其中，刻蚀阻挡层中的高压器件区图形的厚度即为刻蚀阻挡层的厚度。

另外，以上所述的“基底表面内”是指由基底表面向下延伸的一定深度的区域，该区域属于基底的一部分；所述“基底表面上”是指由基底表面向上的区域，该区域不属于基底本身。并且以上所述的“衬底”可理解为基底。

本发明实施例提供的双栅介质层的制作方法，通过在低压器件区和高压器件区的基底表面上先形成保护层，在生长高压器件的栅介质层时，去除高压器件区的保护层，保留低压器件区的保护层，从而在生长高压器件的栅介质层时，被保护层保护的低压器件区不会生长栅介质层，也就不需要采用现有技术中的工艺腐蚀低压器件区的较厚的栅介质层，从而避免了高压器件栅介质层形成过程中对低压器件区的衬底表面杂质的浓度分布造成的影响。

并且，由于直接接触所述基底表面的保护层材料易于剥离，且剥离过程中对所述基底表面基本没有损伤，也就是说，相比于现有技术中去除较厚的栅介质层的过程，本发明在去除低压器件区的保护层材料时，对低压器件区的衬底没有损伤，从而避免了保护层剥离过程中对低压器件区衬底以及隔离沟槽S TI的损伤，避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。

以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。并且，本发明实施例可以应用于含有硅化物的所有双栅制作工艺中，还可以扩展至含有硅化物的多栅制作工艺。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种双栅介质层的制作方法，其特征在于，包括：

a)提供基底，所述基底包括本体层和位于所述本体层表面内的隔离沟槽STI，所述隔离沟槽将高压器件区和低压器件区隔离开；

b)在所述基底表面上形成保护层，直接接触所述基底表面的保护层材料易于剥离，且剥离过程中对所述基底表面基本没有损伤；

c)去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；

d)在所述高压器件区的基底表面上形成高压器件的栅介质层；

e)去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；

f)在所述低压器件区的基底表面上形成低压器件的栅介质层。

2.根据权利要求1所述的方法，其特征在于，步骤b)中，在所述基底表面上形成的保护层包括：

位于所述基底表面上的隔离层；

位于所述隔离层表面上的氮化硅层；

位于所述氮化硅层表面上的刻蚀阻挡层。

3.根据权利要求2所述的方法，其特征在于，步骤c)中，去除位于所述高压器件区的保护层材料的过程具体为：

以具有高压器件区图形的光刻胶层为掩膜，去除位于高压器件区的刻蚀阻挡层材料，在所述刻蚀阻挡层上形成高压器件区图形；

去除所述光刻胶层，以具有高压器件区图形的刻蚀阻挡层为掩膜，去除位于高压器件区的氮化硅层材料，在所述氮化硅层上形成高压器件区图形；

去除具有低压器件区的刻蚀阻挡层材料以及位于高压器件区的隔离层材料，暴露出位于所述高压器件区的基底材料。

4.根据权利要求3所述的方法，其特征在于，步骤e)中，所述低压器件区的保护层材料包括：

位于所述低压器件区的基底表面上的隔离层；

位于所述低压器件区的隔离层表面上的氮化硅层。

5.根据权利要求3或4所述的方法，其特征在于，去除所述保护层材料的过程具体为：采用湿法腐蚀工艺去除所述保护层材料。

6.根据权利要求5所述的方法，其特征在于，步骤d)中，所述高压器件的栅介质层的厚度比常规工艺下形成的高压器件的栅介质层的厚度增加了

7.根据权利要求5所述的方法，其特征在于，所述隔离层材料和/或所述氮化硅刻蚀阻挡层材料为二氧化硅。

8.根据权利要求7所述的方法，其特征在于，作为隔离层的二氧化硅层厚度为

9.根据权利要求7所述的方法，其特征在于，作为氮化硅刻蚀阻挡层的二氧化硅层厚度为25nm-35nm。

10.根据权利要求2或4所述的方法，其特征在于，所述氮化硅层的厚度为25nm-35nm。

Images