CN103871862B - 一种双栅氧的制备方法 - Google Patents

一种双栅氧的制备方法 Download PDF

Info

Publication number
CN103871862B
CN103871862B CN201410118197.9A CN201410118197A CN103871862B CN 103871862 B CN103871862 B CN 103871862B CN 201410118197 A CN201410118197 A CN 201410118197A CN 103871862 B CN103871862 B CN 103871862B
Authority
CN
China
Prior art keywords
oxide layer
grid oxide
layer
hard mask
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410118197.9A
Other languages
English (en)
Other versions
CN103871862A (zh
Inventor
宋振伟
徐友峰
陈晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410118197.9A priority Critical patent/CN103871862B/zh
Publication of CN103871862A publication Critical patent/CN103871862A/zh
Application granted granted Critical
Publication of CN103871862B publication Critical patent/CN103871862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明提供了一种双栅氧的制备方法,包括:在半导体衬底上形成第一栅氧层;在第一栅氧层上形成硬掩膜层;在硬掩膜层上涂覆光刻胶,经光刻和刻蚀工艺,刻蚀掉光刻区域上方的光刻胶和硬掩膜层,暴露出第一栅氧层的光刻区域表面;去除光刻胶;采用湿法刻蚀工艺,将剩余硬掩膜层和暴露出的光刻区域的第一栅氧层去除掉;在剩余的第一栅氧层上,以及在对应于刻蚀区域的半导体衬底表面生长栅氧介质,从而形成厚栅氧层和薄栅氧层。本发明的方法,可以有效降低栅氧层被污染的几率,提高双栅氧的质量,并进一步提高器件的性能和可靠性。

Description

一种双栅氧的制备方法
技术领域
本发明涉及半导体制造技术领域,具体涉及一种双栅氧的制备方法。
背景技术
随着集成电路的发展,MOS器件广泛应用于平板显示驱动、电源管理、功率器件等领域。由于不同的应用场合需要施加不同的栅压,这就要求半导体器件能够承受不同的高低电压。不同电压器件的栅氧厚度是不同的,为了满足电路中高低压器件各自的栅极耐压条件,人们开发了双栅氧工艺。由于双栅氧工艺可以把薄栅氧器件和厚栅氧器件集成在同一个芯片上,因此,双栅氧工艺在高压CMOS制备工艺中得到了广泛应用。
请参阅图1,图1为传统双栅氧的制备方法的流程示意图,传统栓双栅氧工艺包括以下步骤:
步骤L01:在半导体衬底上形成第一栅氧层;
步骤L02:在第一栅氧层上涂覆光刻胶,经光刻,将第一栅氧层的刻蚀区域暴露出来;
步骤L03:采用湿法刻蚀工艺,将剩余光刻胶和暴露出的刻蚀区域的第一栅氧层刻蚀掉;
步骤L04:在剩余的第一栅氧层上和在对应于刻蚀区域的半导体衬底上生长栅氧介质,从而形成厚栅氧层和薄栅氧层。
上述双栅氧工艺中,第一栅氧层与光刻胶接触,这样会增加第一栅氧层中的颗粒缺陷;同时,在湿法刻蚀工艺中,光刻胶在过酸药液中浸泡会产生不规则片状玻璃,从而造成第一栅氧层中出现光刻胶残留、或酸液残留、或清洗过程中产生的副产物残留,颗粒缺陷和残留缺陷会降低栅氧层的质量,最终导致半导体器件的性能降低。
因此,急需对双栅氧的制备方法进行改进,从而避免栅氧层中出现颗粒缺陷和残留缺陷,提高双栅氧的质量。
发明内容
为了克服上述问题,本发明旨在提供一种双栅氧的制备方法,从而避免栅氧层在制备工艺中与光刻胶接触,减小栅氧层被污染的几率,提高器件的性能。
本发明提供了一种双栅氧的制备方法,其包括:
步骤S01:在半导体衬底上形成第一栅氧层,所述第一栅氧层具有刻蚀区域;
步骤S02:在所述第一栅氧层上形成硬掩膜层;
步骤S03:在所述硬掩膜层上涂覆光刻胶,经光刻和刻蚀工艺,刻蚀掉所述第一栅氧层的刻蚀区域上方的部分所述光刻胶和所述硬掩膜层,暴露出所述第一栅氧层的刻蚀区域的表面;
步骤S04:去除所述光刻胶;
步骤S05:采用湿法刻蚀工艺,将剩余所述硬掩膜层和位于所述刻蚀区域的所述第一栅氧层去除掉;
步骤S06:在剩余的所述第一栅氧层上,以及在对应于所述刻蚀区域的所述半导体衬底的表面生长第二栅氧层,从而形成厚栅氧层和薄栅氧层。
优选地,所述硬掩膜层的材料为氮化硅。
优选地,所述湿法刻蚀工艺采用的药液为氢氟酸和乙二醇。
优选地,所述湿法刻蚀工艺中,对所述硬掩膜层和位于所述刻蚀区域的所述第一栅氧层的刻蚀比为1-1.4。
优选地,所述湿法刻蚀工艺采用的温度为40-70℃。
优选地,所述硬掩膜层的厚度为:所述第一栅氧层的厚度与所述第一栅氧层过刻蚀的厚度之和的1-1.4倍,再减去所述硬掩膜层下方过刻蚀部分的厚度。
优选地,所述步骤S03包括:首先,经光刻工艺,刻蚀掉所述刻蚀区域上方的所述光刻胶;然后,以所述光刻胶为掩膜,经湿法刻蚀工艺,刻蚀掉所述刻蚀区域上方的所述硬掩膜层。
优选地,所述湿法刻蚀工艺采用的酸液为热H3PO4溶液。
优选地,所述半导体衬底为硅衬底。
本发明的双栅氧的制备方法,通过引入硬掩膜层,避免了栅氧层和光刻胶的直接接触,也避免了栅氧层和光刻胶在同一个湿法刻蚀工艺过程中被刻蚀,从而减小了栅氧层被污染的几率,提高了栅氧层的质量,进一步提高了器件的性能和可靠性。
附图说明
图1为传统双栅氧的制备方法的流程示意图
图2为本发明的一个较佳实施例的双栅氧的制备方法的流程示意图
图3-8为本发明的上述较佳实施例的双栅氧的制备方法的各个制备步骤中所对应的截面结构示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及图示在本质上当做说明之用,而非用以限制本发明。
以下结合附图2-8,通过具体实施例对本发明的双栅氧的制备方法作进一步详细说明。其中,图2为本发明的一个较佳实施例的双栅氧的制备方法的流程示意图,图3-8为本发明的上述较佳实施例的双栅氧的制备方法的各个制备步骤中所对应的截面结构示意图。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
请参阅图2,本发明的一个较佳实施例的双栅氧的制备方法,包括以下步骤:
步骤S01:在半导体衬底1上形成第一栅氧层2,其中,第一栅氧层1具有刻蚀区域;
具体的,本实施例中,半导体衬底1可以但不限于为硅衬底,第一栅氧层2可以但不限于为二氧化硅介质层;形成第一栅氧层2的方法可以但不限于为化学气相沉积法,第一栅氧层2的厚度可根据实际工艺要求来设定,形成过程中所采用的参数比如压强、反应气体流量、温度等可以根据实际工艺要求来设定。
第一栅氧层2的刻蚀区域的定义范围可以根据实际工艺要求来设定,第一栅氧层2的刻蚀区域是后续刻蚀工艺中需要刻蚀掉的那部分第一栅氧层。
步骤S02:在第一栅氧层2上形成硬掩膜层3;
具体的,在本实施例中,硬掩膜层3可以但不限于为氮化硅,之所以选用氮化硅,是因为后续的湿法刻蚀过程中,选用的药液为氢氟酸和乙二醇,该药液对氮化硅与二氧化硅介质层(第一栅氧层)的刻蚀速率接近,使得计算出的硬掩膜层3与第一栅氧层2之间的厚度更接近于实际工艺要求,也即是要求在部分第一栅氧层2完全刻蚀掉后硬掩膜层3也能够完全刻蚀掉。
形成硬掩膜层3的方法可以但不限于为化学气相沉积法,形成过程中所采用的参数比如压强、反应气体流量、温度等可以根据实际工艺要求来设定。硬掩膜层3的厚度需要根据后续湿法刻蚀工艺中硬掩膜层和光刻胶的刻蚀比、硬掩膜层和光刻胶的过刻蚀率、以及第一栅氧层的厚度进行调节。
硬掩膜层3的厚度可以通过以下方法来计算:第一栅氧层2的厚度与第一栅氧层2过刻蚀的厚度之和的1-1.4倍,再减去硬掩膜层3下方过刻蚀部分的厚度。比如,如果硬掩膜层和光刻胶的刻蚀比为1,考虑到过刻蚀,则硬掩膜层过刻蚀后的厚度与第一栅氧层过刻蚀后的厚度相同,根据第一栅氧层的过刻蚀率计算出第一栅氧层的过刻蚀后的厚度,再根据刻蚀选择比计算出硬掩膜层过刻蚀后的厚度,再根据硬掩膜层的过刻蚀率,计算出硬掩膜层下方过刻蚀部分的厚度,最后,用硬掩膜层过刻蚀后的厚度减去硬掩膜层下方过刻蚀部分的厚度。
步骤S03:在硬掩膜层3上涂覆光刻胶4,经光刻和刻蚀工艺,刻蚀掉第一栅氧层2的刻蚀区域上方的部分光刻胶4和硬掩膜层3,暴露出第一栅氧层2的刻蚀区域的表面;
具体的,在本实施例中,光刻胶4可以但不限于为KeF光刻胶,首先,经光刻工艺,图案化光刻胶4,将位于刻蚀区域上方的硬掩膜层3暴露出来;然后,采用刻蚀工艺,利用图案化后的光刻胶4为掩膜,刻蚀掉刚才暴露出来的那部分硬掩膜层3,这样,就将第一栅氧层2的刻蚀区域的表面暴露出来了。刻蚀工艺可以但不限于采用等离子体干法刻蚀,还可以采用湿法刻蚀工艺,所采用的药液可以但不限于为热H3PO4溶液。
步骤S04:去除光刻胶4;
具体的,本实施例中,光刻胶4的去除可以但不限于采用湿法腐蚀去除。去除的方法可以采用传统的湿法去除光刻胶方法,比如,在130℃下采用双氧水和硫酸去除。
步骤S05:采用湿法刻蚀工艺,将剩余硬掩膜层3和位于刻蚀区域的第一栅氧层2去除掉;
具体的,本实施例中,湿法刻蚀工艺的温度、时间等参数可以根据实际工艺要求设定,在这里,由于氢氟酸和乙二醇对硬掩膜层3和第一栅氧层2的刻蚀速率接近,所采用的药液可以但不限于为氢氟酸和乙二醇,反应温度可以但不限于为40-70℃,此时,由于硬掩膜层3为氮化硅层,第一栅氧层2为二氧化硅层,则对硬掩膜层和所述暴露出的部分第一栅氧层的刻蚀选择比可以但不限于为1-1.4。这里,刻蚀选择比之所以为1-1.4,是因为氢氟酸和乙二醇固有特性决定了对氮化硅和氧化硅的刻蚀速率接近,从而刻蚀选择比接近于1。
需说明的是,在本发明中,凡是对硬掩膜层和第一栅氧层的刻蚀速率接近的湿法刻蚀药液均可以应用于该湿法刻蚀工艺中。
步骤S06:在剩余的第一栅氧层2上,以及在对应于刻蚀区域的半导体衬底1的表面生长栅氧介质,从而形成厚栅氧层5和薄栅氧层6。
具体的,本实施例中,由于上述步骤中去除部分第一栅氧层2后,将其下面对应的半导体衬底1暴露出来,那么在此生长薄栅氧层6的位置应在该半导体衬底1暴露出的表面和剩余的第一栅氧层2表面上。生长栅氧介质的方法可以但不限于为化学气相沉积法,薄栅氧层6的厚度可以根据实际工艺要求来设定,以及形成过程中的反应压强、反应时间、气体流量等参数可以根据实际工艺要求来设定。
综上所述,本发明的双栅氧的制备方法,通过在第一栅氧层上引入一层硬掩膜层,然后在硬掩膜层上涂覆光刻胶,避免了光刻胶和第一栅氧层的直接接触,降低了第一栅氧层中的颗粒缺陷;在后续的湿法刻蚀工艺中,也避免了传统工艺中第一栅氧层和光刻胶的同时刻蚀,从而避免了湿法刻蚀工艺中在第一栅氧层中出现光刻胶残留、酸液残留或清洗副产物残留的缺陷。因此,通过本发明的制备方法,可以有效降低栅氧层被污染的几率,提高双栅氧的质量,并进一步提高器件的性能和可靠性。
以上所述的仅为本发明的实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。

Claims (8)

1.一种双栅氧的制备方法,其特征在于,包括:
步骤S01:在半导体衬底上形成第一栅氧层,所述第一栅氧层具有刻蚀区域;
步骤S02:在所述第一栅氧层上形成硬掩膜层;
步骤S03:在所述硬掩膜层上涂覆光刻胶,经光刻和刻蚀工艺,刻蚀掉所述第一栅氧层的刻蚀区域上方的部分所述光刻胶和所述硬掩膜层,暴露出所述第一栅氧层的刻蚀区域的表面;
步骤S04:去除所述光刻胶;
步骤S05:采用湿法刻蚀工艺,将剩余所述硬掩膜层和位于所述刻蚀区域的所述第一栅氧层同时去除掉;
步骤S06:在剩余的所述第一栅氧层上,以及在对应于所述刻蚀区域的所述半导体衬底的表面生长第二栅氧层,从而形成厚栅氧层和薄栅氧层;其中,所述硬掩膜层的厚度为:所述第一栅氧层的厚度与所述第一栅氧层过刻蚀的厚度之和的1-1.4倍,再减去所述硬掩膜层下方过刻蚀部分的厚度。
2.根据权利要求1所述的双栅氧的制备方法,其特征在于,所述硬掩膜层的材料为氮化硅。
3.根据权利要求1所述的双栅氧的制备方法,其特征在于,所述湿法刻蚀工艺采用的药液为氢氟酸和乙二醇。
4.根据权利要求1所述的双栅氧的制备方法,其特征在于,所述湿法刻蚀工艺中,对所述硬掩膜层和位于所述刻蚀区域的所述第一栅氧层的刻蚀比为1-1.4。
5.根据权利要求1所述的双栅氧的制备方法,其特征在于,所述湿法刻蚀工艺采用的温度为40-70℃。
6.根据权利要求1所述的双栅氧的制备方法,其特征在于,所述步骤S03包括:首先,经光刻工艺,刻蚀掉所述刻蚀区域上方的所述光刻胶;然后,以所述光刻胶为掩膜,经湿法刻蚀工艺,刻蚀掉所述刻蚀区域上方的所述硬掩膜层。
7.根据权利要求6所述的双栅氧的制备方法,其特征在于,所述湿法刻蚀工艺采用的酸液为热H3PO4溶液。
8.根据权利要求1所述的双栅氧的制备方法,其特征在于,所述半导体衬底为硅衬底。
CN201410118197.9A 2014-03-27 2014-03-27 一种双栅氧的制备方法 Active CN103871862B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410118197.9A CN103871862B (zh) 2014-03-27 2014-03-27 一种双栅氧的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410118197.9A CN103871862B (zh) 2014-03-27 2014-03-27 一种双栅氧的制备方法

Publications (2)

Publication Number Publication Date
CN103871862A CN103871862A (zh) 2014-06-18
CN103871862B true CN103871862B (zh) 2017-03-15

Family

ID=50910277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410118197.9A Active CN103871862B (zh) 2014-03-27 2014-03-27 一种双栅氧的制备方法

Country Status (1)

Country Link
CN (1) CN103871862B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346442B1 (en) * 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
CN1855430A (zh) * 2005-04-20 2006-11-01 上海集成电路研发中心有限公司 在cmos高压工艺中保护低压区场氧化硅层的方法
CN101996948A (zh) * 2009-08-18 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102931063A (zh) * 2011-08-10 2013-02-13 无锡华润上华半导体有限公司 双栅介质层的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346442B1 (en) * 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
CN1855430A (zh) * 2005-04-20 2006-11-01 上海集成电路研发中心有限公司 在cmos高压工艺中保护低压区场氧化硅层的方法
CN101996948A (zh) * 2009-08-18 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102931063A (zh) * 2011-08-10 2013-02-13 无锡华润上华半导体有限公司 双栅介质层的制作方法

Also Published As

Publication number Publication date
CN103871862A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN103730351A (zh) 刻蚀后的灰化方法及磁传感器的形成方法
CN108321090A (zh) 半导体器件及其形成方法
US20080268647A1 (en) Method of plasma etching with pattern mask
CN104810245B (zh) 改善沟槽形貌方法
CN108615673A (zh) 一种光刻返工过程中半导体表面处理方法
CN103871862B (zh) 一种双栅氧的制备方法
CN103021817A (zh) 湿法刻蚀后的清洗方法
CN105742178A (zh) 一种集成电路t型孔的干法刻蚀制备方法
CN109557774A (zh) 光刻胶去除方法及铝制程工艺方法
CN105513949B (zh) 形成碳基底连接层的方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
CN107359113A (zh) 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料
CN107473178A (zh) 一种mems器件湿法刻蚀工艺
CN107845574B (zh) 半导体上刻蚀去除氧化物的方法
CN101995767A (zh) 减少光刻胶中毒现象的方法
CN112185805A (zh) 半导体器件的制造方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
CN103928313A (zh) 一种小尺寸图形的制作方法
CN106298494B (zh) 一种多晶硅刻蚀方法
KR101575131B1 (ko) 기판 처리 방법
Burham et al. Effect of temperature on the etching rate of nitride and oxide layer using Buffered Oxide Etch
US9176388B2 (en) Multi-line width pattern created using photolithography
JPS63157444A (ja) 選択酸化膜の製造方法
KR100640974B1 (ko) 반도체 소자의 제조방법
CN116281837A (zh) 一种高保形硅基复合结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant