CN101996948A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN101996948A
CN101996948A CN 200910056625 CN200910056625A CN101996948A CN 101996948 A CN101996948 A CN 101996948A CN 200910056625 CN200910056625 CN 200910056625 CN 200910056625 A CN200910056625 A CN 200910056625A CN 101996948 A CN101996948 A CN 101996948A
Authority
CN
China
Prior art keywords
semiconductor substrate
pressure mos
etching
grid
mos district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910056625
Other languages
English (en)
Other versions
CN101996948B (zh
Inventor
杜学东
韦磊
陈美丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910056625 priority Critical patent/CN101996948B/zh
Publication of CN101996948A publication Critical patent/CN101996948A/zh
Application granted granted Critical
Publication of CN101996948B publication Critical patent/CN101996948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件的形成方法，包括：在半导体衬底上形成第一栅氧化层，所述半导体衬底分为高压MOS区和低压MOS区；在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层；将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；以光刻胶层为掩膜，先将半导体衬底放入内，刻蚀去除低压MOS区的第一栅氧化层；将半导体衬底从缓冲氧化蚀刻剂槽内取出，放入硫酸槽内，刻蚀去除光刻胶层；将半导体衬底从刻蚀机台内取出后，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层。本发明节约了时间，提高了刻蚀效率，并能解决光刻胶残余无法清除的问题。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体器件的形成方法。
背景技术
在半导体技术中，即使元件尺寸持续缩减，仍希望晶体管的性能可更为增进，也希望能制造出结合低、高、中电压应用范围的集成电路半导体装置。举例来说，用于驱动图像传感器、LCD以及印刷磁头等的集成电路(以下称为驱动IC)，由具有在+V以上的电源电压下工作的漏极及源极间的耐压能力强的高压MOS晶体管的驱动输出单元，以及具有在数伏以下的电源电压下可以使用的漏极耐压能力差的低压MOS晶体管的控制驱动输出单元的逻辑单元构成。此类集成电路通常称作系统单晶片。尽管这类集成电路包含采用非常低电压(比方1.8V或2.5V)来操作的逻辑晶体管，但是位于相同集成电路上的其它晶体管是因高电压应用而设计的，因此是以高电压来操作，并且往往漏极至源极的压差可能有30V甚至40V之高，高电压晶体管元件比逻辑电路中的逻辑晶体管或周边晶体管有能力负载更多的电流。
现有形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程包括：步骤S11，在半导体衬底上形成第一栅氧化层。步骤S12，在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层。步骤S13，将半导体衬底放入具有缓冲氧化蚀刻剂槽的机台内，以光刻胶层为掩膜，湿法刻蚀低压MOS区的第一栅氧化层至露出半导体衬底。步骤S14，将半导体衬底从具有缓冲氧化蚀刻剂槽的机台内取出后，再放入具有硫酸槽的机台，湿法刻蚀去除光刻胶层。步骤S15，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层。步骤S16，分别在高压MOS区和低压MOS区形成栅极及源/漏极。
现有在形成高压MOS晶体管和低压MOS晶体管时，由于去除低压MOS区的第一栅氧化层和去除光刻胶层分别在不同的刻蚀机台内进行，对半导体衬底进行取出放入，花费的时间较长，使制作效率降低。同时，缓冲氧化蚀刻剂清洗和硫酸清洗之间的等待时间过长会造成的光刻胶残余无法清除的问题。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，防止制作时间长，效率低，造成光刻胶残余无法清除的问题。
本发明提供一种半导体器件的形成方法，包括：在半导体衬底上形成第一栅氧化层，所述半导体衬底分为高压MOS区和低压MOS区；在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层；将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；以光刻胶层为掩膜，先将半导体衬底放入内，刻蚀去除低压MOS区的第一栅氧化层；将半导体衬底从缓冲氧化蚀刻剂槽内取出，放入硫酸槽内，刻蚀去除光刻胶层；将半导体衬底从刻蚀机台内取出后，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层；分别在高压MOS区和低压MOS区形成栅极及源/漏极。
可选的，所述刻蚀机台型号为Mattson AWP200。
可选的，所述缓冲氧化蚀刻剂槽内溶液的浓度比为H2O∶HF∶NH4F＝130∶1∶7。
可选的，所述硫酸槽内溶液的浓度比为H2SO4∶H2O＝5∶1。
可选的，形成第一栅氧化层的方法为湿氧法，厚度为300埃～400埃。
可选的，形成第二栅氧化层的方法为湿氧法，厚度为50埃～90埃。
与现有技术相比，本发明具有以下优点：将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；在刻蚀完第一栅氧化层后，不需要将半导体衬底从机台内取出，而只需要将半导体衬底从缓冲氧化蚀刻剂槽内转移至同一机台内的硫酸槽内，就可将光刻胶层去除。这样解决了由于缓冲氧化蚀刻剂清洗和硫酸清洗之间的等待时间过长造成的光刻胶残余无法清除的问题，并节约了时间，提高了刻蚀效率。
附图说明
图1是现有形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程图；
图2是本发明形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程图；
图3至图7是本发明形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的示意图。
具体实施方式
本发明的实质为将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；在刻蚀完第一栅氧化层后，不需要将半导体衬底从机台内取出，而只需要将半导体衬底从缓冲氧化蚀刻剂槽内转移至同一机台内的硫酸槽内，就可将光刻胶层去除。解决了由于缓冲氧化蚀刻剂清洗和硫酸清洗之间的等待时间过长造成的光刻胶残余无法清除的问题，并节约了时间，提高了刻蚀效率。
本发明形成包含高压MOS晶体管和低压MOS晶体管的半导体器件的工艺流程如图2所示：执行步骤S101，在半导体衬底上形成第一栅氧化层，所述半导体衬底分为高压MOS区和低压MOS区；执行步骤S102，在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层；执行步骤S103，将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；执行步骤S104，以光刻胶层为掩膜，先将半导体衬底放入内，刻蚀去除低压MOS区的第一栅氧化层；执行步骤S105，将半导体衬底从缓冲氧化蚀刻剂槽内取出，放入硫酸槽内，刻蚀去除光刻胶层；执行步骤S106，将半导体衬底从刻蚀机台内取出后，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层；执行步骤S107，分别在高压MOS区和低压MOS区形成栅极及源/漏极。
下面结合附图对本发明的具体实施方式做详细的说明。
如图3所示，提供半导体衬底10，所述半导体衬底100分为高压MOS区I和低压MOS区II，其中高压MOS区I和低压MOS区II之间的半导体衬底100中形成有隔离结构(未图示)，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在高压MOS区I的半导体衬底100中掺杂离子，形成高压掺杂阱(未图示)；在低压MOS区II的半导体衬底100中掺杂离子，形成低压掺杂阱(未示出)。
继续参考图3，用热氧化法或化学气相沉积法在半导体衬底100上形成第一栅氧化层102。所述第一栅氧化层102的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等。第一栅氧化层102的厚度为300埃～400埃，优选的厚度为350埃。
如图4所示，用旋涂法在第一栅氧化层102上形成光刻胶层104，经过曝光显影工艺后，定义出低压MOS区II图形。接着，将形成有光刻胶层104和第一栅氧化层102的半导体衬底100放入湿法刻蚀机台内，所述湿法刻蚀机台内包含有缓冲氧化蚀刻剂槽和硫酸槽；先将半导体衬底100放入缓冲氧化蚀刻剂槽内，以光刻胶层104为掩膜，用氢氟酸溶液106沿低压MOS区II图形刻蚀去除该区域的第一栅氧化层102至露出半导体衬底100。
本实施例中，所述湿法刻蚀机台型号为MattsonAWP200。
本实施例中，缓冲氧化蚀刻剂槽内溶液的浓度比为H2O∶HF∶NH4F＝130∶1∶7。
如图5然后，将半导体衬底100从湿法刻蚀机台的缓冲氧化蚀刻剂槽内取出，放入硫酸槽内，用硫酸溶液108刻蚀去除高压MOS区I的光刻胶层104。
本实施例中，硫酸槽内溶液的浓度比为H2SO4∶H2O＝5∶1。
由于湿法刻蚀机台内同时包含缓冲氧化蚀刻剂槽和硫酸槽；在刻蚀去除低压MOS区II第一栅氧化层102后，不需要将半导体衬底100从机台内取出，而只需要将半导体衬底100从缓冲氧化蚀刻剂槽内转移至同一机台内的硫酸槽内，就可将光刻胶层104去除。这样节约了时间，提高了刻蚀效率。
如图6所示，用湿氧方法在高压MOS区I的第一栅氧化层102上及低压MOS区II的半导体衬底100上形成第二栅氧化层110，所述第二栅氧化层110的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等。第二栅氧化层110的厚度为50埃～90埃，优选的厚度为70埃。
如图7所示，用化学气相沉积法或低压等离子体化学气相沉积或等离子体增强化学气相沉积工艺在第二栅氧化层110上形成多晶硅层；在多晶硅层上形成光刻胶层(未图示)，定义栅极图案；以光刻胶层为掩膜，刻蚀高压MOS区I的多晶硅层、第二栅氧化层110和第一栅氧化层102至露出半导体衬底101，形成栅极112a，刻蚀低压MOS区II的多晶硅层、第二栅氧化层110至露出半导体衬底101，形成栅极112b；接着，去除光刻胶层。
继续参考图7，以栅极112a为掩膜，在高压MOS区I的栅极112a两侧的半导体衬底100内进行离注入，形成源/漏极延伸区114a；以栅极112b为掩膜，在低压MOS区II的栅极112b两侧的半导体衬底100内进行离注入，形成源/漏极延伸区114b。在高压MOS区I的栅极112a、第二氧化层110和第一氧化层102两侧形成侧墙116a；在低压MOS区II的栅极112b和第二氧化层110两侧形成侧墙116b；所述侧墙116a、116b的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
再参考图7，以栅极112a为掩膜，在高压MOS区I的栅极112a、侧墙116a两侧的半导体衬底100内进行离注入，形成源/漏极118a；以栅极112b为掩膜，在低压MOS区II的栅极112b、侧墙116b两侧的半导体衬底100内进行离注入，形成源/漏极118b。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种半导体器件的形成方法，其特征在于，包括：
在半导体衬底上形成第一栅氧化层，所述半导体衬底分为高压MOS区和低压MOS区；
在第一栅氧化层上形成光刻胶层，经过曝光显影工艺后，露出低压MOS区的第一栅氧化层；
将半导体衬底放入刻蚀机台内，所述机台内包含缓冲氧化蚀刻剂槽和硫酸槽；
以光刻胶层为掩膜，先将半导体衬底放入内，刻蚀去除低压MOS区的第一栅氧化层；
将半导体衬底从缓冲氧化蚀刻剂槽内取出，放入硫酸槽内，刻蚀去除光刻胶层；
将半导体衬底从刻蚀机台内取出后，在高压MOS区的第一栅氧化层上及低压MOS区的半导体衬底上形成第二栅氧化层；
分别在高压MOS区和低压MOS区形成栅极及源/漏极。
2.根据权利要求1所述半导体器件的形成方法，其特征在于，所述刻蚀机台型号为Mattson AWP200。
3.根据权利要求1所述半导体器件的形成方法，其特征在于，所述缓冲氧化蚀刻剂槽内溶液的浓度比为H2O∶HF∶NH4F＝130∶1∶7。
4.根据权利要求1所述半导体器件的形成方法，其特征在于，所述硫酸槽内溶液的浓度比为H2SO4∶H2O＝5∶1。
5.根据权利要求1所述半导体器件的形成方法，其特征在于，形成第一栅氧化层的方法为湿氧法，厚度为300埃～400埃。
6.根据权利要求1所述半导体器件的形成方法，其特征在于，形成第二栅氧化层的方法为湿氧法，厚度为50埃～90埃。
CN 200910056625 2009-08-18 2009-08-18 半导体器件的形成方法 Active CN101996948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910056625 CN101996948B (zh) 2009-08-18 2009-08-18 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910056625 CN101996948B (zh) 2009-08-18 2009-08-18 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN101996948A true CN101996948A (zh) 2011-03-30
CN101996948B CN101996948B (zh) 2012-12-12

Family

ID=43786878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910056625 Active CN101996948B (zh) 2009-08-18 2009-08-18 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN101996948B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824771A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 栅氧化层的形成方法
CN103871862A (zh) * 2014-03-27 2014-06-18 上海华力微电子有限公司 一种双栅氧的制备方法
CN104377131A (zh) * 2013-08-12 2015-02-25 无锡华润上华科技有限公司 一种高压器件的低压区的制备方法
CN112185838A (zh) * 2020-10-27 2021-01-05 上海华虹宏力半导体制造有限公司 测试结构的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060072A (ja) * 2001-08-10 2003-02-28 Seiko Epson Corp 半導体装置の製造方法及びこれにより製造された半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824771A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 栅氧化层的形成方法
CN104377131A (zh) * 2013-08-12 2015-02-25 无锡华润上华科技有限公司 一种高压器件的低压区的制备方法
CN104377131B (zh) * 2013-08-12 2017-04-12 无锡华润上华科技有限公司 一种高压器件的低压区的制备方法
CN103871862A (zh) * 2014-03-27 2014-06-18 上海华力微电子有限公司 一种双栅氧的制备方法
CN103871862B (zh) * 2014-03-27 2017-03-15 上海华力微电子有限公司 一种双栅氧的制备方法
CN112185838A (zh) * 2020-10-27 2021-01-05 上海华虹宏力半导体制造有限公司 测试结构的制造方法

Also Published As

Publication number Publication date
CN101996948B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN101199042B (zh) 一种集成电路
US7297598B2 (en) Process for erase improvement in a non-volatile memory device
CN100346472C (zh) 具多厚度绝缘层上半导体的结构及其形成方法
CN101364535B (zh) 可调整栅极氧化层厚度的半导体器件制造方法
US7955937B2 (en) Method for manufacturing semiconductor device comprising SOI transistors and bulk transistors
CN100539069C (zh) 浅沟槽隔离的制造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN101667541A (zh) 半导体装置的金属栅极堆叠的形成方法
CN101996948B (zh) 半导体器件的形成方法
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
CN103227111B (zh) 半导体器件的制造方法
CN109524299B (zh) 栅极结构的制造方法
CN102103992B (zh) 栅氧化层制作方法
CN103839791A (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN102460663B (zh) 用于处理半导体晶片的方法
KR100732591B1 (ko) 반도체 장치의 제조 방법
CN109545658B (zh) 具有锗硅源漏的mos晶体管的制造方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
JP2012084636A (ja) 半導体装置及びその製造方法
CN102956456B (zh) 一种半导体器件的制造方法
CN102102207A (zh) 一种多晶刻蚀前硅片的清洗方法
CN101567313A (zh) 栅极制造方法
TWI256108B (en) Method for manufacturing semiconductor device
KR101929605B1 (ko) 반도체 디바이스의 제조방법
KR100552827B1 (ko) 깊은 웰과 게이트 산화막을 동시에 형성하는 고전압반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant