CN101667541A - 半导体装置的金属栅极堆叠的形成方法 - Google Patents

半导体装置的金属栅极堆叠的形成方法 Download PDF

Info

Publication number
CN101667541A
CN101667541A CN200910168185A CN200910168185A CN101667541A CN 101667541 A CN101667541 A CN 101667541A CN 200910168185 A CN200910168185 A CN 200910168185A CN 200910168185 A CN200910168185 A CN 200910168185A CN 101667541 A CN101667541 A CN 101667541A
Authority
CN
China
Prior art keywords
metal gate
base material
semiconductor device
etch process
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910168185A
Other languages
English (en)
Other versions
CN101667541B (zh
Inventor
林志忠
林益安
陈嘉仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101667541A publication Critical patent/CN101667541A/zh
Application granted granted Critical
Publication of CN101667541B publication Critical patent/CN101667541B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置的金属栅极堆叠的形成方法。此方法包含对一基材进行一第一蚀刻工艺来移除在该基材上的多晶硅层及金属层;对该基材使用一稀释的氢氟酸来移除高分子残余物;随后对该基材使用一包含盐酸、过氧化氢及水的清洁溶液;进行一含有稀释盐酸的湿式蚀刻工艺来移除盖层;以及对该基材进行一第二蚀刻工艺来移除高介电常数材料层。本发明能够移除在形成栅极堆叠过程中形成的高分子残余物,并且还易于移除该过程中形成的盖层。

Description

半导体装置的金属栅极堆叠的形成方法
技术领域
本发明涉及半导体技术,且特别涉及一种栅极结构的形成方法。
背景技术
先进的半导体技术为采用高介电常数材料及金属来形成场效应晶体管(FET),例如金属氧化物半导体场效应晶体管(MOSFETs)的栅极堆叠。在形成金属栅极堆叠的方法中,会使用各种不同的干式及湿式蚀刻工艺。举例来说,高介电常数材料层及金属栅极层之间设有盖层时,现有的蚀刻工艺会产生大量难以移除的高分子残余物。而且,此盖层本身也难以被移除。
发明内容
为了解决现有存在的上述问题,本发明提供一种半导体装置的金属栅极堆叠的形成方法,包括:对一基材进行一第一蚀刻工艺来移除该基材上的一多晶硅层及一金属层;对该基材使用一稀释的氢氟酸来移除高分子残余物;对该基材使用一清洁溶液,该清洁溶液包括盐酸、过氧化氢及水;对该基材进行一湿式蚀刻工艺来移除一盖层,该湿式蚀刻工艺包括稀释的盐酸;以及对该基材进行一第二蚀刻工艺来移除一高介电常数材料层。
本发明也提供一种半导体装置的金属栅极堆叠的形成方法,包括:在一基材上形成各种栅极材料层,包含一高介电常数材料层、一盖层位于该高介电常数材料层上、一金属层位于在该盖层上、一多晶硅层位于该金属层上;对该基材进行一第一蚀刻工艺,通过一图案化栅极掩模层的开口来移除该多晶硅层及该金属栅极层;对该基材使用一溶液来移除高分子残余物及该盖层,该溶液包含稀释的氢氟酸及稀释的盐酸;以及对该基材进行一第二蚀刻工艺来移除该高介电常数材料层。
本发明更提供一种半导体装置的金属栅极堆叠的形成方法,包括:对一基材进行一第一蚀刻工艺来移除该基材上的一金属栅极层;对该基材使用一稀释的氢氟酸来移除该第一蚀刻工艺剩下的残余物;随后对该基材使用一湿式蚀刻溶液来移除一氧化镧层;以及对该基材进行一第二蚀刻工艺来移除一高介电常数材料层。
本发明能够移除在形成栅极堆叠过程中形成的高分子残余物,并且还易于移除该过程中形成的盖层。
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合附图,作详细说明如下。
附图说明
图1显示为依照本发明所提供在一实施例中形成含有金属栅极堆叠的半导体装置的流程图。
图2及图3为在一实施例中形成含金属栅极堆叠的半导体装置在各种制造阶段的剖面图。
上述附图中的附图标记说明如下:
200~半导体结构    210~基材
212~界面层        214~高介电常数材料层
216~盖层          218~金属栅极层
220~多晶硅层      222~图案化掩模层
具体实施方式
以下将先说明半导体装置的栅极结构的形成方法。在本说明书的各实施例中可能会出现重复的元件标记以便简化描述,但这不代表在各个实施例和/或附图之间有何特定的关连。然而,当提到第一元件形成在第二元件“之上”或“上方”,可代表两元件之间为直接接触或两元件之间更夹设有其他元件而无直接接触。
图1显示为依照本发明一实施例中形成含有金属栅极堆叠的半导体装置的流程图。图2及图3显示为在一实施例中的含金属栅极堆叠的半导体结构200于各种制造阶段的剖面图。半导体装置的形成方法100为配合图1至图3来描述。
方法100的起始步骤102为提供一半导体基材210。此半导体基材210包含硅。或者,此基材包含锗或锗化硅。在其他实施例中,此基材210可选用其他半导体材料,像是钻石、碳化硅、砷化镓、GaAsP、AlInAs、AlGaAs、GaInP或前述的组合。
接着进行步骤104,其为于半导体基材210上形成各种金属栅极堆叠材料层。在一实施例中,一高介电常数材料层214形成在半导体基材210上。一盖层216形成在高介电常数材料层214上。一金属栅极层(金属层)218形成在盖层216上。一多晶硅层220额外形成在金属层218上。一界面层(IL)212夹设在半导体基材210及高介电常数材料层214之间。
高介电常数材料层214为经由像是原子层沉积法(ALD)的适当工艺形成。而其他用来形成此高介电常数材料层的方法包含金属有机化学气相沉积法(MOVCD)、物理气相沉积法(PVD)、紫外线臭氧氧化法及分子束外延法(MBE)。在一实施例中,此高介电常数材料包含氧化铪(HfO2)。或者,此高介电常数材料层包含金属氮化物、金属硅化物或其他金属氧化物。
金属栅极层218为经由物理气相沉积法(PVD)或其他合适工艺形成。此金属栅极层218包含氮化钛。在另一实施例中,此金属栅极层可包含氮化钽、氮化钼、氮化钨、钨、碳化钽、氮碳化钽或氮化铝钽。
盖层216为夹设在高介电常数材料层214及金属栅极层218之间。此盖层216包含氧化镧(LaO)。或者,此盖层可包含其他合适材料。
界面层212例如为一薄的氧化硅层,其为在高介电常数材料层214形成之前,先形成于硅基材210上。此薄的氧化硅层可用原子层沉积法或热氧化法来形成。
图案化掩模222为用来作为形成金属栅极的掩模,其为形成在多层金属栅极堆叠上。如图2所示,此图案化掩模222形成在多晶硅层220上。在一实施例中,此掩模层222包含一由光刻技术工艺形成的图案化光致抗蚀剂层。一标准光刻工艺的工艺步骤可包含光致抗蚀剂涂布、软烘烤、掩模对准、曝光、曝光后烘烤、显影及硬烘烤。此光刻技术曝光工艺也可同时使用或用其他合适的方法替代,例如像是无掩模光刻技术、电子束写入(electron-beamwriting)、离子束写入(ion-beam writing)及分子拓印(molecular imprint)。
在另一实施例中,图案化掩模层222包含一图案化的硬掩模层,例如氮化硅。在一个形成此图案化的氮化硅硬掩模层的实施例中,经由一低压化学气相沉积法(LPCVD)工艺沉积一氮化硅层于多晶硅层上。以气相沉积法形成氮化硅层所使用的前驱物包含二氯硅烷(SiH2Cl2;DSC)、双(第三丁基胺基)硅烷(C8H22N2Si;BTBAS)及二硅乙烷(Si2H6;DS)。此氮化硅层上可进一步形成一图案化的光致抗蚀剂层,及使用一蚀刻工艺在图案化光致抗蚀剂层的开口范围内蚀刻氮化硅。或者,可使用其他介电材料作为图案化的硬掩模。例如,可用氮氧化硅来作为此硬掩模。
接着进行步骤106,其为进行第一蚀刻工艺来图案化多晶硅层220,使用图案化的掩模层222定义各个栅极区域及各个开口暴露欲移除的栅极堆叠材料层。进行第一蚀刻工艺移除在图案化掩模层的开口范围内的多晶硅层。在一实施例中,此第一蚀刻工艺为利用一干式蚀刻工艺。在另一实施例中,此干式蚀刻工艺使用一含氟的等离子体来移除多晶硅。例如,此蚀刻气体包含四氟化碳。或者,蚀刻多晶硅的气体包含氯气、溴化氢、氧气或是前述的组合。
接着进行步骤108,其为使用一第二蚀刻工艺来图案化金属栅极层218。可用第二蚀刻工艺来移除在图案化掩模层或多晶硅层的开口范围内的金属栅极层。在一实施例中,此第二蚀刻工艺为使用干式蚀刻工艺。在另一实施例中,此干式蚀刻工艺为使用一含氟的等离子体来移除金属栅极层。特别的是,此第二蚀刻工艺使用氟碳化物等离子体。例如,蚀刻的气体包含四氟化碳。或者,可用一单一的蚀刻工艺来一并移除多晶硅及金属栅极层。例如,此单一的蚀刻工艺利用一含氟等离子体的干式工艺步骤来移除多晶硅及金属栅极层。此单一的蚀刻工艺特别是可使用氟碳化物的等离子体,像是四氟化碳。
接着进行步骤110,其为对基材使用一稀释的氢氟酸。在经过蚀刻多晶硅/金属的工艺之后,高分子残余物会形成在包含基材及图案化的多晶硅和金属层的侧壁的各个表面上。例如,蚀刻多晶硅会产生各种高分子残余物,包含含氯高分子、含碳高分子、含氟高分子、含溴化氢高分子和/或含硅高分子。在另一实施例中,蚀刻金属会产生各种高分子残余物,包含含钛高分子、含氯高分子和/或含溴化氢高分子。在蚀刻多晶硅/金属之后,进行一稀释的氢氟酸浸泡工艺可将这些高分子残余物有效地移除。在一实施例中,稀释的氢氟酸溶液的浓度为500∶1,即代表为500份水对1份的氢氟酸。在另一实施例中,此稀释的氢氟酸溶液的浓度在500∶1到100∶1之间。
接着进行步骤112,其为对半导体结构200使用一包含盐酸、过氧化氢及水的溶液。此溶液为一标准化学清洁物,也可称为SC2。在之前的步骤110中的氢氟酸浸泡工艺会产生像是氟化镧(LaF3)的其他副产物,而此SC2浸泡工艺可有效地清洁此半导体结构200及浸泡氢氟酸所产生的相关副产物。而且,此SC2浸泡工艺也可移除盖层的氧化部分。
接着进行步骤114,其为对半导体结构200使用一稀释的盐酸溶液来移除盖层,稀释的盐酸浓度约小于500∶2。。或者,可选用硫酸来移除此由氧化镧形成的盖层。在另一实施例中,稀释的氢氟酸及盐酸可混合在一起形成一混合溶液。然后对半导体结构使用此混合溶液来移除高分子残余物及盖层。
接着进行步骤116,其为进行第三蚀刻工艺来图案化高介电常数材料层214。此第三蚀刻工艺为依照蚀刻剂及蚀刻情况做调控来有效地移除此高介电常数材料层。暴露于图案化掩模层的开口范围内的高介电常数材料层214可被第三蚀刻工艺实质移除。在一实施例中,此第三蚀刻工艺包含干式蚀刻。在一实施例中,此第三蚀刻工艺利用含氟等离子体来移除此高介电常数材料层。在另一实施例中,此第三蚀刻工艺使用包含像是氟、氯至少其一及惰性气体的化学蚀刻物来移除此高介电常数材料层。
接着进行步骤118,其为进行一清洁工艺来移除高分子残余物或其他形成在基材上和/或金属栅极堆叠侧壁上的残余物。此清洁蚀刻工艺为设计用来有效地移除高分子残余物及其他污染物。在一实施例中,此清洁工艺近似于使用于多晶硅及金属图案化后的清洁程序。例如,此清洁工艺包含一稀释的氢氟酸浸泡工艺,其近似于步骤110和/或步骤112的SC2浸泡工艺。在另一实施例中,为使用一包含氢氧化铵(NH4OH)及过氧化氢(H2O2)的SC1溶液来进行此清洁工艺。在另一实施例中,可选用包含硫酸及过氧化氢(H2O2)的溶液来进行此清洁工艺。
在本方法中,整合了氢氟酸浸泡工艺、SC2浸泡工艺及盐酸蚀刻工艺来有效地移除盖层及高分子残余物。因此,制造出有效且高品质的装置。特别的是,本方法对半导体结构使用一稀释氢氟酸或SC2来有效地移除例如为氧化镧的盖层及高分子残余物。
其他工艺步骤虽然未显示于图中,也可形成例如为源极/漏极区的各种掺杂区域及多层内连线结构等元件装置。在一实施例中,轻掺杂漏极(LDD)区于形成栅极堆叠之后形成。栅极间隔物可形成在栅极金属栅极堆叠的侧壁上。源极/漏极区为大致对齐间隔物的外部边缘。此栅极间隔物可拥有一多层结构及包含氧化硅、氮化硅、氮氧化硅或其他介电材料。无论掺杂n型杂质或p型杂质的掺杂源极/漏极区及轻掺杂漏极(LDD)区皆由传统的掺杂方法像是离子注入来形成。n型掺杂杂质可包含磷、砷和/或其他材料以用来形成相关的掺杂区域。p型掺杂杂质可包含硼、铟和/或其他材料。
接着可进一步形成多层内连线结构。此多层内连线结构包含垂直内连线像是传统的通孔(vias)、接触点(contacts),及水平内连线像是金属线。各种内连线结构元件可使用各种导电材料例如为铜、钨及硅化物。在一实施例中,一镶嵌工艺用于形成关于铜的多层内连线结构。在另一实施例中,钨用于在接触孔(contact holes)中形成钨拴塞。
此半导体基材可进一步包含额外的隔离元件来对其他元件彼此之间做隔离。隔离元件可包含不同的结构且可用不同的工艺来形成。例如,一隔离元件可包含浅沟槽隔离(STI)的元件。浅沟槽隔离的形成可包含蚀刻在基材中的沟槽并将此沟槽填满介电材料,像是氧化硅、氮化硅或氮氧化硅。此填满的沟槽可有一多层结构例如形成热氧化衬层(thermal oxide liner layer)并以氮化硅填入沟槽。在一实施例中,可使用下列的工艺顺序创造此浅沟槽隔离(STI)结构:成长一衬垫氧化层;形成一低压化学气相沉积(LPCVD)的氮化物层;使用光致抗蚀剂及掩模来图案化一浅沟槽隔离开口;在基材中蚀刻一沟槽;选择性地在沟槽衬层中成长热氧化物来改善此沟槽的界面;用化学气相沉积(CVD)的氧化物填满此沟槽;使用化学机械研磨(CMP)回蚀刻及将氮化物剥离浅沟槽隔离(STI)结构。
此半导体结构200在此只作为方法100的应用之一。此半导体结构200及方法100可应用于形成其他含有高介电常数及金属栅极元件的半导体装置,例如应变半导体基材(strained semiconductor substrate)、异质半导体装置(hetero semiconductor devices)或无应力隔离结构(stress-free isolationstructure)。
本发明不只限于应用在含有场效应晶体管的半导体结构,也可延伸用于其他含有金属栅极堆叠的集成电路。例如,此半导体结构200可包含动态随机存取存储器(DRAM)单元、单电子晶体管(single electron transistor;SET)和/或其他微电子装置(在此统称为微电子装置)。在另一实施例中,此半导体200包含鳍式场效应晶体管(FinFET)。当然,本发明也可应用于或轻易适用于其他型态的晶体管,包含单栅极晶体管、双栅极晶体管及其他多栅极晶体管,及可在多种不同的应用中做使用,包含感应单元(sensor cells)、存储单元(memory cells)、逻辑单元(logic cells)及其他应用。
在一实施例中,盖层可为氧化铝。相同的处理步骤包含氢氟酸的浸泡及SC2的浸泡皆可用于移除高分子残余物。然后盐酸的蚀刻或硫酸的蚀刻可用于移除盖层。在一实施例中,此方法可用于形成n型金属氧化物半导体场效应晶体管(NMOSFET)。在另一实施例中,本发明也可用一“前栅极”工艺形成一金属栅极堆叠,其为用方法100形成金属栅极结构并留置至最终结构中。在另一实施例中,本发明提供使用一混成的工艺(hybrid process)来形成金属栅极堆叠,其为用方法100形成第一型金属栅极堆叠(像是NMOS金属栅极堆叠)并留置至最终结构中。第二型金属栅极堆叠(像是PMOS金属栅极堆叠)则形成为虚置栅极结构,如此即可进行源/漏极离子注入工艺及退火工艺。然后,移除一部分的虚置栅极堆叠并将此虚置栅极沟槽重新填满适当的材料。例如,移除掉在PMOS区域中的多晶硅层及金属层,然后将其填满P型金属及更进一步填充其他金属(例如铜)来形成PMOS金属栅极堆叠。
在另一实施例中,此半导体基材可包含一外延层。例如,此基材可拥有一外延层位于一块状半导体(bulk semiconductor)上。再者,此基材可有应变(strained)以增进效能。例如,此外延层可包含与那些块状半导体不同的半导体材料,例如为一锗化硅层位于一基体硅上或是由一包含选择性外延生长(selective epitaxial growth;SEG)的工艺来形成位于块状锗化硅层上的硅层。并且,此基材可包含绝缘层上覆硅(SOI)结构,例如深埋介电层。或者,此基材可包含一深埋介电层(buried dielectric layer)像是深埋氧化(BOX)层,其可用像是注入氧隔离(separation by implantation of oxygen;SIMOX)技术、晶片键合(wafer bonding)、选择性外延生长(SEG)或是其他合适方法形成。
本发明更可在进行第二蚀刻工艺之后对基材进行一湿式蚀刻工艺来移除额外的高分子残余物。在一实施例中,所使用的稀释氢氟酸的浓度为约小于100∶1(100份水∶1份氢氟酸),
虽然本发明已以数个较佳实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中的普通技术人员,在不脱离本发明的精神和范围内,当可作任意的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (15)

1.一种半导体装置的金属栅极堆叠的形成方法,包括:
对一基材进行一第一蚀刻工艺来移除该基材上的一多晶硅层及一金属层;
对该基材使用一稀释的氢氟酸来移除高分子残余物;
对该基材使用一清洁溶液,该清洁溶液包括盐酸、过氧化氢及水;
对该基材进行一湿式蚀刻工艺来移除一盖层,该湿式蚀刻工艺包括稀释的盐酸;以及
对该基材进行一第二蚀刻工艺来移除一高介电常数材料层。
2.如权利要求1所述的半导体装置的金属栅极堆叠的形成方法,还包含在进行该第二蚀刻工艺之后,对该基材进行另一湿式蚀刻工艺来移除额外的高分子残余物。
3.如权利要求1所述的半导体装置的金属栅极堆叠的形成方法,其中该盖层包含氧化镧。
4.如权利要求1所述的半导体装置的金属栅极堆叠的形成方法,其中该稀释的氢氟酸的浓度小于100∶1。
5.如权利要求1所述的半导体装置的金属栅极堆叠的形成方法,其中该稀释的盐酸的浓度约为500∶2。
6.如权利要求1所述的半导体装置的金属栅极堆叠的形成方法,其中该金属栅极层包含一导电材料择自由下列所组成的群:氮化钛、氮化钽、碳化钽、氮碳化钽、氮化钼、氮化钨及钨。
7.一种半导体装置的金属栅极堆叠的形成方法,包括:
在一基材上形成各种栅极材料层,包含一高介电常数材料层、一盖层位于该高介电常数材料层上、一金属层位于在该盖层上、一多晶硅层位于该金属层上;
对该基材进行一第一蚀刻工艺,通过一图案化栅极掩模层的开口来移除该多晶硅层及该金属栅极层;
对该基材使用一溶液来移除高分子残余物及该盖层,该溶液包含稀释的氢氟酸及稀释的盐酸;以及
对该基材进行一第二蚀刻工艺来移除该高介电常数材料层。
8.如权利要求7所述的半导体装置的金属栅极堆叠的形成方法,其中该图案化栅极掩模层包含一图案化的光致抗蚀剂层、一图案化的硬掩模层或前述的组合。
9.一种半导体装置的金属栅极堆叠的形成方法,包括:
对一基材进行一第一蚀刻工艺来移除该基材上的一金属栅极层;
对该基材使用一稀释的氢氟酸来移除该第一蚀刻工艺剩下的残余物;
随后对该基材使用一湿式蚀刻溶液来移除一氧化镧层;以及
对该基材进行一第二蚀刻工艺来移除一高介电常数材料层。
10.如权利要求9所述的半导体装置的金属栅极堆叠的形成方法,其中该湿式蚀刻溶液包含盐酸、硫酸或前述的组合。
11.如权利要求9所述的半导体装置的金属栅极堆叠的形成方法,还包含在使用该湿式蚀刻溶液之前及在使用该稀释的氢氟酸之后对该基材使用一清洁溶液。
12.如权利要求11所述的半导体装置的金属栅极堆叠的形成方法,其中该清洁溶液包含氢氟酸、过氧化氢及水。
13.如权利要求9所述的半导体装置的金属栅极堆叠的形成方法,其中该第一工艺还包含移除沉积在该金属层上的一多晶硅层。
14.如权利要求9所述的半导体装置的金属栅极堆叠的形成方法,还包含在进行该第一蚀刻工艺之前图案化一位于该金属栅极层上的掩模层来定义一栅极区域。
15.如权利要求9所述的半导体装置的金属栅极堆叠的形成方法,还包含在进行该第二蚀刻工艺之后,对该基材使用一额外的氢氟酸湿式蚀刻工艺。
CN2009101681856A 2008-09-05 2009-09-03 半导体装置的金属栅极堆叠的形成方法 Expired - Fee Related CN101667541B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9475108P 2008-09-05 2008-09-05
US61/094,751 2008-09-05
US12/338,615 2008-12-18
US12/338,615 US7776755B2 (en) 2008-09-05 2008-12-18 Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process

Publications (2)

Publication Number Publication Date
CN101667541A true CN101667541A (zh) 2010-03-10
CN101667541B CN101667541B (zh) 2012-02-01

Family

ID=41799652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101681856A Expired - Fee Related CN101667541B (zh) 2008-09-05 2009-09-03 半导体装置的金属栅极堆叠的形成方法

Country Status (3)

Country Link
US (1) US7776755B2 (zh)
CN (1) CN101667541B (zh)
TW (1) TWI376734B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315117A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN103107198A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于具有高k和金属栅极结构的mosfet的结构和方法
CN107799531A (zh) * 2017-11-16 2018-03-13 长江存储科技有限责任公司 一种3d nand存储器等级层堆栈制造方法
CN113078209A (zh) * 2021-03-24 2021-07-06 长鑫存储技术有限公司 半导体结构及其制作方法、外围电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010042229B4 (de) * 2010-10-08 2012-10-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
US8314022B1 (en) * 2011-05-20 2012-11-20 Intermolecular, Inc. Method for etching gate stack
CN103107074B (zh) * 2011-11-11 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN103855093B (zh) * 2012-11-30 2016-07-06 中国科学院微电子研究所 半导体器件及其制造方法
US8912041B2 (en) * 2013-03-08 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming recess-free interconnect structure
US10079283B2 (en) 2014-07-17 2018-09-18 E Ink Holdings Inc. Manufacturing method of a transistor
TWI548429B (zh) 2014-11-07 2016-09-11 財團法人工業技術研究院 醫療用複合材料及其製作方法與應用
TWI522231B (zh) 2014-12-01 2016-02-21 財團法人工業技術研究院 金屬/高分子複合材料及其製作方法
US9793105B1 (en) * 2016-08-02 2017-10-17 United Microelectronics Corporation Fabricating method of fin field effect transistor (FinFET)
US11631745B2 (en) * 2020-05-15 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with uneven gate profile
US12027595B2 (en) * 2021-03-24 2024-07-02 Changxin Memory Technologies, Inc. Semiconductor structure and fabrication method thereof, and peripheral circuit
CN113862792A (zh) * 2021-09-27 2021-12-31 哈尔滨科友半导体产业装备与技术研究院有限公司 一种碳化硅籽晶的清洗方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656097A (en) * 1993-10-20 1997-08-12 Verteq, Inc. Semiconductor wafer cleaning system
US6099662A (en) * 1999-02-11 2000-08-08 Taiwan Semiconductor Manufacturing Company Process for cleaning a semiconductor substrate after chemical-mechanical polishing
US6562726B1 (en) * 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
US7456113B2 (en) * 2000-06-26 2008-11-25 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
KR100493018B1 (ko) * 2002-06-12 2005-06-07 삼성전자주식회사 반도체 장치의 제조방법
KR100519800B1 (ko) * 2004-01-13 2005-10-10 삼성전자주식회사 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
US7153784B2 (en) * 2004-04-20 2006-12-26 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
KR100734274B1 (ko) * 2005-09-05 2007-07-02 삼성전자주식회사 기판 세정용 조성물을 이용한 게이트 형성 방법
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
US7488687B2 (en) * 2006-09-12 2009-02-10 Samsung Electronics Co., Ltd. Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
US7846834B2 (en) * 2008-02-04 2010-12-07 International Business Machines Corporation Interconnect structure and method for Cu/ultra low k integration

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315117A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN102315117B (zh) * 2010-06-30 2013-05-22 中国科学院微电子研究所 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN103107198A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于具有高k和金属栅极结构的mosfet的结构和方法
CN107799531A (zh) * 2017-11-16 2018-03-13 长江存储科技有限责任公司 一种3d nand存储器等级层堆栈制造方法
CN107799531B (zh) * 2017-11-16 2018-12-14 长江存储科技有限责任公司 一种3d nand存储器等级层堆栈制造方法
CN113078209A (zh) * 2021-03-24 2021-07-06 长鑫存储技术有限公司 半导体结构及其制作方法、外围电路
CN113078209B (zh) * 2021-03-24 2022-06-21 长鑫存储技术有限公司 半导体结构及其制作方法、外围电路

Also Published As

Publication number Publication date
US20100062590A1 (en) 2010-03-11
US7776755B2 (en) 2010-08-17
TW201011817A (en) 2010-03-16
CN101667541B (zh) 2012-02-01
TWI376734B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
CN101667541B (zh) 半导体装置的金属栅极堆叠的形成方法
US11404573B2 (en) Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
CN103107198B (zh) 用于具有高k和金属栅极结构的mosfet的结构和方法
TWI399798B (zh) 具有金屬閘極堆疊的半導體裝置之製造方法
CN101728328B (zh) 半导体装置及制作具有金属栅极堆叠的半导体装置的方法
KR102365321B1 (ko) 다중 게이트 디바이스들을 위한 게이트 패턴화 공정
CN101677088B (zh) 半导体装置的制造方法
CN101789367B (zh) 半导体元件的制法
US20060157750A1 (en) Semiconductor device having etch-resistant L-shaped spacer and fabrication method thereof
TWI453804B (zh) 形成半導體元件的金屬閘極堆疊的方法
US11728169B2 (en) Semiconductor device
KR20190024517A (ko) 랩-어라운드형 에피택셜 구조 및 방법
TW201427019A (zh) 半導體結構及積體電路之製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120201

CF01 Termination of patent right due to non-payment of annual fee