CN102103992B - 栅氧化层制作方法 - Google Patents

栅氧化层制作方法 Download PDF

Info

Publication number
CN102103992B
CN102103992B CN2009102013503A CN200910201350A CN102103992B CN 102103992 B CN102103992 B CN 102103992B CN 2009102013503 A CN2009102013503 A CN 2009102013503A CN 200910201350 A CN200910201350 A CN 200910201350A CN 102103992 B CN102103992 B CN 102103992B
Authority
CN
China
Prior art keywords
area
gate oxide
semiconductor substrate
oxide layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102013503A
Other languages
English (en)
Other versions
CN102103992A (zh
Inventor
林德成
袁馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009102013503A priority Critical patent/CN102103992B/zh
Publication of CN102103992A publication Critical patent/CN102103992A/zh
Application granted granted Critical
Publication of CN102103992B publication Critical patent/CN102103992B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种栅氧化层制作方法，包括下列步骤：提供包含第一区域和第二区域的半导体衬底，在所述的半导体衬底上形成比预定厚度厚10埃至100埃的第一栅氧化层；在第一区域的第一栅氧化层上形成光刻胶层，以所述光刻胶层为掩膜，采用pH值在2至8的湿法刻蚀试剂，去除第二区域半导体衬底上的部分第一栅氧化层，刻蚀后第二区域剩余的第一栅氧化层的厚度范围为10至20埃；去除光刻胶层；采用pH值在2至6的湿法刻蚀剂，去除第二区域剩余的第一栅氧化层；在半导体衬底的第一区域上形成第二栅氧化层。

Description

栅氧化层制作方法
技术领域
本发明涉及半导体器件制作工艺，尤其是一种栅氧化层制作方法。
背景技术
随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体芯片朝向更高的器件密度、高集成度方向发展。半导体器件通常包括作为存储器的核心器件和作为逻辑器件的外围电路，其制作方法如下所述，首先，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，其中，第一区域通常用于形成逻辑器件区栅氧化层，第二区域通常用于形成存储单元区栅氧化层，由于逻辑器件区工作电压较高，因此，第一区域上形成的栅氧化层的厚度通常大于在第二区域上形成的栅氧化层的厚度；之后，在半导体衬底上形成第一栅氧化层，然后刻蚀去除第二区域上的第一栅氧化层，并在半导体衬底的第二区域上形成第二栅氧化层，其中，第一栅氧化层的厚度大于第二栅氧化层的厚度；之后，在第二区域的第二栅氧化层和第一区域的第一栅氧化层上形成多晶硅栅极；在多晶硅栅极两侧的半导体衬底内形成源极和漏极。
其中，形成所述的第一栅氧化层和第二栅氧化层的具体工艺参考附图1至图5所示。如附图1所示，提供半导体衬底，将半导体衬底分为第一区域100和第二区域110，第一区域100用于形成控制存储器的逻辑器件，第二区域110用于形成存储器。在半导体衬底的第一区域100和第二区域110上形成第一栅氧化层102，所述第一栅氧化层的形成工艺例如为化学气相沉积法，材料例如为氧化硅等，厚度范围为200埃至500埃。参考图2所示，在半导体衬底的第一区域100的第一栅氧化层102上形成光刻胶层103，之后，如图3所示，以所述光刻胶层103为掩膜，去除半导体衬底的第二区域110上的第一栅氧化层102，去除工艺采用湿法刻蚀，之后，参考附图4所示，去除所述光刻胶层103，去除所述光刻胶层103的工艺为湿法光阻去除工艺。然后，对第二区域的半导体体衬底进行清洗，所述的清洗工艺例如为RCA预清洗(RCA指是标准清洗法，清洗剂的主要成分为双氧水，氨水，盐酸)。参考附图5所示，在第二区域110的半导体衬底上形成第二栅氧化层104，所述的第二栅氧化层104的材料例如为氧化硅，厚度范围为10埃至200埃。
在采用湿法工艺去除第二区域第一栅氧化层102的工艺中，湿法刻蚀工艺的刻蚀剂包含氟化氨，氢氟酸，其pH值范围为2至8，优选的为6至8，这是因为采用所述的刻蚀剂可以具有较大的工艺窗口，以阻止在湿法刻蚀过程中光刻胶层103发生剥离的缺陷，但是，所述的刻蚀剂会使半导体衬底表面粗糙度增加，从而导致产品可靠性问题。
发明内容
本发明解决的问题是现有技术在去除第二区域第一栅氧化层的工艺中对半导体衬底产生损伤，使半导体衬底表面粗糙度增加，从而导致产品可靠性问题的缺陷。
为解决上述问题，本发明提供一种栅氧化层制作方法，包括下列步骤：提供包含第一区域和第二区域的半导体衬底，在所述的半导体衬底上形成比预定厚度厚10埃至100埃的第一栅氧化层；在第一区域的第一栅氧化层上形成光刻胶层，以所述光刻胶层为掩膜，采用pH值在2至8的湿法刻蚀试剂，去除第二区域半导体衬底上的部分第一栅氧化层，刻蚀后第二区域剩余的第一栅氧化层的厚度范围为10至20埃；去除光刻胶层；采用pH值在2至6的湿法刻蚀剂，去除第二区域剩余的第一栅氧化层；在半导体衬底的第一区域上形成第二栅氧化层。
与现有技术相比，本发明具有以下优点：
本发明首先在第一区域和第二区域的第一栅氧化层上形成比预定厚度厚10埃至100埃的第一栅氧化层，然后采用pH值范围在2至8的湿法刻蚀试剂，去除第二区域半导体衬底上的部分第一栅氧化层，刻蚀后第二区域剩余的第一栅氧化层的厚度范围为10至20埃，去除光刻胶层之后，采用pH值在2至6的湿法刻蚀剂，去除第二区域剩余的第一栅氧化层，避免了现有技术中直接采用pH值范围在2至8的湿法刻蚀试剂完全去除第二区域半导体衬底上的第一栅氧化层导致第二区域的半导体衬底粗糙的缺陷，不会对半导体衬底产生损伤，保证了第二区域的半导体衬底上形成的第二栅氧化层的质量，因此保证了半导体器件的器件性能。
本发明的工艺简单，虽然首先在第二区域的半导体衬底上形成牺牲氧化层，但是并没有在整个半导体器件的制作过程中引入新步骤和新工艺，而且，整个工艺过程中也没有增加新的掩膜板，节省了成本并提高了工艺的兼容性。
附图说明
图1至图5是现有技术半导体器件栅氧化层制作方法的截面结构示意图；
图6至图11是本发明实施例1半导体器件栅氧化层制作方法的截面结构示意图；
图12是本发明实施例1栅氧化层制作方法的工艺流程图。
具体实施方式
本发明的本质在于首先在第一区域和第二区域的半导体衬底上形成比预定厚度厚10埃至100埃的第一栅氧化层，随后为了避免现有技术去除第二区域上的第一栅氧化层对半导体衬底的损伤，先按照现有技术刻蚀去除半导体衬底的第二区域上的部分第一栅氧化层，在去除光刻胶层之后，再采用pH值为2至6的刻蚀试剂去除第二区域上剩余的第一栅氧化层，防止了对半导体衬底的损伤，也防止了在刻蚀过程中光刻胶层产生剥离。
下面结合附图对本发明的具体实施方式做详细的说明。
实施例1
本发明一种控制逻辑区栅氧化层厚度的方法，参考附图16所示，包括：步骤S101，提供包含第一区域和第二区域的半导体衬底，在所述的半导体衬底上形成比预定厚度厚10埃至100埃的第一栅氧化层；步骤S102，在第一区域的第一栅氧化层上形成光刻胶层，以所述光刻胶层为掩膜，采用pH值在2至8的湿法刻蚀试剂，去除第二区域半导体衬底上的部分第一栅氧化层，刻蚀后第二区域剩余的第一栅氧化层的厚度范围为10至20埃；步骤S103，去除光刻胶层；步骤S104，采用pH值在2至6的湿法刻蚀剂，去除第二区域剩余的第一栅氧化层；步骤S105，在半导体衬底的第一区域上形成第二栅氧化层。
参考附图6所示，提供半导体衬底，所述半导体衬底包括第一区域200和第二区域210，所述半导体衬底较好的是半导体硅，可以为n型或者P型硅。所述第一区域200用于形成逻辑器件，第二区域210用于形成存储器。
继续参考图6，在半导体衬底的第一区域200和第二区域210上形成比预定厚度厚10埃至100埃的第一栅氧化层201，第一栅氧化层201的形成工艺采用现有技术，例如采用化学气相沉积工艺或者热氧化工艺，较为优选的是热氧化工艺工艺，形成的第一栅氧化层201的厚度范围为200埃至500埃。所述的第一栅氧化层201的厚度比预定厚度厚10埃至100埃的作用在于在半导体衬底的第一区域上保留一定的厚度余量，在湿法刻蚀去除第二区域剩余的10埃至20埃的第一栅氧化层的工艺中，同时也会去除第一区域的第一栅氧化层，由于本实施例中第一区域的第一栅氧化层的厚度大于设定厚度，因此不会导致最终形成的第一栅氧化层的厚度比设定厚度小。所述的第一栅氧化层201的材料例如为氧化硅。
参考附图7所示，在第一区域200的第一栅氧化层201上形成光刻胶层205，形成所述光刻胶层205的工艺例如为旋涂工艺。
参考附图8所示，以所述光刻胶层205为掩膜，采用pH值在2至8的湿法刻蚀试剂，去除半导体衬底的第二区域210上的部分第一栅氧化层，刻蚀后第二区域剩余的第一栅氧化层201a的厚度范围为10至20埃；
本发明的一个具体实施方式中，去除第一栅氧化层201的刻蚀试剂的pH值为2至8，优选的为6-8，刻蚀试剂的主要成分为氢氟酸，氟化氨。采用所述的刻蚀试剂，可以避免在刻蚀过程中使光刻胶层产生剥离，并且，使光刻胶层具有较大的工艺窗口。由于所述的刻蚀试剂对半导体衬底会产生一定的损伤，因此，在半导体衬底的第二区域表面保留10埃至20埃的第一栅氧化层，从而避免了对半导体衬底产生损伤。
参考附图9所示，去除光刻胶层205，去除工艺例如为光阻去除法，去除所述的光刻胶层之后，可以采用主要成分为硫酸的清洗试剂对半导体衬底表面进行清洗，以去除半导体衬底表面产生的污染物离子。
参考附图10所示，采用pH值在2至6的湿法刻蚀剂，去除第二区域210剩余的第一栅氧化层201；
本发明的一个具体实施方式中，去除第二区域210剩余的第一栅氧化层201的刻蚀试剂的pH值为2至6，刻蚀试剂的主要成分为氢氟酸，采用所述的刻蚀试剂，不会对半导体衬底表面产生损伤。而且，由于光刻胶层已经去除，也避免了使光刻胶层产生剥离。
虽然在去除第二区域210剩余的第一栅氧化层201工艺中也会对第一区域上的第一栅氧化层产生损伤，但是，由于第一区域上的第一栅氧化层的厚度大于预定的厚度，因此，所述的刻蚀工艺之后，仍然可以保证第一区域上的第一栅氧化层的厚度等于预定的厚度。
参考附图11所示，在半导体衬底的第一区域上形成第二栅氧化层202。第二栅氧化层202的形成工艺采用现有技术，例如采用化学气相沉积工艺或者热氧化工艺，较为优选的是热氧化工艺，例如采用低压炉管氧化工艺，在650℃至850℃的温度条件下，通入氧化性气体例如氧气等进行热氧化。形成的第二栅氧化层202的厚度范围为10埃至100埃，材料例如为氧化硅。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种栅氧化层制作方法，其特征在于，包括：
步骤S101：提供包含第一区域和第二区域的半导体衬底，在所述的半导体衬底上形成比预定厚度厚10埃至100埃的第一栅氧化层；
步骤S102：在第一区域的第一栅氧化层上形成光刻胶层，以所述光刻胶层为掩膜，采用pH值在2至8的湿法刻蚀试剂，去除第二区域半导体衬底上的部分第一栅氧化层，刻蚀后第二区域剩余的第一栅氧化层的厚度范围为10至20埃；
步骤S103：去除光刻胶层；
步骤S104：采用pH值在2至6的湿法刻蚀剂，去除第二区域剩余的第一栅氧化层，刻蚀后所述第一区域上的第一栅氧化层的厚度等于预定厚度；
步骤S105：在半导体衬底的第一区域上形成第二栅氧化层，形成所述第二栅氧化层之后，所述第一栅氧化层大于所述第二栅氧化层的厚度。
2.根据权利要求1所述栅氧化层制作方法，其特征在于，pH值在2至8的湿法刻蚀试剂的主要成分包含氟化氨和氢氟酸。
3.根据权利要求1所述栅氧化层制作方法，其特征在于，pH值在2至6的湿法刻蚀试剂的主要成分包含氢氟酸。
4.根据权利要求1所述栅氧化层制作方法，其特征在于，在所述步骤S101中，形成的所述第一栅氧化层的厚度为200埃至500埃。
5.根据权利要求1所述栅氧化层制作方法，其特征在于，所述第二栅氧化层的厚度为10埃至200埃。
CN2009102013503A 2009-12-17 2009-12-17 栅氧化层制作方法 Expired - Fee Related CN102103992B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102013503A CN102103992B (zh) 2009-12-17 2009-12-17 栅氧化层制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102013503A CN102103992B (zh) 2009-12-17 2009-12-17 栅氧化层制作方法

Publications (2)

Publication Number Publication Date
CN102103992A CN102103992A (zh) 2011-06-22
CN102103992B true CN102103992B (zh) 2012-10-31

Family

ID=44156665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102013503A Expired - Fee Related CN102103992B (zh) 2009-12-17 2009-12-17 栅氧化层制作方法

Country Status (1)

Country Link
CN (1) CN102103992B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097510B (zh) * 2014-04-17 2019-03-12 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105990110A (zh) * 2015-01-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种栅氧化层的形成方法
CN111524800B (zh) * 2020-04-10 2022-06-07 华虹半导体(无锡)有限公司 场板的制备方法
CN112802741B (zh) * 2020-12-14 2022-10-04 华虹半导体(无锡)有限公司 高压栅氧化层制作方法、高压栅氧化层和终端设备
CN116913770A (zh) * 2023-09-11 2023-10-20 粤芯半导体技术股份有限公司 一种半导体器件的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342329A (zh) * 1999-11-02 2002-03-27 皇家菲利浦电子有限公司 用于在一个衬底上形成不同厚度的双栅极氧化层的方法
CN101567300A (zh) * 2008-04-24 2009-10-28 中芯国际集成电路制造(上海)有限公司 残留物的去除方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342329A (zh) * 1999-11-02 2002-03-27 皇家菲利浦电子有限公司 用于在一个衬底上形成不同厚度的双栅极氧化层的方法
CN101567300A (zh) * 2008-04-24 2009-10-28 中芯国际集成电路制造(上海)有限公司 残留物的去除方法

Also Published As

Publication number Publication date
CN102103992A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
KR100297737B1 (ko) 반도체소자의 트렌치 소자 분리 방법
CN102103992B (zh) 栅氧化层制作方法
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
CN106206597B (zh) 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法
KR100438772B1 (ko) 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
CN101996948B (zh) 半导体器件的形成方法
CN1983563A (zh) 形成栅极介电层的方法
CN101197264B (zh) L型边墙的形成方法
CN103972082A (zh) 一种防止图案缺失的方法及其晶圆制造方法
CN100539083C (zh) 闪存器件的制造方法
CN103165437B (zh) 一种栅氧刻蚀方法和多栅极制作方法
CN102361007A (zh) 沟槽刻蚀方法以及半导体器件
CN110941046B (zh) 一种soi硅光栅的制作方法
CN101567313A (zh) 栅极制造方法
CN100565839C (zh) 不同厚度的栅氧化层的制造方法
US7727900B2 (en) Surface preparation for gate oxide formation that avoids chemical oxide formation
CN102087960B (zh) 有源区的形成方法
CN101246851A (zh) 控制栅氧化层厚度的方法及半导体器件的制作方法
CN102361018A (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN113497142A (zh) 半导体结构及半导体结构的形成方法
US6989331B2 (en) Hard mask removal
CN101393864A (zh) 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法
KR100557611B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
CN101908474A (zh) 在晶圆上制造栅极的方法
CN116913770A (zh) 一种半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20191217

CF01 Termination of patent right due to non-payment of annual fee