CN111524800B - 场板的制备方法 - Google Patents
场板的制备方法 Download PDFInfo
- Publication number
- CN111524800B CN111524800B CN202010277868.1A CN202010277868A CN111524800B CN 111524800 B CN111524800 B CN 111524800B CN 202010277868 A CN202010277868 A CN 202010277868A CN 111524800 B CN111524800 B CN 111524800B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- gate oxide
- forming
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 73
- 150000004767 nitrides Chemical class 0.000 claims abstract description 36
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本申请公开了一种场板的制备方法，包括：在衬底上形成栅氧化层；在栅氧化层的表面形成氮化层；在氮化层的表面形成第一介质层，在第一介质层的表面形成第二介质层；通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层，目标区域是场板对应的区域；通过湿法刻蚀工艺去除目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层，目标区域剩余的栅氧化层形成所述场板。本申请通过在衬底上形成栅氧化层后，在栅氧化层的表面形成氮化层，该氮化层可在后续的湿法刻蚀工序中作为栅氧化层的刻蚀阻挡层，从而在湿法刻蚀工序后得到稳定厚度的场板，进而增加了器件的稳定性。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种场板的制备方法。
背景技术
相关技术中，功率半导体器件(以下简称“功率器件”)，尤其是高压(highvoltage， HV)功率器件的场板的制备过程中，通常会在栅氧化层上形成介质层，然后通过光刻工艺定义出场板区域后，通过干法刻蚀和湿法刻蚀形成场板。
相关技术中，形成的场板的形貌依赖于对栅氧化层上方的介质层的刻蚀过程，尤其是对介质层的湿法刻蚀，由于介质层对栅氧化层的刻蚀选择比较大，因此难以对栅氧化层的厚度进行精确控制，从而导致器件的稳定性较差。
发明内容
本申请提供了一种场板的制备方法，可以解决相关技术中提供的场板的制备方法由于难以对栅氧化层的厚度进行精确控制从而导致器件的稳定性较差的问题。
一方面，本申请实施例提供了一种场板的制备方法，所述制备方法用于制备功率器件的场板，所述制备方法包括：
在衬底上形成栅氧化层；
在所述栅氧化层的表面形成氮化层；
在所述氮化层的表面形成第一介质层，在所述第一介质层的表面形成第二介质层；
通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层，所述目标区域是需要刻蚀的区域；
通过湿法刻蚀工艺去除所述目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层，形成所述场板。
可选的，所述在所述栅氧化层的表面形成氮化层，包括：
通过去耦等离子体氮化(decoupled plasma nitridation，DPN)工艺将氮元素渗透到所述栅氧化层表面，形成所述氮化层。
可选的，所述第一介质层包括硅氧化物。
可选的，所述在所述氮化层的表面形成第一介质层，包括：
通过硅酸乙酯(tetraethoxysilane，TEOS)低压化学气相沉积(low pressurechemical vapor deposition，LPCVD)工艺在所述氮化层的表面沉积形成所述第一介质层。
可选的，所述第一介质层的厚度为500埃
至3000埃。
可选的，所述第二介质层为介电抗反射涂层(dielectric ant1-reflectivecoating， DARC)。
可选的，所述第二介质层包括氮氧化硅。
可选的，所述在所述第一介质层的表面形成第二介质层，包括：
通过化学气相沉积(chemical vapor deposition，CVD)工艺在所述第一介质层的表面沉积形成所述第二介质层。
可选的，所述通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层，包括：
通过光刻工艺在所述目标区域的第二介质层上覆盖光阻；
通过干法刻蚀工艺去除所述目标区域的第二介质层和所述预定深度的第一介质层；
去除所述光阻。
可选的，所述去除所述光阻，包括：
通过灰化(ashing)工艺和湿法去胶工艺去除所述光阻。
可选的，所述通过湿法刻蚀工艺去除所述目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层的过程中，所述第一介质层对所述栅氧化层的刻蚀选择比为4:1至8:1。
可选的，所述通过湿法刻蚀工艺去除所述目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层的过程中，所述第二介质层对所述第一介质层的刻蚀选择比为40:1至60:1。
本申请技术方案，至少包括如下优点：
通过在衬底上形成栅氧化层后，在栅氧化层的表面形成氮化层，该氮化层可在后续的湿法刻蚀工序中作为栅氧化层的刻蚀阻挡层，从而在湿法刻蚀工序后得到稳定厚度的场板，进而增加了器件的稳定性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的场板的制备方法的流程图。
图2至图8是本申请一个示例性实施例提供的场板的制备流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的场板的制备方法的流程图，该方法用于制备功率器件的场板，如图1所示，该方法包括：
步骤101，在衬底上形成栅氧化层。
参考图2，其示出了在衬底210上形成栅氧化层220的剖面示意图。示例性的，如图2所示，栅氧化层220包括硅氧化物(例如二氧化硅SiO2)，衬底210为硅衬底，可通过高温炉管工艺在衬底210上形成栅氧化层220。
步骤102，在栅氧化层的表面形成氮化层。
参考图3，其示出了在栅氧化层220的表面形成氮化层221的剖面示意图。示例性的，如图3所示，可通过DPN工艺将氮元素渗透到栅氧化层220表面，形成氮化层221。
步骤103，在氮化层的表面形成第一介质层，在第一介质层的表面形成第二介质层。
参考图4，其示出了在氮化层221的表面形成第一介质层230，在第一介质层230 的表面形成第二介质层240的剖面示意图。可选的，本申请实施例中，第一介质层230 包括硅氧化物(例如二氧化硅)；可选的，第一介质层230的厚度为500埃至3000埃；可选的，第二介质层240为介电抗反射涂层，第二介质层240可包括氮氧化硅。
示例性的，参考图4，可通过TEOS LPCVD工艺在氮化层221的表面沉积形成第一介质层230；可通过CVD工艺(例如等离子体增强化学气相沉积(plasma enhanced chemicalvapor deposition，PECVD)工艺)在第一介质层230上沉积形成第二介质层 240。
步骤104，通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层，目标区域是需要刻蚀的区域。
参考图5，其示出了对除场板对应的目标区域以外的其它区域覆盖光阻201的剖面示意图；参考图6其示出了对目标区域的第二介质层240和预定深度的第一介质层 230进行刻蚀的剖面示意图。
示例性，如图5和图6所示，步骤104中，“通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层”包括但不限于：通过光刻工艺在目标区域的第二介质层240上覆盖光阻201；通过干法刻蚀工艺去除目标区域的第二介质层240和预定深度的第一介质层230；去除光阻201(图5和图6中未示出)。其中，可通过灰化工艺和湿法去胶工艺去除光阻201。
步骤105，通过湿法刻蚀工艺去除目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层，形成场板。
参考图7，其示出了了通过湿法刻蚀工艺去除目标区域的剩余的第一介质层230和氮化层221的剖面示意图；参考图8，其示出了通过湿法刻蚀工艺去除剩余的第二介质层240的剖面示意图。如图8所示，剩余的栅氧化层220形成场板。
可选的，本申请实施例中，通过湿法刻蚀工艺去除目标区域的剩余的第一介质层230和氮化层221，以及剩余的第二介质层240的过程中，第一介质层230对栅氧化层220的刻蚀选择比为4:1至8:1(例如，可以是6:1)。
可选的，本申请实施例中，通过湿法刻蚀工艺去除目标区域的剩余的第一介质层230和氮化层221，以及剩余的第二介质层240的过程中，第二介质层240对第一介质层230的刻蚀选择比为40:1至60:1(例如，可以是50:1)。
综上所述，本申请实施例中，通过在衬底上形成栅氧化层后，在栅氧化层的表面形成氮化层，该氮化层可在后续的湿法刻蚀工序中作为栅氧化层的刻蚀阻挡层，从而在湿法刻蚀工序后得到稳定厚度的场板，进而增加了器件的稳定性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (12)
1.一种场板的制备方法，其特征在于，所述制备方法用于制备功率器件的场板，所述制备方法包括：
在衬底上形成栅氧化层；
在所述栅氧化层的表面形成氮化层；
在所述氮化层的表面形成第一介质层，在所述第一介质层的表面形成第二介质层；
通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层，所述目标区域是需要刻蚀的区域；
通过湿法刻蚀工艺去除所述目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层，形成所述场板。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述栅氧化层的表面形成氮化层，包括：
通过去耦等离子体氮化工艺将氮元素渗透到所述栅氧化层表面，形成所述氮化层。
3.根据权利要求1所述的制备方法，其特征在于，所述第一介质层包括硅氧化物。
4.根据权利要求3所述的制备方法，其特征在于，所述在所述氮化层的表面形成第一介质层，包括：
通过硅酸乙酯LPCVD工艺在所述氮化层的表面沉积形成所述第一介质层。
5.根据权利要求4所述的制备方法，其特征在于，所述第一介质层的厚度为500埃至3000埃。
6.根据权利要求1所述的制备方法，其特征在于，所述第二介质层为介电抗反射涂层。
7.根据权利要求6所述的制备方法，其特征在于，所述第二介质层包括氮氧化硅。
8.根据权利要求7所述的制备方法，其特征在于，所述在所述第一介质层的表面形成第二介质层，包括：
通过CVD工艺在所述第一介质层的表面沉积形成所述第二介质层。
9.根据权利要求1所述的制备方法，其特征在于，所述通过干法刻蚀工艺去除目标区域的第二介质层和预定深度的第一介质层，包括：
通过光刻工艺在所述目标区域的第二介质层上覆盖光阻；
通过干法刻蚀工艺去除所述目标区域的第二介质层和所述预定深度的第一介质层；
去除所述光阻。
10.根据权利要求9所述的制备方法，其特征在于，所述去除所述光阻，包括：
通过灰化工艺和湿法去胶工艺去除所述光阻。
11.根据权利要求10所述的制备方法，其特征在于，所述通过湿法刻蚀工艺去除所述目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层的过程中，所述第一介质层对所述栅氧化层的刻蚀选择比为4:1至8:1。
12.根据权利要求11所述的制备方法，其特征在于，所述通过湿法刻蚀工艺去除所述目标区域的剩余的第一介质层和氮化层，以及剩余的第二介质层的过程中，所述第二介质层对所述第一介质层的刻蚀选择比为40:1至60:1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010277868.1A CN111524800B (zh) | 2020-04-10 | 2020-04-10 | 场板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010277868.1A CN111524800B (zh) | 2020-04-10 | 2020-04-10 | 场板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111524800A CN111524800A (zh) | 2020-08-11 |
| CN111524800B true CN111524800B (zh) | 2022-06-07 |
Family
ID=71911453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010277868.1A Active CN111524800B (zh) | 2020-04-10 | 2020-04-10 | 场板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111524800B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112670174B (zh) * | 2020-12-23 | 2022-07-19 | 华虹半导体(无锡)有限公司 | 后端结构的形成方法 |
| CN117219506B (zh) * | 2023-11-09 | 2024-03-12 | 深圳基本半导体有限公司 | 一种消除刻蚀负载效应的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482738B1 (en) * | 2001-11-30 | 2002-11-19 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
| CN102103992A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层制作方法 |
| WO2017067305A1 (zh) * | 2015-10-19 | 2017-04-27 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
-
2020
- 2020-04-10 CN CN202010277868.1A patent/CN111524800B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482738B1 (en) * | 2001-11-30 | 2002-11-19 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
| CN102103992A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层制作方法 |
| WO2017067305A1 (zh) * | 2015-10-19 | 2017-04-27 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111524800A (zh) | 2020-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| JP2000124303A (ja) | トレンチ隔離の製造方法 | |
| CN111524800B (zh) | 场板的制备方法 | |
| US20010009809A1 (en) | Method for forming a shallow trench isolation structure in a semiconductor device | |
| CN111517272B (zh) | 电极的制备方法 | |
| US8216944B2 (en) | Methods of forming patterns in semiconductor devices | |
| US20220199659A1 (en) | Method for making isolation region of cis device, and semiconductor device structure | |
| US20050023634A1 (en) | Method of fabricating shallow trench isolation structure and microelectronic device having the structure | |
| US20070298583A1 (en) | Method for forming a shallow trench isolation region | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| US6355538B1 (en) | Method of forming isolation material with edge extension structure | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| CN111244167B (zh) | 栅极沟槽填充方法 | |
| US6265283B1 (en) | Self-aligning silicon oxynitride stack for improved isolation structure | |
| CN114496902A (zh) | 具有tcr的sti结构的制作方法 | |
| CN110854073B (zh) | 栅极的制造方法 | |
| US6261926B1 (en) | Method for fabricating field oxide | |
| CN112736024B (zh) | 刻蚀方法 | |
| US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
| CN111900124A (zh) | 隔离结构的形成方法 | |
| CN111900125A (zh) | 隔离结构的形成方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| US7163881B1 (en) | Method for forming CMOS structure with void-free dielectric film | |
| JP3367484B2 (ja) | 半導体装置及びその製造方法 | |
| CN112259497B (zh) | Sti结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |