CN111900124A - 隔离结构的形成方法 - Google Patents
隔离结构的形成方法 Download PDFInfo
- Publication number
- CN111900124A CN111900124A CN202010831152.1A CN202010831152A CN111900124A CN 111900124 A CN111900124 A CN 111900124A CN 202010831152 A CN202010831152 A CN 202010831152A CN 111900124 A CN111900124 A CN 111900124A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- hard mask
- forming
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000002955 isolation Methods 0.000 title claims abstract description 27
- 238000005137 deposition process Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种隔离结构的形成方法，包括：在缓冲层上形成硬掩模层，缓冲层形成于晶圆上；通过光刻工艺对目标区域进行刻蚀，去除目标区域的缓冲层和硬掩模层形成沟槽；通过第一沉积工艺在沟槽中填充第一氧化层；通过第二沉积工艺在第一氧化层上形成第二氧化层，第二沉积工艺是除HDP工艺以外的其它工艺；通过CMP工艺去除缓冲层、硬掩模层和硬掩模层上的氧化层，沟槽中的氧化层形成隔离结构。本申请通过两种沉积工艺分别沉积形成填充沟槽的第一氧化层和需要平坦化的第二氧化层，由于形成第二氧化层的沉积工艺不是容易形成尖角的HDP工艺，因此解决了在平坦化的过程中产生颗粒物造成晶圆表面刮伤的问题，提高了器件的可靠性和制造良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种隔离结构的形成方法。
背景技术
在隔离结构(例如浅槽隔离(shallow trench isolation，STI)结构、台阶型栅氧(step oxide)以及硅局部氧化隔离(local oxidation of silicon，LOCOS)结构等)的形成过程中，在形成介质层后，需要通过化学机械研磨(chemical mechanical polishing，CMP)工艺对隔离结构沟槽以外的介质层进行去除。
然而，在隔离结构的形成过程中，CMP工艺往往会造成晶圆表面的刮伤(scratch)现象，从而导致器件的可靠性较差，良率较低。
发明内容
本申请提供了一种隔离结构的形成方法，可以解决相关技术中提供的隔离结构的形成方法中由于在CMP工艺的过程中容易造成晶圆表面刮伤所导致的器件可靠性差和制造良率较低的问题。
一方面，本申请实施例提供了一种隔离结构的形成方法，包括：
在缓冲层上形成硬掩模层，所述缓冲层形成于晶圆上；
通过光刻工艺对目标区域进行刻蚀，去除所述目标区域的缓冲层和硬掩模层形成沟槽，所述目标区域是所述晶圆上所述隔离结构对应的区域；
通过第一沉积工艺在所述沟槽中填充第一氧化层；
通过第二沉积工艺在所述第一氧化层上形成第二氧化层，所述第二沉积工艺是除高密度等离子体沉积(high density plasma，HDP)工艺以外的其它工艺；
通过CMP工艺去除所述缓冲层、所述硬掩模层和所述硬掩模层上的氧化层，所述沟槽中的氧化层形成所述隔离结构。
可选的，所述第一沉积工艺为HDP工艺。
可选的，所述第二沉积工艺为高宽比沉积(high aspect ratio process，HARP)工艺。
可选的，所述第二沉积工艺为四乙氧基硅烷沉积(tetraethoxysilane，TEOS)工艺。
可选的，所述通过第二沉积工艺在所述第一氧化层和所述硬掩模层上形成第二氧化层后，所述硬掩模层上的氧化层的厚度为，所述硬掩模层上的氧化层包括第二氧化层，或第一氧化层和第二氧化层。
可选的，所述缓冲层包括氧化物层。
可选的，所述硬掩模层包括氮化物层。
本申请技术方案，至少包括如下优点：
通过在形成缓冲层和硬掩模层后，进行刻蚀形成隔离结构对应的沟槽，通过两种沉积工艺分别沉积形成填充沟槽的第一氧化层和需要平坦化的第二氧化层，由于形成第二氧化层的沉积工艺不是容易形成尖角(fence)的HDP工艺，因此降低了形成得到的氧化层由于容易形成尖角从而解决了在平坦化的过程中产生颗粒物造成晶圆表面刮伤的问题，提高了器件的可靠性和制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的一种隔离结构的形成方法的示意图；
图2是本申请一个示例性实施例提供的隔离结构的形成方法的流程图；
图3至图7是本申请一个示例性实施例提供的隔离结构的形成过程的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了相关技术中提供的一种隔离结构的形成方法的示意图。如图1所示，晶圆110上形成有缓冲层120、硬掩模层130和沟槽101，通过HDP工艺在晶圆110上方填充得到氧化层140，由于HDP工艺沉积形成的氧化层140容易形成尖角(如图1中虚线所示)，在后续的平坦化工序中，尖角会断裂称为颗粒物造成晶圆110表面的图形被刮伤。
参考图2，其示出了本申请一个示例性实施例提供的隔离结构的形成方法的流程图，该方法包括：
步骤201，在缓冲层上形成硬掩模层，缓冲层形成于晶圆上。
参考图3，其示出了在缓冲层上形成硬掩模层的剖面示意图。如图3所示，晶圆310上形成有缓冲层320，缓冲层320上形成有硬掩模层330。
可选的，缓冲层320包括氧化物(例如二氧化硅SiO2)层，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在晶圆210上沉积二氧化硅形成缓冲层320。
可选的，硬掩模层330包括氮化物(例如氮化硅)层。可通过CVD工艺在缓冲层320上沉积氮化硅形成硬掩模层330。
步骤202，通过光刻工艺对目标区域进行刻蚀，去除目标区域的缓冲层和硬掩模层形成沟槽，目标区域是晶圆上隔离结构对应的区域。
参考图4，其示出了形成得到沟槽的剖面示意图。可通过光刻工艺在硬掩模层330上除目标区域以外其它的区域覆盖光阻，刻蚀至目标区域中晶圆110的目标深度，去除光阻，形成沟槽401。
步骤203，通过第一沉积工艺在沟槽中填充第一氧化层。
参考图5，其示出了通过第一沉积工艺在沟槽中填充第一氧化层的剖面示意图。如图5所示，可通过HDP工艺沉积得到第一氧化层341，形成得到的第一氧化层341填充沟槽401即可，形成得到第一氧化层341具有尖角(如图5中虚线所示)。
步骤204，通过第二沉积工艺在第一氧化层上形成第二氧化层，第二沉积工艺是除HDP工艺以外的其它工艺。
参考图6，其示出了通过第二沉积工艺形成得到第二氧化层的剖面示意图。如图6所示，通过第二沉积工艺形成的第二氧化层342可覆盖由HDP工艺形成的第一氧化层341形成的尖角，同时，由于第二沉积工艺不是HDP工艺，因此出现尖角的几率较低。
可选的，步骤204中，可通过HARP工艺或TEOS工艺形成第二氧化层342。通过第二沉积工艺在第一氧化层341上形成第二氧化层342后，硬掩模层330上的氧化层的厚度h为4000埃至8000埃(例如，可以是6000埃，考虑到沉积形成的第一氧化层341不需要覆盖在晶圆310的全部区域，因此，硬掩模层330上的氧化层包括第二氧化层342，或第一氧化层341和第二氧化层342。
步骤205，通过CMP工艺去除缓冲层、硬掩模层和硬掩模层上的氧化层，沟槽中的氧化层形成隔离结构。
参考图7，其示出了通过CMP工艺处理后的单元区域的剖面图。如图7所示，通过CMP工艺去除了沟槽401外的缓冲层320、硬掩模层330和硬掩模层330上的氧化层，剩余的沟槽401内的氧化层形成隔离结构350。其中，沟槽401内的氧化层包括第一氧化层341。
综上所述，本申请实施例中，通过在形成缓冲层和硬掩模层后，进行刻蚀形成隔离结构对应的沟槽，通过两种沉积工艺分别沉积形成填充沟槽的第一氧化层和需要平坦化的第二氧化层，由于形成第二氧化层的沉积工艺不是容易形成尖角的HDP工艺，因此降低了形成得到的氧化层由于容易形成尖角从而解决了在平坦化的过程中产生颗粒物造成晶圆表面刮伤的问题，提高了器件的可靠性和制造良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种隔离结构的形成方法，其特征在于，包括：
在缓冲层上形成硬掩模层，所述缓冲层形成于晶圆上；
通过光刻工艺对目标区域进行刻蚀，去除所述目标区域的缓冲层和硬掩模层形成沟槽，所述目标区域是所述晶圆上所述隔离结构对应的区域；
通过第一沉积工艺在所述沟槽中填充第一氧化层；
通过第二沉积工艺在所述第一氧化层上形成第二氧化层，所述第二沉积工艺是除HDP工艺以外的其它工艺；
通过CMP工艺去除所述缓冲层、所述硬掩模层和所述硬掩模层上的氧化层，所述沟槽中的氧化层形成所述隔离结构。
2.根据权利要求1所述的方法，其特征在于，所述第一沉积工艺为HDP工艺。
3.根据权利要求2所述的方法，其特征在于，所述第二沉积工艺为HARP工艺。
4.根据权利要求2所述的方法，其特征在于，所述第二沉积工艺为TEOS工艺。
5.根据权利要求1至4任一所述的方法，其特征在于，所述通过第二沉积工艺在所述第一氧化层和所述硬掩模层上形成第二氧化层后，所述硬掩模层上的氧化层的厚度为，所述硬掩模层上的氧化层包括第二氧化层，或第一氧化层和第二氧化层。
6.根据权利要求1至4任一所述的方法，其特征在于，所述缓冲层包括氧化物层。
7.根据权利要求6所述的方法，其特征在于，所述硬掩模层包括氮化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010831152.1A CN111900124A (zh) | 2020-08-18 | 2020-08-18 | 隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010831152.1A CN111900124A (zh) | 2020-08-18 | 2020-08-18 | 隔离结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111900124A true CN111900124A (zh) | 2020-11-06 |
Family
ID=73229007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010831152.1A Pending CN111900124A (zh) | 2020-08-18 | 2020-08-18 | 隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111900124A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112670236A (zh) * | 2020-12-23 | 2021-04-16 | 华虹半导体(无锡)有限公司 | Nor flash器件隔离介质层及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090127648A1 (en) * | 2007-11-15 | 2009-05-21 | Neng-Kuo Chen | Hybrid Gap-fill Approach for STI Formation |
| CN111244167A (zh) * | 2020-01-19 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽填充方法 |
-
2020
- 2020-08-18 CN CN202010831152.1A patent/CN111900124A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090127648A1 (en) * | 2007-11-15 | 2009-05-21 | Neng-Kuo Chen | Hybrid Gap-fill Approach for STI Formation |
| CN111244167A (zh) * | 2020-01-19 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 栅极沟槽填充方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112670236A (zh) * | 2020-12-23 | 2021-04-16 | 华虹半导体(无锡)有限公司 | Nor flash器件隔离介质层及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828239B2 (en) | Method of forming a high aspect ratio shallow trench isolation | |
| US7135380B2 (en) | Method for manufacturing semiconductor device | |
| US6946359B2 (en) | Method for fabricating trench isolations with high aspect ratio | |
| US6743728B2 (en) | Method for forming shallow trench isolation | |
| CN100576490C (zh) | 浅沟槽隔离结构的形成方法 | |
| US20200203473A1 (en) | Semiconductor device and method for forming the same | |
| CN114724944A (zh) | 一种半导体结构的制造方法 | |
| US6833311B2 (en) | Manufacturing method for a shallow trench isolation region with high aspect ratio | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| CN111900124A (zh) | 隔离结构的形成方法 | |
| US6794266B2 (en) | Method for forming a trench isolation structure | |
| CN111524800B (zh) | 场板的制备方法 | |
| CN111900125A (zh) | 隔离结构的形成方法 | |
| KR100568259B1 (ko) | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 | |
| CN114496902A (zh) | 具有tcr的sti结构的制作方法 | |
| CN111933652A (zh) | Cis的微透镜的形成方法 | |
| US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
| US6855617B1 (en) | Method of filling intervals and fabricating shallow trench isolation structures | |
| CN112259497B (zh) | Sti结构的形成方法 | |
| TWI714423B (zh) | 半導體結構及其製造方法 | |
| CN114038791A (zh) | Sti结构的制备方法 | |
| US20020094659A1 (en) | Method for forming isolation layer of semiconductor device | |
| CN116828849A (zh) | 多晶硅层的形成方法 | |
| CN111524856A (zh) | 半导体器件的制备方法和半导体器件 | |
| US6537917B2 (en) | Method for fabricating electrically insulating layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201106 |
|
| RJ01 | Rejection of invention patent application after publication |