CN101393864A - 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法 - Google Patents

去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法 Download PDF

Info

Publication number
CN101393864A
CN101393864A CNA2007100463022A CN200710046302A CN101393864A CN 101393864 A CN101393864 A CN 101393864A CN A2007100463022 A CNA2007100463022 A CN A2007100463022A CN 200710046302 A CN200710046302 A CN 200710046302A CN 101393864 A CN101393864 A CN 101393864A
Authority
CN
China
Prior art keywords
dusts
silicon oxide
layer
silicon
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100463022A
Other languages
English (en)
Inventor
范建国
郭军
季峰强
俞新波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2007100463022A priority Critical patent/CN101393864A/zh
Publication of CN101393864A publication Critical patent/CN101393864A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

一种去除缺陷膜层的方法，包括下列步骤：提供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层；用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。本发明还提供一种形成氧化硅－氮化硅－氧化硅侧墙的方法。本发明用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。由于在去除缺陷第二膜层时的过蚀刻对第一膜层没有影响，从而在监测出第二膜层有缺陷时，对缺陷第二膜层随时进行去除而不影响到其它膜层，进而使半导体器件的成品率提高。

Description

去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法。
背景技术
随着电子技术的进步，半导体器件的集成度不断增加，侧墙成为了半导体工艺中不可或缺的一部分，例如，在栅极结构中为了处理短沟道效应，便需要形成侧墙的结构。而侧墙的宽度对于半导体器件的性质有很大的影响，因此对于日益精细的半导体工业，能否制作所需规格的侧墙变的极为重要。
现有技术采用氧化硅-氮化硅-氧化硅层作为侧墙以更好控制侧墙的宽度，具体形成氧化硅-氮化硅-氧化硅侧墙的工艺，请参照图1，提供半导体衬底100，在半导体衬底100上依次形成栅介电层102及栅极104；然后在栅极104两侧的半导体衬底100中注入离子形成是低掺杂源极/漏极106；接着，于半导体衬底100及栅极104上沉积第一氧化硅层108，作为后续的侧墙蚀刻工艺的蚀刻终止层；于第一氧化硅层108上沉积氮化硅层109；再于氮化硅层109上沉积第二氧化硅层110；所述第一氧化硅层108、氮化硅层109和第二氧化硅层110组成了ONO层。
然后，请参照图2，然后采用现有的蚀刻技术(etch-back)先蚀刻第二氧化硅层110定义出侧墙的形状，由于蚀刻第二氧化硅层110的速率比蚀刻氮化硅层109的速率快，因此氮化硅层109可作为蚀刻停止层；然后再用回蚀技术蚀刻氮化硅层109至露出半导体衬底100上的第一氧化硅层108，形成侧墙，蚀刻完后，能将第一氧化硅层108保留以保护半导体衬底100。
在如下中国专利申请200310101949还可以发现更多与上述技术方案相关的信息，蚀刻氧化硅-氮化硅-氧化硅层以形成侧墙。
现有技术由于机台不稳定，在沉积第二氧化硅层时经常会出现缺陷，导致第二氧化硅层被破坏，而现有技术在监测出第二氧化硅层被沉积坏以后，对第二氧化硅层无法进行修复或重新去除时会影响到其它膜层，进而造成半导体器件的成品率下降。
发明内容
本发明解决的问题是提供一种去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法，随时对缺陷氧化硅层进行去除，重新再沉积完整的氧化硅层。
为解决上述问题，本发明提供一种去除缺陷膜层的方法，包括下列步骤：提供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层；用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。
可选的，所述溶液为氟化氢溶液。所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。
可选的，所述第二膜层为氧化硅层。所述第一膜层为氮化硅层。氟化氢溶液蚀刻氧化硅层的速率为180埃/分～400埃/分。氟化氢溶液蚀刻氮化硅层的速率为2埃/分～4埃/分。
一种形成氧化硅-氮化硅-氧化硅侧墙的方法，包括下列步骤：提供带有栅极的半导体衬底，所述半导体衬底及栅极上依次形成有第一氧化硅层、氮化硅层及缺陷第二氧化硅层；用蚀刻氧化硅层的速率大于蚀刻氮化硅层的速率的溶液去除缺陷第二氧化硅层；在氮化硅层上形成第三氧化硅层；蚀刻第三氧化硅层、氮化硅层及第一氧化硅层形成侧墙。
可选的，所述溶液为氟化氢溶液。所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。氟化氢溶液蚀刻氧化硅层的速率为180埃/分～400埃/分。氟化氢溶液蚀刻氮化硅层的速率为2埃/分～4埃/分。
可选的，形成第一氧化硅层、氮化硅层、第二氧化硅层及第三氧化硅层的方法为低压化学气相沉积法。
可选的，蚀刻第三氧化硅层、氮化硅层及第一氧化硅层的方法为干法蚀刻法。
与现有技术相比，上述方案具有以下优点：用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。由于在去除缺陷第二膜层时的过蚀刻对第一膜没有影响，从而在监测出第一膜层有缺陷时，对缺陷第二膜层随时进行去除而不影响到其它膜层，进而使半导体器件的成品率提高。
附图说明
图1至图2是现有技术形成氧化硅-氮化硅-氧化硅层侧墙的示意图；
图3是本发明去除缺陷膜层的流程图；
图4至图5是本发明去除缺陷膜层的示意图；
图6是本发明形成氧化硅-氮化硅-氧化硅层侧墙的实施例流程图；
图7至图9是本发明形成氧化硅-氮化硅-氧化硅层侧墙的实施例示意图；
图10至图14是本发明制作逻辑电路区MOS晶体管的实施例示意图。
具体实施方式
本发明用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。由于在去除缺陷第二膜层时的过蚀刻对第一膜没有影响，从而在监测出第一膜层有缺陷时，对缺陷第二膜层随时进行去除而不影响到其它膜层，进而使半导体器件的成品率提高。
下面结合附图对本发明的具体实施方式做详细的说明。
图3是本发明去除缺陷膜层的流程图。如图3所示，执行步骤S101，提供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层的；执行步骤S102，用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。
图4至图5是本发明去除缺陷膜层的示意图。如图4所示，提供半导体衬底120，所述半导体衬底120上依次包含有第一膜层122和缺陷第二膜层124，所述在第一膜层122与半导体衬底120之间还可以有其它膜层或半导体器件。
本实施例中，所述第一膜层122为氮化硅层，形成氮化硅层的方法为低压化学气相沉积法。形成的氮化硅层厚度为150埃～2000埃，具体厚度例如150埃、200埃、250埃、300埃、350埃、400埃、450埃、500埃、550埃、600埃、650埃、700埃、750埃、800埃、850埃、900埃、950埃、1000埃、1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、1900埃或2000埃等。
本实施例中，所述第二膜层124为氧化硅层，形成氮化硅层的方法为低压化学气相沉积法。形成的氧化硅层厚度为300埃～3000埃，具体厚度例如300埃、400埃、500埃、600埃、700埃、800埃、900埃、1000埃、1500埃、2000埃、2500埃或3000埃等。由于机台的稳定性不好，导致第二膜层124容易产生缺陷。
如图5所示，用氟化氢溶液去除缺陷第二膜层124，所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。由于第二膜层124的材料氧化硅，因此氟化氢溶液蚀刻第二膜层124的速率为180埃/分～400埃/分，具体例如180埃/分、200埃/分、250埃/分、300埃/分、350埃/分或400埃/分等；由于第一膜层122的材料为氮化硅，因此氟化氢溶液蚀刻第一膜层122的速率为2埃/分～4埃/分，具体例如2埃/分、3埃/分或4埃/分等，由于氟化氢溶液蚀刻第二膜层124的速率远大于蚀刻第一膜层122的速率，因此在去除缺陷第二膜层124过程中的过蚀刻对第一膜层122没有任何影响，第一膜层122未受到破坏。
本实施例中，氟化氢溶液的稀释比例具体例如为HF:H2O＝1:50、HF:H2O＝1:60、HF:H2O＝1:70、HF:H2O＝1:80、HF:H2O＝1:90或HF:H2O＝1:100等。如果氟化氢溶液的稀释比例大于1:50，那么会由于浓度高而会使第一膜层122受到影响；而如果氟化氢溶液的稀释比例小于1:100，会因为蚀刻速度太慢影响制作工艺的整体速度，产率下降。
图6是本发明形成氧化硅-氮化硅-氧化硅层侧墙的流程图。如图6所示，执行步骤S201，提供带有栅极的半导体衬底，所述半导体衬底及栅极上依次形成有第一氧化硅层、氮化硅层及缺陷第二氧化硅层；执行步骤S202，用蚀刻氧化硅层的速率大于蚀刻氮化硅层的速率的溶液去除缺陷第二氧化硅层；执行步骤S203，在氮化硅层上形成第三氧化硅层；执行步骤S204，蚀刻第三氧化硅层、氮化硅层及第一氧化硅层形成侧墙。
图7至图9是本发明形成氧化硅-氮化硅-氧化硅层侧墙的实施例示意图。如图7所示，提供半导体衬底200，在半导体衬底200上依次形成栅介电层202及栅极204，所述形成栅介电层202及栅极204为现有公知技术，本实施例中，形成栅介电层202的方法为热氧化法，形成以多晶硅为材料的栅极204的方法为化学气相沉积法；然后，以栅极204为掩膜，在栅极204两侧的半导体衬底200中注入离子，形成是低掺杂源极/漏极206；用低压化学气相沉积法于半导体衬底200及栅极204上沉积第一氧化硅层208，作为后续的侧墙蚀刻工艺的蚀刻终止层；用低压化学气相沉积法于第一氧化硅层208上沉积氮化硅层209；再用低压化学气相沉积法于氮化硅层209上沉积第二氧化硅层210，在沉积第二氧化硅层210时由于机台不稳定，造成第二氧化硅层210产生缺陷211；所述第一氧化硅层208、氮化硅层209和第二氧化硅层210组成了ONO层。
本实施例中，所述第一氧化硅层208的厚度为50埃～200埃，具体厚度例如50埃、60埃、70埃、80埃、90埃、100埃、110埃、120埃、130埃、140埃、150埃、160埃、170埃、180埃、190埃或200埃等。所述氮化硅层209的厚度为150埃～2000埃，具体厚度例如150埃、200埃、250埃、300埃、350埃、400埃、450埃、500埃、550埃、600埃、650埃、700埃、750埃、800埃、850埃、900埃、950埃、1000埃、1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、1900埃或2000埃等。第二氧化硅层210的厚度为300埃～3000埃，具体厚度例如300埃、400埃、500埃、600埃、700埃、800埃、900埃、1000埃、1500埃、2000埃、2500埃或3000埃等。
然后，请参照图8，用氟化氢溶液去除缺陷第二氧化硅层210，所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。氟化氢溶液蚀刻第二氧化硅层210的速率为180埃/分～400埃/分，具体例如180埃/分、200埃/分、250埃/分、300埃/分、350埃/分或400埃/分等；氟化氢溶液蚀刻氮化硅层209的速率为2埃/分～4埃/分，具体例如2埃/分、3埃/分或4埃/分等，由于氟化氢溶液蚀刻第二氧化硅层210的速率远大于蚀刻氮化硅层209的速率，因此在去除缺陷第二氧化硅层210过程中的过蚀刻对氮化硅层209不产生任何影响，氮化硅层209未受到破坏。
用化学气相沉积法在氮化硅层209上沉积厚度为300埃～3000埃的第三氧化硅层212。
如图9所述，然后采用现有的蚀刻技术(etch-back)先蚀刻第三氧化硅层212定义出侧墙的形状，所用的蚀刻气体为CF4和CHF3，所述CF4的流量为12sccm～18sccm，CHF3的流量为45sccm～55sccm；由于蚀刻气体CF4和CHF3蚀刻第三氧化硅层212的速率比蚀刻氮化硅层209的速率快，因此氮化硅层209可作为蚀刻停止层；然后再用回蚀技术蚀刻氮化硅层209至露出半导体衬底200上的第一氧化硅层208，形成侧墙，所用的蚀刻气体为CH3F、Ar和O2，所述CH3F的流量为10sccm～14sccm，Ar的流量为35sccm～45sccm，O2的流量为45sccm～55sccm，蚀刻完以后，能将第一氧化硅层208保留以保护半导体衬底200。
图10至图14是本发明制作逻辑电路区MOS晶体管的实施例示意图。如图10所示，在半导体衬底300内形成浅沟槽隔离结构302，用以半导体器件间的隔离，所述形成浅沟槽隔离结构302为本领域技术人员公知技术，即在半导体衬底300上形成垫氧化层和氮化硅层，然后在氮化硅层上形成定义浅沟槽图形的光阻层，以光阻层为掩膜，蚀刻氮化硅层、垫氧化层和半导体衬底，形成浅沟槽；在浅沟槽内壁沉积衬氧化层，接着在垫氧化层上形成绝缘层，且绝缘层填充满浅沟槽，化学机械抛光绝缘层至露出氮化硅层；去除氮化硅层和垫氧化层，形成浅沟槽隔离结构302。
如图11所示，在半导体衬底300上形成栅介电层304，所述形成栅介电层304的方法为热氧化法；然后在栅介电层304上用化学气相沉积法形成多晶硅层；在多晶硅层上形成定义栅极图案的光阻层；以光阻层为掩膜，蚀刻多晶硅层和栅介电层304，形成栅极306。
然后，以栅极306为掩膜，在栅极306两侧的半导体衬底300中注入离子，形成是低掺杂源极/漏极308。
用化学气相沉积法于半导体衬底300及栅极306上沉积第一氧化硅层310，作为后续的侧墙蚀刻工艺的蚀刻终止层；用化学气相沉积法于第一氧化硅层310上沉积氮化硅层311；再用化学气相沉积法于氮化硅层311上沉积第二氧化硅层312，在沉积第二氧化硅层312时由于机台不稳定，造成第二氧化硅层312产生缺陷313；所述第一氧化硅层310、氮化硅层311和第二氧化硅层312组成了ONO层。
本实施例中，所述第一氧化硅层310的厚度为50埃～200埃，具体厚度例如50埃、60埃、70埃、80埃、90埃、100埃、110埃、120埃、130埃、140埃、150埃、160埃、170埃、180埃、190埃或200埃等。所述氮化硅层311的厚度为150埃～2000埃，具体厚度例如150埃、200埃、250埃、300埃、350埃、400埃、450埃、500埃、550埃、600埃、650埃、700埃、750埃、800埃、850埃、900埃、950埃、1000埃、1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、1900埃或2000埃等。第二氧化硅层312的厚度为300埃～3000埃，具体厚度例如300埃、400埃、500埃、600埃、700埃、800埃、900埃、1000埃、1500埃、2000埃、2500埃或3000埃等。
如图12所示，用氟化氢溶液去除缺陷第二氧化硅层312，所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。氟化氢溶液蚀刻第二氧化硅层312的速率为180埃/分～400埃/分，具体例如180埃/分、200埃/分、250埃/分、300埃/分、350埃/分或400埃/分等；氟化氢溶液蚀刻氮化硅层311的速率为2埃/分～4埃/分，具体例如2埃/分、3埃/分或4埃/分等，由于氟化氢溶液蚀刻第二氧化硅层312的速率远大于蚀刻氮化硅层311的速率，因此在去除缺陷第二氧化硅层312过程中的过蚀刻对氮化硅层311不产生任何影响，氮化硅层311未受到破坏。
用化学气相沉积法在氮化硅层311上沉积厚度为300埃～3000埃的第三氧化硅层314。
如图13所示，然后采用现有的蚀刻技术(etch-back)先蚀刻第三氧化硅层314定义出侧墙的形状，所用的蚀刻气体为CF4和CHF3，所述CF4的流量为12sccm～18sccm，CHF3的流量为45sccm～55sccm；由于蚀刻气体CF4和CHF3蚀刻第三氧化硅层314的速率比蚀刻氮化硅层311的速率快，因此氮化硅层311可作为蚀刻停止层；然后再用回蚀技术蚀刻氮化硅层311至露出半导体衬底300上的第一氧化硅层310，形成侧墙，所用的蚀刻气体为CH3F、Ar和O2，所述CH3F的流量为10sccm～14sccm，Ar的流量为35sccm～45sccm，O2的流量为45sccm～55sccm，蚀刻完以后，能将第一氧化硅层310保留以保护半导体衬底300。所述侧墙与栅极306及栅介电层304构成栅极结构316。
如图14所示，去除半导体衬底300上的第一氧化硅层310，所述去除第一氧化硅层310的方法为使用BOE(氧化物蚀刻缓冲液)去除；以栅极结构316为掩膜，在半导体衬底300中注入离子，形成源/漏极区318。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种去除缺陷膜层的方法，其特征在于，包括下列步骤:
提供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层；用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。
2.根据权利要求1所述去除缺陷膜层的方法，其特征在于，所述溶液为氟化氢溶液。
3.根据权利要求2所述去除缺陷膜层的方法，其特征在于，所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。
4.根据权利要求1所述去除缺陷膜层的方法，其特征在于，所述第二膜层为氧化硅层。
5.根据权利要求1所述去除缺陷膜层的方法，其特征在于，所述第一膜层为氮化硅层。
6.根据权利要求1至4任一项所述去除缺陷膜层的方法，其特征在于，氟化氢溶液蚀刻氧化硅层的速率为180埃/分～400埃/分。
7.根据权利要求1至5任一项所述去除缺陷膜层的方法，其特征在于，氟化氢溶液蚀刻氮化硅层的速率为2埃/分～4埃/分。
8.一种形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，包括下列步骤:提供带有栅极的半导体衬底，所述半导体衬底及栅极上依次形成有第一氧化硅层、氮化硅层及缺陷第二氧化硅层；
用蚀刻氧化硅层的速率大于蚀刻氮化硅层的速率的溶液去除缺陷第二氧化硅层；
在氮化硅层上形成第三氧化硅层；
蚀刻第三氧化硅层、氮化硅层及第一氧化硅层形成侧墙。
9.根据权利要求8所述形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，所述溶液为氟化氢溶液。
10.根据权利要求9所述形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，所述氟化氢溶液的稀释比例为HF:H2O＝1:50～1:100。
11.根据权利要求10所述形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，氟化氢溶液蚀刻氧化硅层的速率为180埃/分～400埃/分。
12.根据权利要求11所述形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，氟化氢溶液蚀刻氮化硅层的速率为2埃/分～4埃/分。
13.根据权利要求8所述形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，形成第一氧化硅层、氮化硅层、第二氧化硅层及第三氧化硅层的方法为低压化学气相沉积法。
14.根据权利要求8所述形成氧化硅-氮化硅-氧化硅侧墙的方法，其特征在于，蚀刻第三氧化硅层、氮化硅层及第一氧化硅层的方法为干法蚀刻法。
CNA2007100463022A 2007-09-18 2007-09-18 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法 Pending CN101393864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100463022A CN101393864A (zh) 2007-09-18 2007-09-18 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100463022A CN101393864A (zh) 2007-09-18 2007-09-18 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法

Publications (1)

Publication Number Publication Date
CN101393864A true CN101393864A (zh) 2009-03-25

Family

ID=40494086

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100463022A Pending CN101393864A (zh) 2007-09-18 2007-09-18 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法

Country Status (1)

Country Link
CN (1) CN101393864A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904115A (zh) * 2019-03-07 2019-06-18 上海华力微电子有限公司 一种侧墙结构的形成方法
CN111066125A (zh) * 2017-08-30 2020-04-24 德克萨斯仪器股份有限公司 蚀刻并机械研磨堆叠在半导体衬底上的膜层

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111066125A (zh) * 2017-08-30 2020-04-24 德克萨斯仪器股份有限公司 蚀刻并机械研磨堆叠在半导体衬底上的膜层
CN109904115A (zh) * 2019-03-07 2019-06-18 上海华力微电子有限公司 一种侧墙结构的形成方法
CN109904115B (zh) * 2019-03-07 2021-01-29 上海华力微电子有限公司 一种侧墙结构的形成方法

Similar Documents

Publication Publication Date Title
KR20040096365A (ko) 반도체소자의 제조방법
CN100521106C (zh) 半导体器件中凹陷通道的制造方法
CN100477167C (zh) 形成栅极介电层的方法
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
CN106783866A (zh) 闪存器件的制造方法
CN104241131A (zh) 金属栅极晶体管的形成方法
CN102103992B (zh) 栅氧化层制作方法
CN104979173A (zh) 半导体结构及其形成方法
CN102361007A (zh) 沟槽刻蚀方法以及半导体器件
CN101393864A (zh) 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN105513954A (zh) 半导体器件的形成方法
CN101005037A (zh) 一种半导体器件制造方法
CN101740461A (zh) 半导体器件的制造方法
CN1320629C (zh) 集成电路器件形成隔离物后修复等离子体损伤的方法
CN102468168B (zh) Mos晶体管的形成方法
CN103811403B (zh) 浅沟槽隔离结构的形成方法
CN101924025A (zh) 浮栅制造方法
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法
CN102087960A (zh) 有源区的形成方法
CN109994370A (zh) Mos晶体管的制造方法及去除氮化膜上玷污的方法
CN104241129A (zh) 金属栅极晶体管的形成方法
CN104733295B (zh) 栅极的形成方法
CN111430241B (zh) 半导体结构及其形成方法
CN103489774A (zh) 半导体器件中氧化层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090325