CN103489774A - 半导体器件中氧化层的形成方法 - Google Patents

半导体器件中氧化层的形成方法 Download PDF

Info

Publication number
CN103489774A
CN103489774A CN201210193672.XA CN201210193672A CN103489774A CN 103489774 A CN103489774 A CN 103489774A CN 201210193672 A CN201210193672 A CN 201210193672A CN 103489774 A CN103489774 A CN 103489774A
Authority
CN
China
Prior art keywords
oxide layer
implantation
semiconductor device
hydrofluoric acid
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210193672.XA
Other languages
English (en)
Other versions
CN103489774B (zh
Inventor
陈亚威
屈亚东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201210193672.XA priority Critical patent/CN103489774B/zh
Publication of CN103489774A publication Critical patent/CN103489774A/zh
Application granted granted Critical
Publication of CN103489774B publication Critical patent/CN103489774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种半导体器件中氧化层的形成方法，包括下列步骤：在晶圆的有源区上形成氧化层；在所述氧化层上涂覆光刻胶，并进行曝光、显影处理后形成光刻胶阻挡层；以所述光刻胶阻挡层为掩膜，向所述有源区内进行离子注入；使用氢氟酸溶液对所述氧化层进行蚀刻。本发明采用稀氢氟酸溶液对氧化层进行蚀刻，由于稀氢氟酸溶液对硅的腐蚀速率较小，因此蚀刻过后不易在氧化层下的离子注入区域产生硅孔缺陷，提高了产品的良率。

Description

半导体器件中氧化层的形成方法
技术领域
本发明涉及半导体工艺，特别是涉及一种半导体器件中氧化层的形成方法。
背景技术
在0.13微米以下的存储器制造工艺节点中，容易产生硅孔缺陷（silicon holesdefect），该缺陷有可能成为器件的致命缺陷（killer type defect），影响器件的性能，导致产品的良率下降。图1是传统工艺中有硅孔缺陷的晶圆（wafer）表面在显微镜下的照片，图2是传统工艺中有硅孔缺陷的晶圆剖面在显微镜下的照片。图2中的AA表示有源区，Pt为铂，可以看到图2中硅孔缺陷造成了铂的损伤（Pt damage）。
发明内容
基于此，有必要针对传统工艺中容易产生硅孔缺陷的问题，提供一种半导体器件中氧化层的形成方法。
一种半导体器件中氧化层的形成方法，包括下列步骤：在晶圆的有源区上形成氧化层；在所述氧化层上涂覆光刻胶，并进行曝光、显影处理后形成光刻胶阻挡层；以所述光刻胶阻挡层为掩膜，向所述有源区内进行离子注入；使用氢氟酸溶液对所述氧化层进行蚀刻。
在其中一个实施例中，所述离子注入的步骤包括第一离子注入步骤、第二离子注入步骤及第三离子注入步骤，注入能量从第一至第三离子注入步骤逐渐减小，注入剂量从第一至第三离子注入步骤逐渐增加。
在其中一个实施例中，所述第一离子注入步骤的注入能量为100千电子伏，注入剂量为1.0×1013/cm2；所述第二离子注入步骤的注入能量为40千电子伏，注入剂量为2.8×1013/cm2；所述第三离子注入步骤的注入能量为10千电子伏，注入剂量为1.5×1012/cm2。
在其中一个实施例中，所述氧化层的厚度为
在其中一个实施例中，所述氢氟酸溶液采用H2O和质量浓度为49%的氢氟酸以体积比100:1进行配制。
在其中一个实施例中，所述使用氢氟酸溶液对所述氧化层进行蚀刻的蚀刻时间为330秒。
在其中一个实施例中，所述离子注入的步骤中注入的离子为硼离子。
在其中一个实施例中，所述半导体器件为闪存，所述使用氢氟酸溶液对所述氧化层进行蚀刻的步骤之后，还包括以下步骤：在所述晶圆上形成浮栅结构；在所述浮栅结构上形成氧化膜-氮氧化膜-氧化膜结构；在所述氧化膜-氮氧化膜-氧化膜结构上形成控制栅结构。
上述半导体器件中氧化层的形成方法，采用氢氟酸溶液对氧化层进行蚀刻，由于氢氟酸溶液对硅的腐蚀速率较小，因此蚀刻过后不易在氧化层下的离子注入区域产生硅孔缺陷，提高了产品的良率。
附图说明
图1是传统工艺中有硅孔缺陷的晶圆表面在显微镜下的照片；
图2是传统工艺中有硅孔缺陷的晶圆剖面在显微镜下的照片；
图3是一实施例中半导体器件中氧化层的形成方法的流程图；
图4是采用不同的蚀刻方法产生的硅孔缺陷的数量图；
图5是一实施例中采用半导体器件中氧化层的形成方法在制造闪存器件的过程中器件的剖面示意图；
图6是应用于闪存制造时半导体器件中氧化层的形成方法的流程图。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图3是一实施例中半导体器件中氧化层的形成方法的流程图，包括下列步骤：
S110，在晶圆的有源区上形成氧化层。
在其中一个实施例中，该氧化层的材质为二氧化硅，其形成工艺可以采用热氧化法。在其中一个实施例中，氧化层的厚度为
Figure BDA00001757346800031
S120，在氧化层上涂覆光刻胶，并进行曝光、显影处理后形成光刻胶阻挡层。
在其中一个实施例中，曝光可以采用I-LINE工艺。
S130，以光刻胶阻挡层为掩膜，向有源区内进行离子注入。
覆盖有光刻胶阻挡层的部分其正下方的有源区内由于光刻胶阻挡层的阻挡，离子无法直接注入。在其中一个实施例中，该离子注入是一个P型掺杂过程，因此注入的离子为硼离子。
在其中一个实施例中，离子注入的步骤包括第一离子注入步骤、第二离子注入步骤及第三离子注入步骤，注入能量从第一至第三离子注入步骤逐渐减小，注入剂量从第一至第三离子注入步骤逐渐增加。
在其中一个实施例中，第一离子注入步骤的注入能量为100千电子伏，注入剂量为1.0×1013/cm2；第二离子注入步骤的注入能量为40千电子伏，注入剂量为2.8×1013/cm2；第三离子注入步骤的注入能量为10千电子伏，注入剂量为1.5×1012/cm2。
S140，使用氢氟酸溶液对氧化层进行蚀刻。
使用稀氢氟酸（DHF）对氧化层进行蚀刻。为了保证氧化层能被去除干净，可以进行一定程度的过蚀刻。
传统技术中，通常采用HF：NH4F=1:50的缓冲氧化物蚀刻液（BOE）对该氧化层进行蚀刻。且为了将氧化层蚀刻干净，扩大工艺窗口，通常会对氧化层进行过蚀刻（Over Etching,OE）。例如对于厚度为
Figure BDA00001757346800032
的氧化层，HF：NH4F=1:50的缓冲氧化物蚀刻液的刻蚀速率大约为
Figure BDA00001757346800033
/秒，若需要60%的过蚀刻则蚀刻时间为60秒，30%过蚀刻的蚀刻时间为45秒。然而，蚀刻完成后，晶圆表面会产生硅孔缺陷（silicon holes defects），如图1、2所示。
发明人经实验研究发现，步骤S 130中的离子注入（例如注入硼离子）是硅孔缺陷产生的诱因，该离子注入的区域（成分为富含硼的硅）经上述缓冲氧化物蚀刻液蚀刻后产生硅孔缺陷。
在本发明半导体器件中氧化层的形成方法中，步骤S140采用稀氢氟酸溶液对氧化层进行蚀刻。由于稀氢氟酸溶液对硅的腐蚀速率较小，因此蚀刻过后不易在氧化层下的离子注入区域产生硅孔缺陷，提高了产品的良率。
在其中一个实施例中，氢氟酸溶液采用H2O和浓度为49%（质量比）的氢氟酸以体积比100:1进行配制，也可以用其它配制方法得到该浓度或所需的其它浓度的氢氟酸溶液。由于HF：NH4F=1:50的缓冲氧化物蚀刻液对硅的腐蚀速率大约为/分钟，而该100:1的稀氢氟酸对硅的腐蚀速率小于
Figure BDA00001757346800042
/分钟，因此不易产生硅孔缺陷。对于厚度为
Figure BDA00001757346800043
的氧化层，该稀氢氟酸溶液优选的蚀刻时间为330秒。
图4示出了采用HF：NH4F=1:50的缓冲氧化物蚀刻液进行60%过蚀刻、30%过蚀刻、及采用氢氟酸溶液进行蚀刻产生的硅孔缺陷的数量。其中60%过蚀刻平均产生约5000颗缺陷、30%过蚀刻平均约120颗缺陷，采用氢氟酸溶液进行蚀刻则几乎不会产生硅孔缺陷。
本发明半导体器件中氧化层的形成方法尤其适用于闪存（flash）器件，图5是一实施例中采用半导体器件中氧化层的形成方法在制造过程中闪存器件的剖面示意图，包括衬底10、第一离子注入区域22、第二离子注入区域24、第三离子注入区域26、栅氧化层30、浮栅（floating gate）结构42、氧化膜-氮氧化膜-氧化膜（ONO）结构43以及控制栅（control gate）结构44。图5中示出部分的器件结构为左右对称，故左边未做标示。
图6是应用于闪存制造时半导体器件中氧化层的形成方法的流程图，包括下列步骤：
S210，在晶圆的有源区上形成氧化层。
该氧化层的作用是阻挡隧道效应，即作为浮栅结构42的栅氧化层30。在本实施例中，该氧化层的材质为二氧化硅，氧化层的厚度为
Figure BDA00001757346800044
S220，在氧化层上涂覆光刻胶，并进行曝光、显影处理后形成光刻胶阻挡层。
S230，以光刻胶阻挡层为掩膜，向有源区内进行离子注入。
在本实施例中，注入的离子为硼离子。离子注入的步骤包括第一离子注入步骤、第二离子注入步骤及第三离子注入步骤，分别形成第一离子注入区域22、第二离子注入区域24、第三离子注入区域26。第一离子注入步骤的注入能量为100千电子伏，注入剂量为1.0×1013/cm2；第二离子注入步骤的注入能量为40千电子伏，注入剂量为2.8×1013/cm2；第三离子注入步骤的注入能量为10千电子伏，注入剂量为1.5×1012/cm2。
S240，使用稀氢氟酸（DHF）对氧化层进行蚀刻。
在本实施例中，稀氢氟酸溶液采用H2O和浓度为49%（质量比）的氢氟酸以体积比100:1进行配制，蚀刻时间为330秒。蚀刻完成后，氧化层中未被光刻胶阻挡层覆盖的部分31被蚀刻掉，仅留下栅氧化层30。
步骤S240之后还包括：
S250，去除光刻胶阻挡层。
S260，在晶圆上形成浮栅结构42。
S270，在浮栅结构上形成氧化膜-氮氧化膜-氧化膜结构43。
S280，在氧化膜-氮氧化膜-氧化膜结构上形成控制栅结构44。
步骤S260、S260及S280可以采用本领域习知的工艺，例如化学气相淀积、高温热氧化法，此处不再赘述。
需要说明的是，本发明半导体器件中氧化层的形成方法并不限于闪存的制造工艺中，也可以适用于其它出现了硅孔缺陷的器件，例如MOSFET等。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种半导体器件中氧化层的形成方法，包括下列步骤：
在晶圆的有源区上形成氧化层；
在所述氧化层上涂覆光刻胶，并进行曝光、显影处理后形成光刻胶阻挡层；
以所述光刻胶阻挡层为掩膜，向所述有源区内进行离子注入；
使用氢氟酸溶液对所述氧化层进行蚀刻。
2.根据权利要求1所述的半导体器件中氧化层的形成方法，其特征在于，所述离子注入的步骤包括第一离子注入步骤、第二离子注入步骤及第三离子注入步骤，注入能量从第一至第三离子注入步骤逐渐减小，注入剂量从第一至第三离子注入步骤逐渐增加。
3.根据权利要求2所述的半导体器件中氧化层的形成方法，其特征在于，所述第一离子注入步骤的注入能量为100千电子伏，注入剂量为1.0×1013/cm2；所述第二离子注入步骤的注入能量为40千电子伏，注入剂量为2.8×1013/cm2；所述第三离子注入步骤的注入能量为10千电子伏，注入剂量为1.5×1012/cm2。
4.根据权利要求1所述的半导体器件中氧化层的形成方法，其特征在于，所述氧化层的厚度为
5.根据权利要求1-4中任意一项所述的半导体器件中氧化层的形成方法，其特征在于，所述氢氟酸溶液采用H2O和质量浓度为49%的氢氟酸以体积比100:1进行配制。
6.根据权利要求5所述的半导体器件中氧化层的形成方法，其特征在于，所述使用氢氟酸溶液对所述氧化层进行蚀刻的蚀刻时间为330秒。
7.根据权利要求1所述的半导体器件中氧化层的形成方法，其特征在于，所述离子注入的步骤中注入的离子为硼离子。
8.根据权利要求1所述的半导体器件中氧化层的形成方法，其特征在于，所述半导体器件为闪存，所述使用氢氟酸溶液对所述氧化层进行蚀刻的步骤之后，还包括以下步骤：
在所述晶圆上形成浮栅结构；
在所述浮栅结构上形成氧化膜-氮氧化膜-氧化膜结构；
在所述氧化膜-氮氧化膜-氧化膜结构上形成控制栅结构。
CN201210193672.XA 2012-06-12 2012-06-12 半导体器件中氧化层的形成方法 Active CN103489774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210193672.XA CN103489774B (zh) 2012-06-12 2012-06-12 半导体器件中氧化层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210193672.XA CN103489774B (zh) 2012-06-12 2012-06-12 半导体器件中氧化层的形成方法

Publications (2)

Publication Number Publication Date
CN103489774A true CN103489774A (zh) 2014-01-01
CN103489774B CN103489774B (zh) 2017-05-31

Family

ID=49829917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210193672.XA Active CN103489774B (zh) 2012-06-12 2012-06-12 半导体器件中氧化层的形成方法

Country Status (1)

Country Link
CN (1) CN103489774B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141125A (ja) * 1984-12-13 1986-06-28 Nec Corp イオン注入方法
CN1228611A (zh) * 1998-03-05 1999-09-15 日本电气株式会社 三重阱结构的半导体集成电路的制造方法
US6177311B1 (en) * 1994-12-05 2001-01-23 Micron Technology, Inc. Method for making a floating gate memory with improved interpoly dielectric
CN101673674A (zh) * 2008-09-10 2010-03-17 中芯国际集成电路制造(北京)有限公司 一种多晶硅预掺杂方法
CN102487009A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141125A (ja) * 1984-12-13 1986-06-28 Nec Corp イオン注入方法
US6177311B1 (en) * 1994-12-05 2001-01-23 Micron Technology, Inc. Method for making a floating gate memory with improved interpoly dielectric
CN1228611A (zh) * 1998-03-05 1999-09-15 日本电气株式会社 三重阱结构的半导体集成电路的制造方法
CN101673674A (zh) * 2008-09-10 2010-03-17 中芯国际集成电路制造(北京)有限公司 一种多晶硅预掺杂方法
CN102487009A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法

Also Published As

Publication number Publication date
CN103489774B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
JP5056753B2 (ja) 化合物半導体装置の製造方法及びエッチング液
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
JP2009540539A (ja) Ｓｉに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造
CN101752208A (zh) 半导体高压终端结构及其制造方法
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
CN101826457B (zh) 栅极及mos晶体管的制作方法
CN103972293B (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN104733313A (zh) 鳍式场效应晶体管的形成方法
CN103311098B (zh) 一种改善晶圆背面色差的方法
CN102157371B (zh) 一种制作单晶硅纳米结构的方法
CN104183478A (zh) 一种半导体器件的制造方法
CN103681282B (zh) 晶体管的形成方法
CN103489774A (zh) 半导体器件中氧化层的形成方法
CN105990235B (zh) 半导体器件的形成方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN105374754B (zh) 半导体器件的制造方法
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
CN106935504B (zh) 半导体结构及其形成方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN103346124B (zh) 改善半导体器件良率的方法
KR100908823B1 (ko) 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법
CN101937843A (zh) 湿法刻蚀的图形定义方法
CN106409683A (zh) Mos管及其制备方法
CN100479118C (zh) 光致抗蚀剂的去除方法以及半导体元件的制造方法
JP2002026159A (ja) フラッシュメモリ素子のフローティングゲート形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant