CN104183478A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104183478A CN104183478A CN201310190200.3A CN201310190200A CN104183478A CN 104183478 A CN104183478 A CN 104183478A CN 201310190200 A CN201310190200 A CN 201310190200A CN 104183478 A CN104183478 A CN 104183478A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- boundary surface
- silicon dioxide
- core space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 66
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 46
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 46
- 239000007788 liquid Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 70
- 239000002344 surface layer Substances 0.000 claims description 63
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000006396 nitration reaction Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000802 nitrating effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：在半导体衬底上形成覆盖I/O区和核心区的I/O区界面层，其中，I/O区界面层包括二氧化硅层和位于其上的氮氧化硅层；步骤S102：在I/O区界面层位于I/O区的部分的上方形成图形化的光刻胶；步骤S103：以图形化的光刻胶为掩膜，利用第一刻蚀液刻蚀去除I/O区界面层的氮氧化硅层位于核心区的部分；步骤S104：以图形化的光刻胶为掩膜，利用第二刻蚀液刻蚀去除I/O区界面层的二氧化硅层位于核心区的部分。该方法通过利用第一刻蚀液和第二刻蚀液分两步刻蚀而有针对性地分别去除氮氧化硅层和二氧化硅层，可以在较短时间内彻底去除I/O区界面层位于核心区的部分，提高了生产效率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，随着器件尺寸不断缩小，高k金属栅极技术成为了一项具有广阔应用前景的技术。在高k金属栅极技术中，栅极界面层（简称界面层，即IL）的制造至关重要。
当半导体技术的工艺节点发展到32nm及以下，在应用高k金属栅极技术的半导体器件中，界面层的厚度将进一步减小（相对于工艺节点大于32nm的情况）。在现有技术中，I/O区界面层（指用作I/O区的器件的界面层）与核心区界面层（指用作核心区的器件的界面层）一般采用不同的厚度，并且在不同的工艺中形成。I/O区界面层一般采用表面掺氮的二氧化硅（即，I/O区界面层包括两层，位于下方的二氧化硅和位于其上的氮氧化硅）。现有技术中，一般采用DHF一种刻蚀液在一步工艺中刻蚀去除I/O区界面层位于核心区的部分。由于DHF对氮氧化硅（SiON）的去除能力比较差，往往导致I/O区界面层位于核心区的部分很难被彻底去除。因此，导致去除时间非常长，大大降低了半导体器件的生产效率。
下面，结合附图1A至1E，对现有技术中的一种半导体器件的制造方法进行简要描述，以进一步说明现有技术所存在的上述问题。其中，图1A至1E示出了现有技术中的该半导体器件的制造方法是相关步骤形成的结构的示意图（剖视图），具体地，该半导体器件的制造方法包括如下步骤：
步骤E1：提供包括I/O区和核心（Core）区的半导体衬底100，在半导体衬底100上形成覆盖I/O区和核心（Core）区的I/O区界面层101。如图1B所示。
其中，I/O区界面层101，即，用于作为位于I/O区的器件的界面层。I/O区界面层101为双层结构，包括二氧化硅和位于其上的氮氧化硅，如图1B所示。也就是说，I/O区界面层101为上表面掺氮的二氧化硅。
示例性地，形成I/O区界面层101的方法包括：
步骤E1-1：提供包括I/O区和核心区的半导体衬底100，在半导体衬底100上形成覆盖I/O区和核心区的二氧化硅层101，形成的图形如图1A所示。
其中，形成二氧化硅层101的方法，可以为热氧化生长。
步骤E1-2：对二氧化硅层101进行解耦等离子体氮化(decoupledplasma nitration；DPN)处理和氮化后退火(post nitration anneal；PNA)处理。形成的图形，如图1B所示。
经过DPN处理和PNA处理，在二氧化硅层101的上表面掺杂了氮，即在二氧化硅层101的上部形成了氮氧化硅层。因此，完成了I/O区界面层101的制造。
步骤E2：在I/O区界面层101位于I/O区的部分的上方形成图形化的光刻胶102，形成的图形如图1C所示。
步骤E3：以图形化的光刻胶102为掩膜，利用DHF刻蚀去除I/O区界面层101位于核心区的部分。形成的图形，如图1D所示。
在利用DHF刻蚀去除I/O区界面层101位于核心区的部分的过程中，由于DHF对氮氧化硅（SiON）的去除能力比较差，导致消耗的去除时间非常长，大大降低了半导体器件的生产效率。并且，在该过程中，图形化的光刻胶102也会一并被刻蚀去除掉一部分，如图1D所示。
步骤E4：去除图形化的光刻胶102，在核心区形成核心区界面层103。形成的图形，如图1E所示。
在现有技术中，去除图形化的光刻胶102所采用的方法通常为湿法剥离（wet clean）。关于核心区界面层103，可以在后续工艺中予以保留作为核心区器件的界面层，也可以作为伪界面层而被去除，在此并不进行限定。
至此，完成了现有技术中的半导体器件的制造方法的部分相关步骤的介绍。在步骤E4之后，还可以包括：形成伪栅极结构，形成层间介电层，形成高k金属栅极的步骤等，在此不再赘述。
在上述半导体器件的制造方法中，在利用DHF刻蚀去除I/O区界面层101位于核心区的部分的过程中，由于DHF对氮氧化硅（SiON）的去除能力比较差，导致消耗的去除时间非常长，大大降低了半导体器件的生产效率。
因此，有必要提出一种新的半导体器件的制造方法，以解决现有技术中出现的上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
步骤S101：在半导体衬底上形成覆盖I/O区和核心区的I/O区界面层，其中，所述I/O区界面层包括二氧化硅层和位于其上的氮氧化硅层；
步骤S102：在所述I/O区界面层位于所述I/O区的部分的上方形成图形化的光刻胶；
步骤S103：以所述图形化的光刻胶为掩膜，利用第一刻蚀液刻蚀去除所述I/O区界面层的氮氧化硅层位于所述核心区的部分；
步骤S104：以所述图形化的光刻胶为掩膜，利用第二刻蚀液刻蚀去除所述I/O区界面层的二氧化硅层位于所述核心区的部分。
其中，所述步骤S101包括：
步骤S1011：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成覆盖所述I/O区和所述核心区的二氧化硅层；
步骤S1012：对二氧化硅层201进行解耦等离子体氮化处理和氮化后退火处理，以在所述二氧化硅层的上部形成氮氧化硅层。
其中，在所述步骤S1012中，氮掺杂的剂量为0.5E15-12E15原子/cm2。
其中，在所述步骤S103中，所述第一刻蚀液为SC1。
其中，所述SC1包括NH3、H2O2和H2O，并且NH3、H2O2和H2O三者的质量比为1:1:5-1:2:100。
其中，在所述步骤S103中，利用所述第一刻蚀液进行刻蚀的时间为10-300秒。
其中，在所述步骤S103中，所述SC1的温度为20℃-80℃。
其中，在所述步骤S104中，所述第二刻蚀液为DHF。
其中，在所述步骤S104中，在刻蚀去除所述I/O区界面层的二氧化硅层位于所述核心区的部分的过程中，所述图形化的光刻胶同时被刻蚀去除。
其中，在所述步骤S104之后还包括步骤S105：在所述核心区形成核心区界面层。
本发明的半导体器件的制造方法，在刻蚀去除I/O区界面层位于核心区的部分时，利用第一刻蚀液和第二刻蚀液分两步进行刻蚀，有针对性地分别去除氮氧化硅和二氧化硅，实现了在较短的时间内彻底去除I/O区界面层位于核心区的部分，提高了半导体器件的生产效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至1E为现有技术中一种半导体器件的制造方法的相关步骤形成的结构的示意图；
图2A至图2F为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的示意图；
图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A至图2F和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。图2A至图2F为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的示意图（剖视图）；图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
本发明实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供包括I/O区和核心（Core）区的半导体衬底200，在半导体衬底200上形成覆盖I/O区和核心（Core）区的I/O区界面层201。如图2B所示。
其中，I/O区界面层201，即，用于作为位于I/O区的器件的界面层。其中，I/O区界面层201为双层结构，包括二氧化硅层和位于其上的氮氧化硅层，如图2B所示。也就是说，I/O区界面层201为上表面经过氮掺杂处理的二氧化硅层。
示例性地，在本发明实施例中，形成I/O区界面层201的方法包括：
步骤A1-1：提供包括I/O区和核心区的半导体衬底200，在半导体衬底200上形成覆盖I/O区和核心区的二氧化硅层201，形成的图形如图2A所示。
其中，形成二氧化硅层201的方法，可以为热氧化生长或其他合适的方法。
步骤A1-2：对二氧化硅层201进行解耦等离子体氮化(decoupledplasma nitration；DPN)处理和氮化后退火(post nitration anneal；PNA)处理。形成的图形，如图2B所示。
需要解释的是，在本实施例中，图2B仅仅是为了示意经过DPN和PNA处理后，I/O区界面层201的微观结构发生了变化，但并不代表二氧化硅层201在经过DPN和PNA处理后的实际变化。
在本实施例中，经过DPN处理和PNA处理，在二氧化硅层201的上表面掺杂了氮，即在二氧化硅层201的上部形成了氮氧化硅层。经过掺氮处理的二氧化硅层201，即为I/O区界面层201。
经过解耦等离子体氮化(decoupled plasma nitration；DPN)处理后，二氧化硅层201的上表面或上表面附近的含氮量得到了提高，进而使得二氧化硅层201（也可称作I/O区界面层201）的等效氧化层厚度（EOT）变大。在本实施例中，经过DPN和PNA工艺，I/O区界面层201的氮掺杂剂量为0.5E15-12E15原子/cm2。这一剂量可以保证在二氧化硅层表面形成合适的氮掺杂比例，提高I/O区界面层201的等效氧化层厚度。
在本实施例中，进行解耦等离子体氮化(decoupled plasmanitration；DPN)的方法，可以采用现有技术中的常规的DPN方法。优选的是，在本实施例中，进行DPN处理的时间控制在10秒-180秒，以获得更好的氮化效果。
在本实施例中，氮化后退火的方法，可以采用现有技术中的各种退火方法，比如激光热退火等，在此并不进行限定。
本领域的技术人员可以理解，I/O区即输入/输出区，在半导体器件制造完成后，该区域形成有用于起输入/输出作用的器件。核心区（Core Area）也称内核区，即用于实现半导体器件的核心功能的区域。
作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。
步骤A2：在I/O区界面层201位于半导体衬底200的I/O区的部分的上方形成图形化的光刻胶202。形成的图形，如图2C所示。
形成图形化的光刻胶202的方法，可以为涂胶、曝光、显影等，在此并不进行限定。
步骤A3：以图形化的光刻胶202为掩膜，利用第一刻蚀液对I/O区界面层201位于半导体衬底200的核心区的部分进行刻蚀，去除I/O区界面层201中的氮氧化硅层位于半导体衬底200的核心区的部分。形成的图形，如图2D所示。
其中，第一刻蚀液，可以选用适宜刻蚀去除氮氧化硅的各种刻蚀液，比如磷酸等，在此并不进行限定。优选的，第一刻蚀液为SC1（即，NH3-H2O2-H2O）。利用SC1作为第一刻蚀液，可以快速彻底的去除I/O区界面层201中的氮氧化硅层位于半导体衬底200的核心区的部分，提高刻蚀效率。进一步的，在SC1中，NH3、H2O2和H2O三者的质量比为1:1:5-1:2:100，这一比例范围的SC1可以保证对氮氧化硅具有更快的刻蚀速率。其中，利用SC1进行刻蚀处理的时间可以根据实际情况进行设定，优选的，控制在10秒-300秒之间，以彻底去除拟去除的氮氧化硅层。进行刻蚀时，SC1的温度优选控制在20℃-80℃，以进一步提高刻蚀速率。
步骤A4：以图形化的光刻胶202为掩膜，利用第二刻蚀液继续对I/O区界面层201位于半导体衬底200的核心区的部分进行刻蚀，去除I/O区界面层201中的二氧化硅层位于半导体衬底200的核心区的部分。形成的图形，如图2E所示。
其中，第二刻蚀液，可以选用适宜刻蚀去除二氧化硅的各种刻蚀液，比如氢氟酸（HF）等，在此并不进行限定。优选的，第二刻蚀液为DHF（即，稀释的氢氟酸）。利用DHF作为第二刻蚀液，可以快速彻底的去除I/O区界面层201中的二氧化硅层位于半导体衬底200的核心区的部分，提高刻蚀效率。
在本步骤中，利用第二刻蚀液刻蚀I/O区界面层201中的二氧化硅层位于半导体衬底200的核心区的部分的过程中，图形化的光刻胶202也会同时被刻蚀掉一部分，如图2E所示。本领域的技术人员可以理解，如果对步骤A2中形成的图形化的光刻胶202的厚度以及步骤A4中的刻蚀时间进行调整，可以实现在步骤A4中恰好图形化的光刻胶被完全去除。如果实现这一效果，则可以省略后续去除图形化的光刻胶202的步骤。当然，如果在刻蚀的过程中没有完全去除图形化的光刻胶202，则在本实施例的步骤A4中，还包括去除图形化的光刻胶202的步骤。其中，去除图形化的光刻胶102的方法，优选采用湿法剥离（wet clean）。
在本实施例中，由于I/O区界面层201经过了等离子体氮化(DPN)处理和氮化后退火(PNA)处理，因此I/O区界面层201的等效氧化层厚度（EOT）变大，这就保证了I/O区界面层201的等效氧化层厚度可以满足实际设计需要，提高了半导体器件的性能。并且，由于经过DPN和PNA处理的I/O区界面层201具有更好的可靠性，因此其不易在去除图形化的光刻胶202的过程中造成损伤，可以改善半导体器件的负偏压温度不稳定性（Negative Bias TemperatureInstability），进一步保证半导体器件的性能。
在本实施例中，通过步骤A3和步骤A4两个步骤实现了对I/O区界面层位于核心区的部分的去除。由于在刻蚀去除I/O区界面层位于核心区的部分时，利用第一刻蚀液和第二刻蚀液分两步进行刻蚀，有针对性地分别去除氮氧化硅和二氧化硅，因而实现了在较短的时间内彻底去除I/O区界面层位于核心区的部分，提高了半导体器件的生产效率。
步骤A5：在半导体衬底200的核心区形成核心区界面层203。如图2F所示。
关于核心区界面层203，可以在后续工艺中予以保留作为核心区器件的界面层，也可以作为伪界面层而被去除，在此并不进行限定。
关于核心区界面层203，可以采用现有技术中各种适宜制作界面层的材料，本发明实施例并不进行限定。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。接下来，可以根据现有技术中的应用高k金属栅极技术进行半导体器件制造的方法，来完成整个半导体器件的制造。本领域的技术人员可以理解，上述步骤A1至A5仅为半导体器件的制造方法的所有步骤中的一部分步骤，不仅在步骤A5之后还可以包括其他步骤，在步骤A1之前以及步骤A1与A5之间，均可以包括其他步骤。关于其他步骤，均可以采用现有技术中的各种方法来实现，在此不再一一赘述。
本发明实施例的半导体器件的制造方法，在刻蚀去除I/O区界面层位于核心区的部分时，利用第一刻蚀液和第二刻蚀液分两步进行刻蚀，有针对性地分别去除氮氧化硅和二氧化硅，实现了在较短的时间内彻底去除I/O区界面层位于核心区的部分，提高了半导体器件的生产效率。该方法相对于现有技术中的采用DHF一种刻蚀液在一步工艺中刻蚀去除I/O区界面层位于核心区的部分的技术方案，所需要的总刻蚀时间更少，对I/O区界面层位于核心区的部分的去除更加彻底。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出相关制造工艺的流程。该方法具体包括：
步骤S101：在半导体衬底上形成覆盖I/O区和核心区的I/O区界面层，其中，所述I/O区界面层包括二氧化硅层和位于其上的氮氧化硅层；
步骤S102：在所述I/O区界面层位于所述I/O区的部分的上方形成图形化的光刻胶；
步骤S103：以所述图形化的光刻胶为掩膜，利用第一刻蚀液刻蚀去除所述I/O区界面层的氮氧化硅层位于所述核心区的部分；
步骤S104：以所述图形化的光刻胶为掩膜，利用第二刻蚀液刻蚀去除所述I/O区界面层的二氧化硅层位于所述核心区的部分。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：在半导体衬底上形成覆盖I/O区和核心区的I/O区界面层，其中，所述I/O区界面层包括二氧化硅层和位于其上的氮氧化硅层；
步骤S102：在所述I/O区界面层位于所述I/O区的部分的上方形成图形化的光刻胶；
步骤S103：以所述图形化的光刻胶为掩膜，利用第一刻蚀液刻蚀去除所述I/O区界面层的氮氧化硅层位于所述核心区的部分；
步骤S104：以所述图形化的光刻胶为掩膜，利用第二刻蚀液刻蚀去除所述I/O区界面层的二氧化硅层位于所述核心区的部分。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S101包括：
步骤S1011：提供包括I/O区和核心区的半导体衬底，在所述半导体衬底上形成覆盖所述I/O区和所述核心区的二氧化硅层；
步骤S1012：对二氧化硅层201进行解耦等离子体氮化处理和氮化后退火处理，以在所述二氧化硅层的上部形成氮氧化硅层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S1012中，氮掺杂的剂量为0.5E15-12E15原子/cm2。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述第一刻蚀液为SC1。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述SC1包括NH3、H2O2和H2O，并且NH3、H2O2和H2O三者的质量比为1:1:5-1:2:100。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，利用所述第一刻蚀液进行刻蚀的时间为10-300秒。
7.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述SC1的温度为20℃-80℃。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述第二刻蚀液为DHF。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，在刻蚀去除所述I/O区界面层的二氧化硅层位于所述核心区的部分的过程中，所述图形化的光刻胶同时被刻蚀去除。
10.如权利要求1至9任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括：
步骤S105：在所述核心区形成核心区界面层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190200.3A CN104183478A (zh) | 2013-05-21 | 2013-05-21 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190200.3A CN104183478A (zh) | 2013-05-21 | 2013-05-21 | 一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104183478A true CN104183478A (zh) | 2014-12-03 |
Family
ID=51964438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310190200.3A Pending CN104183478A (zh) | 2013-05-21 | 2013-05-21 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183478A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033717A (zh) * | 2015-03-11 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
| CN107452613A (zh) * | 2016-05-30 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108615669A (zh) * | 2016-12-12 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108735671A (zh) * | 2017-04-17 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN116013770A (zh) * | 2022-12-30 | 2023-04-25 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960289A (en) * | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
| US20040058558A1 (en) * | 2002-07-11 | 2004-03-25 | Hitomi Sakurai | Manufacturing method for a semiconductor device |
| CN102569090A (zh) * | 2010-12-31 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | Nmos晶体管的形成方法 |
-
2013
- 2013-05-21 CN CN201310190200.3A patent/CN104183478A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960289A (en) * | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
| US20040058558A1 (en) * | 2002-07-11 | 2004-03-25 | Hitomi Sakurai | Manufacturing method for a semiconductor device |
| CN102569090A (zh) * | 2010-12-31 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | Nmos晶体管的形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033717A (zh) * | 2015-03-11 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
| CN107452613A (zh) * | 2016-05-30 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108615669A (zh) * | 2016-12-12 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108735671A (zh) * | 2017-04-17 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN108735671B (zh) * | 2017-04-17 | 2021-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN116013770A (zh) * | 2022-12-30 | 2023-04-25 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
| CN116013770B (zh) * | 2022-12-30 | 2024-04-02 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102810481B (zh) | 半导体器件的制造方法 | |
| CN104183478A (zh) | 一种半导体器件的制造方法 | |
| CN103107066B (zh) | 一种光刻胶去除方法及半导体生产方法 | |
| CN104733313B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104183470A (zh) | 一种半导体器件的制造方法 | |
| TWI596767B (zh) | 於嵌入式矽鍺消除滑雪斜坡之光學鄰近校正擴大的虛擬電極 | |
| CN104637807B (zh) | 应用自对准双构图技术制作半导体器件的方法 | |
| JP2005526399A5 (zh) | ||
| JP2004006660A (ja) | 半導体装置の製造方法 | |
| KR100732591B1 (ko) | 반도체 장치의 제조 방법 | |
| CN105336703B (zh) | 一种半导体器件的制作方法 | |
| WO2013007073A1 (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
| CN104658899B (zh) | 一种蚀刻栅极介电层的方法 | |
| CN104716096A (zh) | 一种半导体器件的制造方法 | |
| CN103151311B (zh) | 一种半导体器件的制造方法 | |
| JP2003282869A (ja) | 半導体装置の製造方法 | |
| CN100479118C (zh) | 光致抗蚀剂的去除方法以及半导体元件的制造方法 | |
| CN107104145B (zh) | 场效应晶体管的制备方法和场效应晶体管 | |
| JP2013048161A (ja) | 半導体装置の製造方法 | |
| CN104183471A (zh) | 一种半导体器件的制造方法 | |
| JP4101130B2 (ja) | 半導体装置の製造方法 | |
| CN103094195B (zh) | 一种形成金属回路的方法 | |
| CN103681340A (zh) | 一种半导体器件及其制造方法 | |
| CN104934306B (zh) | 一种半导体器件间隙壁的制造方法 | |
| JPS6178138A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141203 |
|
| RJ01 | Rejection of invention patent application after publication |