CN107452613A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN107452613A CN107452613A CN201610369783.XA CN201610369783A CN107452613A CN 107452613 A CN107452613 A CN 107452613A CN 201610369783 A CN201610369783 A CN 201610369783A CN 107452613 A CN107452613 A CN 107452613A
- Authority
- CN
- China
- Prior art keywords
- layer
- nucleus
- grid oxic
- regions
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000926 separation method Methods 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 230000000802 nitrating effect Effects 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 5
- 101001053391 Homo sapiens Thyroxine 5-deiodinase Proteins 0.000 claims description 4
- -1 Nitrogen ion Chemical class 0.000 claims description 4
- 102100024373 Thyroxine 5-deiodinase Human genes 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 3
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 238000010348 incorporation Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000003153 chemical reaction reagent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- JQKHJQJVKRFMCO-SNAWJCMRSA-N nifurpirinol Chemical compound OCC1=CC=CC(\C=C\C=2OC(=CC=2)[N+]([O-])=O)=N1 JQKHJQJVKRFMCO-SNAWJCMRSA-N 0.000 description 1
- 229950009146 nifurpirinol Drugs 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical group O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 231100000572 poisoning Toxicity 0.000 description 1
- 230000000607 poisoning effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法包括:提供半导体衬底,所述半导体衬底上形成有隔离结构,所述隔离结构将所述半导体衬底分为I/O区域和核心区域,在所述半导体衬底上形成I/O栅极氧化层,并在所述I/O栅极氧化层表层形成氮氧化硅层;在所述氮氧化硅层上形成隔离层;在所述隔离层上形成暴露所述核心区域而遮蔽所述I/O区域的光刻胶层,并去除所述核心区域中的隔离层;去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成核心区栅极氧化层;去除所述I/O区域的光刻胶层;去除所述I/O区域的隔离层。该方法可以避免去除光刻胶的过程中引起心区出现硅表面和STI表面粗糙的问题。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体技术进入28nm及以下技术节点,核心(core)区栅极氧化层的厚度也逐渐缩小,并且逐渐被化学氧化层与高K材料的结合取代来克服诸如短沟道效应,实现低漏电流和高饱和电流。在集成电路制造中,通常会形成核心电路(比如逻辑电路、处理电路)和I/O(输入输出电路),而这两种电路的设计要求并不相同,因而需要制作相应的器件层。图1A~图1C示出了一种半导体器件的制造方法,其形成器件包括核心区和I/O区,该方法具体为在半导体衬底100上形成I/O栅极氧化层101,然后通过形成光刻胶层102以及曝光、显影等操作暴露核心区103,并通过常用的刻蚀工艺,比如采用DHF湿法刻蚀工艺去除核心区103中的I/O栅极氧化层101,然后通过SPM、SC1等试剂去除光刻胶层102和残余颗粒,之后再进行核兴区栅极氧化层的形成工艺。采用这种方法当核心区栅极达到期望要求(比如核心区栅极氧化层厚度达到期望要求)时,I/O栅极遇到NBTI(负偏压不稳定性)问题。
为改善I/O区的NBTI问题,对图1A~图1C所示的半导体器件的制作方法进行了改进,如图2A~图2C所示,该方法具体为在半导体衬底200上形成I/O栅极氧化层201,然后通过无电浆掺氮(即DPN,de-plasma nitrogen)和掺氮后退火(即PNA,post nitrogenanneal)工艺在I/O栅极氧化层201的表层形成氮氧化硅层202,然后通过形成光刻胶层203以及曝光、显影等操作暴露核心区204,并通过常用的刻蚀工艺,比如采用DHF湿法刻蚀工艺先去除核心区204中的氮氧化硅层202和I/O栅极氧化层201,然后通过SPM、SC1等试剂去除光刻胶层203和残余颗粒,之后再进行核兴区栅极氧化层的形成工艺。
虽然这种方法可以改善I/O区的NBTI问题,但是由于氮氧化硅层202易于造成光刻胶层203中毒,进而导致在后续通过SPM、SC1等试剂去除光刻胶层203和残余颗粒时,使核心区衬底硅和STI(用于分割核心区和I/O区)表面粗糙,如图2C和图3所示,这将影响核兴区栅极氧化层的形成以及核心区器件的性能。
因此,为解决上述技术问题,有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足,本发明提出一种半导体器件的制造方法,可以解决核心区出现衬底硅和STI表面粗糙的问题,避免后续形成的器件失效或性能下降。
本发明提供一种半导体器件的制造方法,所述方法包括:步骤S101:提供半导体衬底,所述半导体衬底上形成有隔离结构,所述隔离结构将所述半导体衬底分为I/O区域和核心区域,在所述半导体衬底上形成I/O栅极氧化层,并在所述I/O栅极氧化层表层形成氮氧化硅层;步骤S102:在所述氮氧化硅层上形成隔离层;步骤S103:在所述隔离层上形成暴露所述核心区域而遮蔽所述I/O区域的光刻胶层,并去除所述核心区域中的隔离层;步骤S104:去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成核心区栅极氧化层;步骤S105:去除所述I/O区域的光刻胶层;步骤S106:去除所述I/O区域的隔离层。
示例性地,所述I/O栅极氧化层通过炉式水蒸气湿式氧化或原位水气生成方法形成。
示例性地,通过无电浆掺氮工艺在所述I/O栅极氧化层掺入氮离子,并经过掺氮后退火工艺在所述I/O栅极氧化层表层形成氮氧化硅层。
示例性地,所述隔离层为多晶硅层。
示例性地,在所述步骤S104中采用DHF和DIO3来去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成栅极氧化层。
示例性地,在所述步骤S105中采用OK73溶剂去除所述I/O区域的光刻胶层。
示例性地,在所述步骤S106中采用TMAH去除所述I/O区域的隔离层。
本发明提供的半导体器件制造方法,通过在氮氧化硅层和光刻胶层之间设置隔离层,以防止氮氧化硅引起光刻胶中毒,进而导致在后续去除光刻胶的过程中引起心区出现硅表面和STI表面粗糙的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A~图1C示出了一种半导体器件的制造方法相关步骤形成的器件的结构的剖视图;
图2A~图2C示出了另一种半导体器件制造方法相关步骤形成的器件的结构的剖视图;
图3示出了图2A~图2C所示的半导体器件制造形成的器件存在的缺陷图示;
图4示出根据本发明一实施例的的半导体器件的制造方法的一种流程图;
图5A~图5F示出根据本发明一实施例的半导体器件的制造方法的相关步骤形成的器件的结构的剖视图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了在改善I/O区NBTI问题的同时,避免核心区出现硅表面和STI表面粗糙的问题,本发明提供了一种半导体器件的制造方法,如图4所示,该方法包括:步骤S101:提供半导体衬底,所述半导体衬底上形成有隔离结构,所述隔离结构将所述半导体衬底分为I/O区域和核心区域,在所述半导体衬底上形成I/O栅极氧化层,并在所述I/O栅极氧化层表层形成氮氧化硅层;步骤S102:在所述氮氧化硅层上形成隔离层;步骤S103:在所述隔离层上形成暴露所述核心区域而遮蔽所述I/O区域的光刻胶层,并去除所述核心区域中的隔离层;步骤S104:去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成核心区栅极氧化层;步骤S105:去除所述I/O区域的光刻胶层;步骤S106:去除所述I/O区域的隔离层。
本发明提供的半导体器件制造方法,通过在氮氧化硅层和光刻胶层之间设置隔离层,以防止氮氧化硅引起光刻胶中毒,进而导致在后续去除光刻胶的过程中引起心区出现硅表面和STI表面粗糙的问题。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面,参照图4以及图5A至图5F具体描述本发明的一个实施例的一种半导体器件的制造方法。其中,图4示出根据本发明一实施例的的半导体器件的制造方法的一种流程图;图5A~图5F示出根据本发明一实施例的半导体器件的制造方法的相关步骤形成的器件的结构的剖视图。
本实施例的半导体器件的制造方法,包括如下步骤:
步骤S101:提供半导体衬底,所述半导体衬底上形成有隔离结构,所述隔离结构将所述半导体衬底分为I/O区域和核心区域,在所述半导体衬底上形成I/O栅极氧化层,并在所述I/O栅极氧化层表层形成氮氧化硅层。
如图5A所示,提供半导体衬底500,所述半导体衬底500上形成有隔离结构(图未示),所述隔离结构将所述半导体衬底500分为I/O区域和核心区域,在所述半导体衬底500上形成I/O栅极氧化层501,并在所述I/O栅极氧化层表层形成氮氧化硅层502。
其中,半导体衬底500可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例中,半导体衬底500的构成材料选用单晶硅。
隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构,可以通过本领域常用的隔离结构形成方法形成。作为示例,在本实施,隔离结构为浅沟槽隔离结构,其通过在半导体衬底500上构图和刻蚀形成,比如先通过构图和刻蚀形成用于形成浅沟槽隔离结构的沟槽,然后通过向所述沟槽内填充隔离材料形成所述浅沟槽隔离结构。所述蚀刻工艺可以为干法蚀刻工艺或湿法刻蚀,干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述隔离材料包括但不限于:未掺杂硅玻璃(USG)、二氧化硅、氮化硅等。作为示例,在本实施例中,使用未掺杂硅玻璃(USG)作为隔离结构的隔离材料,其可通过诸如CVD等常用沉积工艺形成,在此不再赘述。
可以理解的是,在5A至图5F中出于简洁目的,并未示出隔离结构,然而其是本领域常用技术,其并不影响本领域技术人根据本发明公开的内容实施本发明。
I/O栅极氧化层501为热氧化物,其可以通过各种合适的热氧化法形成,即通过在含氧环境中氧化硅衬底表面来形成I/O栅极氧化层501。示例性地,在本实施例中,通过炉式水蒸气湿式氧化(furnace wet oxide)或原位水气生成(ISSG,in-situ streamgeneration)形成。这两种方法适于形成厚度较薄的热氧化层,因而作为本实施例的中优选方法。示例性地,I/O栅极氧化层501厚度为
示例性,在本实施例中氮氧化硅层502的形成过程为:首先通过无电浆掺氮(即DPN,de-plasma nitrogen)在I/O栅极氧化层501掺入氮离子,然后通过和掺氮后退火(即PNA,post nitrogen anneal)使所述氮离子与栅极氧化层501的硅氧结合,从而在所述I/O栅极氧化层501表层形成氮氧化硅层502。采用这种方法形成的氮氧化硅层502对氮氧化硅层502和栅极氧化层501之间的界面态影响较小,因而可以抑制NBTI问题。
步骤S102:在所述氮氧化硅层上形成隔离层。
如图5B所示,在所述氮氧化硅层502上形成隔离层503。示例性地,在本实施例中隔离层503为多晶硅层,其可以通过本领域长虹的PVD、CVD、ALD等方法形成。示例性地,在本实施例中通过低温ALD或高温炉(high temperature furanace)形成,厚度示例性为
步骤S103:在所述隔离层上形成暴露所述核心区域而遮蔽所述I/O区域的光刻胶层,并去除所述核心区域中的隔离层。
如图5C所示,在所述隔离层503上形成暴露所述核心区域505而遮蔽所述I/O区域的光刻胶层504,并去除所述核心区域505中的隔离层503。
光刻胶层504可以采用本领域常用的正性或负性光阻材料,然后通过曝光、显影等操作去除位于核心区域的部分,保留位于述I/O区域的部分从而在所述隔离层503上形成暴露所述核心区域505而遮蔽所述I/O区域的光刻胶层504。图5C示意性表示出核心区域505,位于核心区域505两侧的为I/O区域,其中核心区域505和I/O区域通过诸如浅沟槽隔离结构等分隔,图中出于简化目的,未示出隔离结构。
当形成所述光刻胶层504后,以光刻胶层504为掩膜通过合适的干法或湿法刻蚀工艺去除所述核心区域505中的隔离层503。所述干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述干法蚀刻的源气体可以包括Cl或其他合适气体。作为示例,在本实施例中,所述蚀刻为干法蚀刻,所述干法蚀刻的工艺参数包括:蚀刻气体包含Cl等气体,其流量分别为50sccm~500sccm、10sccm~100sccm,压力为2mTorr~50mTorr,其中,sccm代表立方厘米/分钟,mTorr代表毫毫米汞柱。
步骤S104:去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成栅极氧化层。
如图5D所示,去除所述核心区域505中氮氧化硅层502和I/O栅极氧化层501,并在所述核心区域505中形成核心区栅极氧化层506
示例性地,在本实施例中,采用DHF和DIO3来去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成栅极氧化层。具体地,通过DHF去除所述核心区域505中氮氧化硅层502和I/O栅极氧化层501,露出核心区域505中的衬底硅层,然后通过DIO3氧化衬底硅层形成化学氧化层,作为核心区栅极氧化层506。该核心区栅极氧化层与后续高K材料具有更好的界面性能,同时防止在后续去除光刻胶层和隔离层的过程中损伤核心区域中的衬底硅表面。
步骤S105:去除所述I/O区域的光刻胶层。
如图5E所示,去除所述I/O区域的光刻胶层504。
示例性地,在本实施例中通过OK73溶剂去除光刻胶层504。
步骤S106:去除所述I/O区域的隔离层。
如图5F所示,去除所述I/O区域的隔离层503。
示例性,在本实施例中,通过TMAH去除所述I/O区域的隔离层503。
至此完成了本实施半导体器件的所有步骤,可以理解的是,在上述步骤之前、之中或之后还可以包括其它步骤。比如栅极的形成、源漏极形成等,其采用本领域技术人员常见技术手段,在此不做赘述,并且其同样包含在本发明中。
本实施例的半导体器件制造方法,通过在氮氧化硅层和光刻胶层之间形成多晶硅层作为隔离层,借助多晶硅层隔离所述氮氧化硅层和光刻胶层,从而可以避免氮氧化硅引起光刻胶中毒,进而导致在后续去除光刻胶的过程中引起心区出现硅表面和STI表面粗糙的问题。
进一步地,在本实施例中,在去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成栅极氧化层的过程中,优选地通过DHF去除所述核心区域中氮氧化硅层和I/O栅极氧化层,露出核心区域中的衬底硅层,然后通过氧化衬底硅层形成化学氧化层,作为核心区栅极氧化层。该核心区栅极氧化层与后续高K材料具有更好的界面性能,同时防止在后续去除光刻胶层和隔离层的过程中损伤核心区域中的衬底硅表面。
此外,在本实施例中通过OK73溶剂和TMAH分别去除光刻胶层和多晶硅层,由于OK73溶剂通过溶解去除光刻胶而不是反应,且TMAH对多晶硅和氧化硅具有较高的选择性,因而可以进一步避免在去除光刻胶的过程中损伤衬底硅表面和STI表面。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (7)
1.一种半导体器件的制造方法,其特征在于,所述方法包括:
步骤S101:提供半导体衬底,所述半导体衬底上形成有隔离结构,所述隔离结构将所述半导体衬底分为I/O区域和核心区域,在所述半导体衬底上形成I/O栅极氧化层,并在所述I/O栅极氧化层表层形成氮氧化硅层;
步骤S102:在所述氮氧化硅层上形成隔离层;
步骤S103:在所述隔离层上形成暴露所述核心区域而遮蔽所述I/O区域的光刻胶层,并去除所述核心区域中的隔离层;
步骤S104:去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成核心区栅极氧化层;
步骤S105:去除所述I/O区域的光刻胶层;
步骤S106:去除所述I/O区域的隔离层。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述I/O栅极氧化层通过炉式水蒸气湿式氧化或原位水气生成方法形成。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,通过无电浆掺氮工艺在所述I/O栅极氧化层掺入氮离子,并经过掺氮后退火工艺在所述I/O栅极氧化层表层形成氮氧化硅层。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述隔离层为多晶硅层。
5.如权利要求1-4之一所述的半导体器件的制造方法,其特征在于,在所述步骤S104中采用DHF和DIO3来去除所述核心区域中氮氧化硅层和I/O栅极氧化层,并在所述核心区域中形成栅极氧化层。
6.如权利要求5所述的半导体器件的制造方法,其特征在于,在所述步骤S105中采用OK73溶剂去除所述I/O区域的光刻胶层。
7.如权利要求5所述的半导体器件的制造方法,其特征在于,在所述步骤S106中采用TMAH去除所述I/O区域的隔离层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610369783.XA CN107452613A (zh) | 2016-05-30 | 2016-05-30 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610369783.XA CN107452613A (zh) | 2016-05-30 | 2016-05-30 | 一种半导体器件的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107452613A true CN107452613A (zh) | 2017-12-08 |
Family
ID=60485585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610369783.XA Pending CN107452613A (zh) | 2016-05-30 | 2016-05-30 | 一种半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107452613A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116013770A (zh) * | 2022-12-30 | 2023-04-25 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6586339B1 (en) * | 1999-10-28 | 2003-07-01 | Advanced Micro Devices, Inc. | Silicon barrier layer to prevent resist poisoning |
CN102931073A (zh) * | 2011-08-11 | 2013-02-13 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
CN102945803A (zh) * | 2012-11-28 | 2013-02-27 | 上海华力微电子有限公司 | 制备无氮介质抗反射层薄膜的方法 |
CN103021839A (zh) * | 2012-11-28 | 2013-04-03 | 上海华力微电子有限公司 | 提高无氮介质抗反射层薄膜与光刻胶粘附力的方法 |
CN103345130A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 光刻返工刻蚀工艺 |
CN104183470A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN104183478A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN105051609A (zh) * | 2013-03-26 | 2015-11-11 | 东进世美肯株式会社 | 抗蚀剂下层膜组合物及利用其的图案形成方法 |
CN106033717A (zh) * | 2015-03-11 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
-
2016
- 2016-05-30 CN CN201610369783.XA patent/CN107452613A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6586339B1 (en) * | 1999-10-28 | 2003-07-01 | Advanced Micro Devices, Inc. | Silicon barrier layer to prevent resist poisoning |
CN102931073A (zh) * | 2011-08-11 | 2013-02-13 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
CN102945803A (zh) * | 2012-11-28 | 2013-02-27 | 上海华力微电子有限公司 | 制备无氮介质抗反射层薄膜的方法 |
CN103021839A (zh) * | 2012-11-28 | 2013-04-03 | 上海华力微电子有限公司 | 提高无氮介质抗反射层薄膜与光刻胶粘附力的方法 |
CN105051609A (zh) * | 2013-03-26 | 2015-11-11 | 东进世美肯株式会社 | 抗蚀剂下层膜组合物及利用其的图案形成方法 |
CN104183470A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN104183478A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103345130A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 光刻返工刻蚀工艺 |
CN106033717A (zh) * | 2015-03-11 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116013770A (zh) * | 2022-12-30 | 2023-04-25 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
CN116013770B (zh) * | 2022-12-30 | 2024-04-02 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4243671B2 (ja) | 集積回路構造及び形成方法 | |
CN100461430C (zh) | 半导体结构及其形成方法 | |
US9190313B2 (en) | Shallow trench isolation structures | |
JP4426833B2 (ja) | 二重ゲート型電界効果トランジスタおよびその製造方法 | |
US20060170029A1 (en) | Novel process for erase improvement in a non-volatile memory device | |
JP2013506289A (ja) | 酸素拡散バリア層を有する半導体デバイスおよびそれを製造するための方法 | |
US7705417B2 (en) | Semiconductor device and method of fabricating isolation region | |
US20180040625A1 (en) | Complementary sonos integration into cmos flow | |
US10867799B2 (en) | FinFET device and methods of forming same | |
US10559593B1 (en) | Field-effect transistors with a grown silicon-germanium channel | |
KR20210098818A (ko) | 더미 핀들 및 그의 형성 방법들 | |
TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
CN106972021A (zh) | 一种半导体器件及其制作方法、电子装置 | |
JPH10199968A (ja) | 半導体装置及び半導体装置の素子間分離溝の形成方法 | |
US10079242B2 (en) | Logic and flash field-effect transistors | |
JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
JP6031253B2 (ja) | ハイブリッドmosfetデバイスの製造方法およびそれにより得られるハイブリッドmosfet | |
CN108010835A (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN107452613A (zh) | 一种半导体器件的制造方法 | |
CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
JP2005136410A (ja) | シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板(hybridsubstrate)上のCMOS | |
US8987110B2 (en) | Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material | |
JP4110089B2 (ja) | 二重ゲート型電界効果トランジスタの製造方法 | |
US10680065B2 (en) | Field-effect transistors with a grown silicon-germanium channel | |
US20160133524A1 (en) | Methods for fabricating integrated circuits with improved active regions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171208 |