JP6031253B2 - ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ - Google Patents

ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ Download PDF

Info

Publication number
JP6031253B2
JP6031253B2 JP2012105801A JP2012105801A JP6031253B2 JP 6031253 B2 JP6031253 B2 JP 6031253B2 JP 2012105801 A JP2012105801 A JP 2012105801A JP 2012105801 A JP2012105801 A JP 2012105801A JP 6031253 B2 JP6031253 B2 JP 6031253B2
Authority
JP
Japan
Prior art keywords
layer
iii
region
mosfet
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012105801A
Other languages
English (en)
Other versions
JP2012248830A (ja
Inventor
トマ・イグレク・ホフマン
マティ・カイマックス
ニアム・ウォルドロン
ヘールト・ハリングス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2012248830A publication Critical patent/JP2012248830A/ja
Application granted granted Critical
Publication of JP6031253B2 publication Critical patent/JP6031253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本明細書は、ＩＶ族半導体材料を含む第１チャネルを有する第１ＭＯＳＦＥＴと、ＩＩＩ−Ｖ族半導体材料を含む第２チャネルを有する第２ＭＯＳＦＥＴとを含むハイブリッドＭＯＳＦＥＴデバイスを製造する方法に関する。
本明細書は、また、ここで記載された製造方法を用いて得られるハイブリッドＭＯＳＦＥＴデバイスに関する。
高移動度デバイス（Ｇｅチャネル、ＩＩＩ−Ｖ化合物チャネル）は、１１ｎｍノードおよびそれを超える場合に考えられるデバイス小型化の選択肢の１つである。システムオンチップ（ＳｏＣ）の応用では、全ての異なる性能の要求（高性能コアＣＭＯＳ、周辺（アナログ、Ｉ／Ｏ）、高電圧デバイス、ＥＳＤ、ＲＦ）に同時に答えるために、シリコン基板上で、高移動度デバイスが標準Ｓｉ相補型金属酸化物半導体（ＣＭＯＳ）と集積化されるであろうことが信じられる。
ｐＭＯＳのための公知の解決は、シリコン上に直接ＳｉＧｅまたはＧｅの量子井戸を成長させることにより、量子井戸デバイスを形成することである。しかしながら、ｎＭＯＳのために最も高いポテンシャルを有するＩＩＩ−Ｖ化合物デバイスは、十分に高い移動度を与えるために、例えばＩｎＡｓやＩｎＧａＡｓのようなチャネル材料が必要である。それらの後者の材料は、シリコンに対して非常に大きな格子不整合を有し、それゆえにバッファまたは積層の上への成長を必要とする。
ＩＩＩ−ＶｎＭＯＳデバイスのフットプリント（foot-print）の損失を避けるために、バッファ層は十分に薄くて、約２５０ｎｍから３００ｎｍの、典型的なシャロウトレンチ分離（ＳＴＩ）のトレンチ深さ内にフィットできなければならない。また、全ての格子不整合欠陥が制限されて、臨界表面領域に伝わらないようにしなければならない。しかしながら、それらの２つの要求は、相反し、それらの困難を回避するために代わりの製造方法が要求される。
本発明の目的は、ハイブリッドＭＯＳＦＥＴデバイス中のバッファ層の存在が避けられる、ハイブリッドＭＯＳＦＥＴデバイスの代わりの製造方法を提供することである。
本発明の目的は、最初の独立請求項の工程を含む方法を用いて、この説明により達成される。
本発明の他の目的は、改良された特性を有するハイブリッドＭＯＳＦＥＴデバイスを提供することである。
この他の目的は、第２の独立請求項のハイブリッドＭＯＳＦＥＴデバイスを用いて、この説明により達成される。
この説明の最初の形態では、ハイブリッドＭＯＳＦＥＴの製造方法が記載され、ハイブリッドＭＯＳＦＥＴは、第１チャネル材料を有する第１ＭＯＳＦＥＴと、第２チャネル材料を有する第２ＭＯＳＦＥＴとを含み、この方法は以下の工程、即ち、
少なくとも第１領域に、第１チャネル材料として機能するのに適したＩＶ族半導体材料の半導体層を含む第１基板を提供する工程と、
露出した絶縁体層に覆われて、これと接続するＩＩＩ−Ｖ層を含む第２基板であって、ＩＩＩ−Ｖ層は、第２チャネル材料として機能するのに適したＩＩＩ−Ｖ化合物を含む第２基板を供給する工程と、
第１基板を第２基板にダイレクト基板ボンディングして、ＩＩＩ−Ｖオン絶縁体スタックを第１基板上に形成する工程であって、ＩＩＩ−Ｖオン絶縁体スタックは、第１領域と第２領域の上で第１基板を覆いこれと接続する絶縁体層と、第１領域と第２領域の上で絶縁体層を覆いこれと接続するＩＩＩ−Ｖ層とを含む工程と、
第１領域のＩＩＩ−Ｖ層と絶縁体層とを選択的に除去して、第１領域で半導体層を露出させる工程と、
第１領域で露出した半導体層の上に、第１ＭＯＳＦＥＴの第１ゲートスタックを形成する工程と、
第２領域で、ＩＩＩ−Ｖ層の上に第２ＭＯＳＦＥＴの第２ゲートスタックを形成する工程と、を含む。
この第１の形態では、ＩＩＩ−Ｖオン絶縁体スタックは、第１基板の上側に、後で接続される分離した基板の上側に形成される。この方法では、第１基板に存在するバッファ層や層のスタックの上に、ＩＩＩ−Ｖ化合物材料を成長する従来技術の工程が避けられる。結果として、第１基板中でのそのようなバッファや層のスタックの必要性が避けられる。結果のハイブリッドＭＯＳＦＥＴデバイスは、このように、そのようなバッファや層のスタックを含まなくとも良く、従来技術のデバイスに比較して膜厚を低減でき、そして格子不整合欠陥をより少なくできる。更に、それらの製造は、完全にＣＭＯＳと互換性を有し、バッファ層アプローチを用いる製造中に形成される応力を避けることができる。
第２の形態では、本説明は、またＣＭＯＳプロセス技術のためにハイブリッド集積スキームに関連し、これにより、ＩＩＩ−Ｖ化合物材料を含むチャネルを有するｎＭＯＳ高移動度デバイスが、ｐＭＯＳ高移動度デバイスおよび／またはＣＭＯＳ周辺デバイスと同時に、同じ基板上に形成される。ｎＭＯＳ高移動度デバイスは、埋め込み絶縁体（ＩＩＩ−Ｖオン絶縁体）を有する領域の上に形成され、これは第１の形態に関して記載された工程を用いて形成されても良く、一方、他のデバイス、即ちｐＭＯＳ高移動度デバイスおよび／またはＣＭＯＳ周辺デバイスはバルクＳｉ上に直接形成されても良い。
記載の具体例では、第１および第２のゲートスタック、特にｎＭＯＳ高移動度デバイスのゲートスタックおよびｐＭＯＳ高移動度デバイスのゲートスタックが、同時に形成されても良い。これは、ゲートスタックの形成に先立って、第１の形態に関して記載された工程が実質的にプレーナー構造になるという事実により可能になる。
明細の具体例では、工程、特に第１領域の露出した半導体層の上に第２のＩＶ族半導体材料を成長する工程で、第２のＩＶ族半導体材料は第１チャネル材料として機能するのに好ましい工程が、ゲートスタックの作製前に、構造を更に平坦化するために導入されても良い。
明細の具体例では、以下の工程：ＩＩＩ−Ｖオン絶縁体スタックを除去し、第２ＭＯＳＦＥＴのソース領域およびドレイン領域に対応する領域中の第１基板中にリセスを形成し、続いて第２ＭＯＳＦＥＴのソース領域およびドレイン領域のそれぞれにドープされたＩＶ族半導体材料を選択的に再成長させ、続いて第１および第２のＭＯＳＦＥＴのソース領域およびドレイン領域のそれぞれに、ソースコンタクトとドレインコンタクトを同時に形成する工程を、ゲートスタックの形成に続いて行っても良い。
この明細の具体例では、ハイブリッドＭＯＳＦＥＴデバイスは、更に、ＩＶ族半導体材料を含む第３チャネルを有する第３ＭＯＳＦＥＴを含んでも良い。第３ＭＯＳＦＥＴは、第１ＭＯＳＦＥＴと同じでも良く、第１ＭＯＳＦＥＴと同時に作製しても良い。
明細は、更に以下の記載と添付された図面の手段により明確にされる。
本明細の具体例にかかるダイレクトウエハボンディングを模式的に示す。 本明細の具体例にかかるダイレクトウエハボンディングを模式的に示す。 本明細の具体例にかかるダイレクトウエハボンディングを模式的に示す。 本明細の第１の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第１の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第１の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第２の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第２の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第２の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第２の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の第２の具体例にかかるハイブリッドＭＯＳＦＥＴの製造方法を模式的に示す。 本明細の具体例にかかる第１ＭＯＳＦＥＴおよび第２ＭＯＳＦＥＴの上に同時にＳ／Ｄコンタクトを形成する方法を模式的に示す。 本明細の具体例にかかる第１ＭＯＳＦＥＴおよび第２ＭＯＳＦＥＴの上に同時にＳ／Ｄコンタクトを形成する方法を模式的に示す。 本明細の具体例にかかる第１ＭＯＳＦＥＴおよび第２ＭＯＳＦＥＴの上に同時にＳ／Ｄコンタクトを形成する方法を模式的に示す。 本明細の具体例にかかる第１ＭＯＳＦＥＴおよび第２ＭＯＳＦＥＴの上に同時にＳ／Ｄコンタクトを形成する方法を模式的に示す。
本明細は、特定の具体例について、添付図面を参照しながら説明するが、本明細はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本明細の実施の実際の縮小には対応していない。
更に、明細や請求の範囲中の、第１、第２、第３等の用語は、類似の要素の間で区別するために使用され、連続的、または時間的な順序を表す必要はない。用語は、適当な状況下で入替え可能であり、明細の具体例は、ここに記載や図示されたものと異なる順序によっても操作できる。
また、明細や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された明細は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
また、「好ましくは」として言及されるが、多くの具体例は、明細の範囲を限定するよりもむしろ、明細が実行できるような例示的な方法として解釈される。
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素や方法に限定して解釈すべきでなく、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分の存在を明記したと解釈される必要があり、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではなく、むしろ本明細に関して、単に数えられたデバイスの成分がＡとＢであり、更に、請求項は、それらの成分の均等物を含むと解釈されるべきである。
以下の、この記載にかかる好適な具体例は、ＩＶ族半導体材料を含む第１チャネルを有する第１ＭＯＳＦＥＴと、ＩＩＩ−Ｖ化合物材料を含む第２チャネルを有する第２ＭＯＳＦＥＴとを含むハイブリッドＭＯＳＦＥＴデバイスの製造を表す。デバイスは、更に、ＩＶ族半導体材料を含む第３チャネルを有する第３ＭＯＳＦＥＴを含んでも良い。
好適な具体例は、ＣＭＯＳプロセス技術のハイブリッド集積スキームを提供し、これにより、ＩＩＩ−Ｖ化合物材料を含むチャネルを有するｎＭＯＳ高移動度デバイスが、ｐＭＯＳ高移動度デバイスおよび／またはＣＭＯＳ周辺デバイスと同じ基板上に、同時に形成される。ｎＭＯＳ高移動度デバイスは、埋め込み絶縁体を有する領域（ＩＩＩ−Ｖオン絶縁体）の上に形成され、ｐＭＯＳ高移動度デバイスおよび／またはＣＭＯＳ周辺デバイスのような他のデバイスはバルクＳｉ上に直接形成される。好適には、ｐＭＯＳ高移動度デバイスは、ゲルマニウム含有チャネルを有する。好適には、ＣＭＯＳ周辺デバイスは、シリコン含有チャネルを有する。
図１Ａ〜図１Ｆを参照して、以下の工程を含むハイブリッドＭＯＳＦＥＴの製造方法について説明する。
図１Ａは、従来技術において知られ、それゆえに更に説明する必要のない方法で、分離基板上にＩＩＩ−Ｖオン絶縁体スタック（Ｃ）が製造されることが示される。ここでは第２基板またはハンドルウエハと呼ばれるこの分離基板は、基板層のスタック（１００’）、段階的な（graded）バッファ層（１０２）、ＩＩＩ−Ｖ化合物活性層を形成するＩＩＩ−Ｖ化合物層（１０３）、および絶縁体層（１０４）を含む。基板層（１００’）はＳｉ基板（ウエハ）でも良く、その上にバッファ層（１０２）およびＩＩＩ−Ｖ化合物層（１０３）はエピタキシャル成長される。
更に、段階的なバッファ層（１０２）は、１またはそれ以上のサブレイヤを含み、それぞれのサブレイヤは、２元化合物または３元化合物を含んでも良い。好適な具体例では、段階的なバッファ層（１０２）のサブレイヤは、エッチストップとして機能し、即ち、基板層（１００’）と、基板（１００’）とエッチストッパ層との間の段階的なバッファ層の層とは異なる化学剤で除去できる。
更に、ＩＩＩ−Ｖ層（１０３）は１またはそれ以上のサブレイヤを含み、それぞれのサブレイヤは、２元化合物または３元化合物を含んでも良い。特定の例では、ＩＩＩ−Ｖ層（１０３）はＩｎＧａＡｓまたはＩｎＡｓを含む。
絶縁体層（１０４）は、好適には、誘電体ボンディング層として機能するのに適した酸化物である。特定の具体例では、絶縁体層（１０４）は、シリコン酸化物またはアルミニウム酸化物を含む。
図１Ｂは、好適にはバルク半導体基板（１００）である第１基板、即ちデバイスウエハが提供されることを示す。第１領域（Ｉ、Ｉ’）と第２領域（ＩＩ）は、半導体基板（１００）にシャロウトレンチ分離パターン（１０５、１０５’）を規定して形成される。特定の具体例では、ＩＶ族半導体材料（１０７、１０８）は、シリコンおよび／またはゲルマニウムを含む。更に特定の具体例では、ＩＶ族半導体材料（１０７、１０８）はゲルマニウムである。
図１Ｃは、第１基板（Ａ）と第２基板（Ｂ）とのダイレクト基板ボンディングであり、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）が第１基板（Ａ）上に形成され、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）は、第１領域（Ｉ、Ｉ’）と第２領域（ＩＩ）の上の第１基板（Ａ）の上でこれと接続する絶縁体層（１０４）と、第１領域（Ｉ、Ｉ’）と第２領域（ＩＩ）上の絶縁体層（１０４）の上でこれと接続するＩＩＩ−Ｖ層（１０３）とを含む。
図１Ｄは、好適にはエッチングによる、ダイレクト基板ボンディング後の、ＩＩＩ−Ｖ層を露出させるための半導体基板（１００’）および段階的なバッファ層（１０２）の除去を示す。
図１Ｅは、ＩＩＩ−Ｖ層（１０３）と絶縁体層（１０４）を、第１領域（Ｉ、Ｉ’）で選択的に除去する工程を示し、これにより、第１領域（Ｉ、Ｉ’）で半導体基板（１０７、１０８）を露出させる。
図１Ｆは、第１領域（Ｉ、Ｉ’）で露出した半導体材料の上に第１ＭＯＳＦＥＴおよび第３ＭＯＳＦＥＴの第１および第２ゲートスタック（１０９、１０９’）を形成する工程と、第２領域（ＩＩ）でＩＩＩ−Ｖ層の上に第２ＭＯＳＦＥＴの第２ゲートスタック（１０９”）を形成する工程とを示す。それらの工程は、好適には、しかし本質的には、同時に行われる。
図１Ａ〜図１Ｆのシーケンスでは、シャロウトレンチ分離パターン（１０５、１０５’）が、基板（１００）上にＩＩＩ−Ｖオン絶縁体スタック（Ｃ）の前に（を形成するのに先立って）、半導体基板（１００）に形成される。代わりに、図２Ａ〜図２Ｂに示すように、シャロウトレンチ分離パターン（２０５、２０５’）が、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ、２０３−２０４）が基板（２００）にボンディグされた後に、形成されても良い。
図１Ａ〜図１Ｆのシーケンスでは、第１および第３のゲートスタック（１０９、１０９’）が、第２領域（ＩＩ）において、ＩＩＩ−Ｖオン絶縁体スタックの除去により露出した基板（１００）の半導体材料の上に直接形成される。代わりに、図２Ｃ〜図２Ｅに示すように、第１領域（Ｉ、Ｉ’）において、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）を除去した後、第２のＩＶ族半導体材料（２０７、２０８）が、第１領域（Ｉ、Ｉ’）の半導体基板の上にその後に成長され、この第２のＩＶ族半導体材料は、第１チャネル材料として機能するのに適している。特定の具体例では、第２のＩＶ族半導体材料（２０７、２０８）は、シリコンおよび／またはゲルマニウムを含む。図２Ａ〜図２Ｅの具体例では、構造は、更にゲートスタック（２０９、２０９’、２０９”）の形成前に平坦化される。
この明細の多くの具体例では、第１ＭＯＳＦＥＴはｐ−ＭＯＳＦＥＴで、第２ＭＯＳＦＥＴはｎ−ＭＯＳＦＥＴである。
この明細の多くの具体例では、ハイブリッドＭＯＳＦＥＴデバイスは、第３領域（Ｉ’）の上の第３ＭＯＳＦＥＴを含みことができる。それらの具体例では、第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴが上述のように第１領域（Ｉ）と第２領域（ＩＩ）の上にそれぞれ形成され、共に高性能ＣＭＯS（コア）デバイスを形成する。第３ＭＯＳＦＥＴ（例えばＣＭＯＳ周辺）は、Ｓｉバルク基板（１００、２００、３００）の上に直接形成される。ゲートパターニングと３つのＭＯＳＦＥＴを集積する更なるプロセスは同時に行われても良い。
追加の集積の挑戦は、ＮｉＳｉのようなシリサイドコンタクトスキームが一般に用いられるＳｉ系やＳｉＧｅ系のデバイスのような他のデバイスと好適には互換性のある集積スキームを用いた良好なコンタクト領域の形成である。
明細の方法は、以下の工程を有する図３Ａ〜図３Ｄのシーケンスにより、この挑戦に取り組む。図３Ｃは、第２ＭＯＳＦＥＴ（ＩＩ）のソース（Ｓ）およびドレイン（Ｄ）に対応する領域で、更にＩＩＩ-Ｖ絶縁体スタック（Ｃ）を除去し、半導体基板（３００）中にリセスを形成する。続いて、第２ＭＯＳＦＥＴのソース（３０１）およびドレイン（３０１’）のリセスのそれぞれでドープされたＩＶ族半導体材料の選択エピタキシャル再成長が行われ、その後に、第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴの上に同時にソースコンタクトとドレインコンタクトを形成する。
それらの追加のプロセス工程は、高移動度デバイスとＳｉＣＭＯＳ周辺デバイスの双方に対して、例えばＮｉシリサイドのような同一コンタクトスキームを用いることができる。Ｓ／Ｄ領域のエピタキシャル再成長のためのプロセス条件は、成長温度がＩＩＩ−Ｖチャネル材料と互換性があるように適用されても良い。
明細の異なる具体例では、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）は、１５ｎｍより薄い膜厚、好適には１０ｎｍより薄い膜厚を有しても良い。換言すれば、絶縁体層（１０４）とＩＩＩ−Ｖ層（１０３）との膜厚の合計は、１５ｎｍより薄く、好適には１０ｎｍより薄い。１５ｎｍより薄いＩＩＩ−Ｖオン絶縁体スタック（Ｃ）の全膜厚は、第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴのゲートスタックのパターニングを同時に行い、集積スキームを十分に単純化することを可能にする。

Claims (14)

  1. 第１チャネル材料を有する第１ＭＯＳＦＥＴと、第２チャネル材料を有する第２ＭＯＳＦＥＴとを含むハイブリッドＭＯＳＦＥＴデバイスの製造方法であって、
    少なくとも第１領域（Ｉ、Ｉ’）に、第１チャネル材料として機能するのに適したＩＶ族半導体材料の半導体層（１０７、１０８、２０７、２０８）を含む第１基板（Ａ）を提供する工程と、
    露出した絶縁体層（１０４）に覆われて、これと接続するＩＩＩ−Ｖ層（１０３）を含む第２基板（Ｂ）であって、ＩＩＩ−Ｖ層は、第２チャネル材料として機能するのに適したＩＩＩ−Ｖ化合物を含む第２基板を供給する工程と、
    第１基板（Ａ）を第２基板（Ｂ）にダイレクト基板ボンディングして、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）を第１基板（Ａ）上に形成する工程であって、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）は、第１領域（Ｉ、Ｉ’）と第２領域（ＩＩ）の上で第１基板（Ａ）を覆いこれと接続する絶縁体層（１０４、２０４、３０４）と、第１領域（Ｉ、Ｉ’）と第２領域（ＩＩ）の上で絶縁体層（１０４、２０４、３０４）を覆いこれと接続するＩＩＩ−Ｖ層（１０３、２０３、３０３）とを含む工程と、
    第１領域（Ｉ、Ｉ’）のＩＩＩ−Ｖ層（１０３、２０３、３０３）と絶縁体層（１０４、２０４、３０４）とを選択的に除去して、第１領域（Ｉ、Ｉ’）で半導体層（１０７、１０８、２０７、２０８）を露出させる工程と、
    第１領域（Ｉ、Ｉ’）で露出した半導体層の上に、第１ＭＯＳＦＥＴの第１ゲートスタック（１０９、１０９’）を形成する工程と、
    第２領域（ＩＩ）で、ＩＩＩ−Ｖ層の上に第２ＭＯＳＦＥＴの第２ゲートスタック（１０９”）を形成する工程と、を含み、
    シャロウトレンチ分離パターン（１０５、１０５’）は、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）がその上に形成される前に第１基板中に形成され、第２領域（ＩＩ）から第１領域（Ｉ、Ｉ’）を絶縁する方法。
  2. 第１ゲートスタックと第２ゲートスタックとは同時に形成される請求項１に記載の方法。
  3. 第２基板（Ｂ）は、最初に、半導体基板（１００’）、半導体基板の上の段階的なバッファ層（１０２）、段階的なバッファ層の上のＩＩＩ−Ｖ層（１０３、２０３、３０３）、およびＩＩＩ−Ｖ層（１０３、２０３．３０３）の上の絶縁体層（１０４、２０４、３０４）を含み、
    半導体基板（１００’）および段階的なバッファ層（１０２）は、ダイレクト基板ボンディングの後に、ＩＩＩ−Ｖ層を露出させるために除去される請求項１または２に記載の方法。
  4. ＩＶ族半導体材料（１０７、１０８）は、シリコンおよび／またはゲルマニウムを含む請求項１〜３のいずれかに記載の方法。
  5. 第１領域（Ｉ、Ｉ’）中のＩＩＩ−Ｖオン絶縁体スタック（Ｃ）を除去した後に、第１領域（Ｉ、Ｉ’）中の露出した半導体層の上に第２のＩＶ族半導体材料（２０７、２０８）が続いて成長され、第２のＩＶ族半導体材料は、第１チャネル材料として機能するのに適した請求項１〜４のいずれかに記載の方法。
  6. 第２のＩＶ族半導体材料（２０７、２０８）は、シリコンおよび／またはゲルマニウムを含む請求項１〜５のいずれかに記載の方法。
  7. 第１ＭＯＳＦＥＴはｐ−ＭＯＳＦＥＴで、第２ＭＯＳＦＥＴはｎ−ＭＯＳＦＥＴである請求項１〜６のいずれかに記載の方法。
  8. 更に、第２ＭＯＳＦＥＴ（ＩＩ）のソース領域およびドレイン領域に対応する領域で、ＩＩＩ−Ｖ絶縁体スタック（Ｃ）を除去し、半導体基板（３００）中にリセスを形成する工程と、続いて第２ＭＯＳＦＥＴのソース（３０１）およびドレイン（３０１’）の領域のそれぞれにドープされたＩＶ族半導体材料の選択エピタキシャル再成長を行い、その後に、第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴの上に同時にソースコンタクトとドレインコンタクトを形成する工程とを含む請求項１〜７のいずれかに記載の方法。
  9. 段階的なバッファ層（１０２）のサブレイヤは、エッチストップ層として機能する請求項１〜８のいずれかに記載の方法。
  10. 絶縁体層（１０４）は、誘電体ボンディング層として機能するのに適した酸化物を含む請求項１〜９のいずれかに記載の方法。
  11. 絶縁体層（１０４）は、シリコン酸化物またはアルミニウム酸化物を含む請求項１〜１０のいずれかに記載の方法。
  12. ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）は１５ｎｍより薄い膜厚を有する請求項１〜１１のいずれかに記載の方法。
  13. 第１チャネル材料を有する第１ＭＯＳＦＥＴと、第２チャネル材料を有する第２ＭＯＳＦＥＴとを含むハイブリッドＭＯＳＦＥＴデバイスであって、
    少なくとも第１領域（Ｉ、Ｉ’）に、第１チャネル材料として機能するのに適した、ＩＶ族半導体材料の露出した半導体層（１０７、１０８、２０７、２０８）を含む第１基板（Ａ）と、
    第１基板（Ａ）に接続されたＩＩＩ−Ｖオン絶縁体スタック（Ｃ）であって、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）は、第２領域（ＩＩ）の上で第１基板（Ａ）を覆いこれと接続する絶縁体層（１０４、２０４、３０４）と、第２領域（ＩＩ）の上で絶縁体層（１０４、２０４、３０４）を覆いこれと接続するＩＩＩ−Ｖ層（１０３、２０３、３０３）とを含み、ＩＩＩ−Ｖ層は第２チャネル材料として機能するのに適したＩＩＩ−Ｖ化合物を含む、ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）と、
    第１領域（Ｉ、Ｉ’）で露出した半導体層の上に直接形成され、絶縁体層とＩＩＩ−Ｖ層は存在しない第１ＭＯＳＦＥＴの第１ゲートスタック（１０９、１０９’）と、
    第２領域（ＩＩ）でＩＩＩ−Ｖ層の上に形成された第２ＭＯＳＦＥＴの第２ゲートスタック（１０９”）と、を含み、
    シャロウトレンチ分離パターン（１０５、１０５’）は、第１基板中に形成され、第２領域（ＩＩ）から第１領域（Ｉ、Ｉ’）を絶縁し、
    絶縁体層とＩＩＩ−Ｖ層は、シャロウトレンチ分離パターン（１０５、１０５’）の上にも形成されているハイブリッドＭＯＳＦＥＴデバイス。
  14. ＩＩＩ−Ｖオン絶縁体スタック（Ｃ）は、１５ｎｍより薄い膜厚を有する請求項１３に記載のハイブリッドＭＯＳＦＥＴデバイス。
JP2012105801A 2011-05-03 2012-05-07 ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ Active JP6031253B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161482129P 2011-05-03 2011-05-03
US61/482,129 2011-05-03

Publications (2)

Publication Number Publication Date
JP2012248830A JP2012248830A (ja) 2012-12-13
JP6031253B2 true JP6031253B2 (ja) 2016-11-24

Family

ID=46087497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012105801A Active JP6031253B2 (ja) 2011-05-03 2012-05-07 ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ

Country Status (3)

Country Link
US (1) US8912055B2 (ja)
EP (1) EP2521168B8 (ja)
JP (1) JP6031253B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396948B2 (en) * 2013-05-03 2016-07-19 Texas Instruments Incorporated Layer transfer of silicon onto III-nitride material for heterogenous integration
EP2849219A1 (en) * 2013-09-11 2015-03-18 IMEC vzw Method for manufacturing transistors and associated substrate
US9257407B2 (en) * 2013-10-28 2016-02-09 Qualcomm Incorporated Heterogeneous channel material integration into wafer
WO2015094219A1 (en) * 2013-12-18 2015-06-25 Intel Corporation Planar heterogeneous device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824162B2 (ja) * 1989-07-10 1996-03-06 日本電装株式会社 半導体装置およびその製造方法
US5064781A (en) 1990-08-31 1991-11-12 Motorola, Inc. Method of fabricating integrated silicon and non-silicon semiconductor devices
JP2605597B2 (ja) * 1993-09-09 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5894152A (en) 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
US6563143B2 (en) 1999-07-29 2003-05-13 Stmicroelectronics, Inc. CMOS circuit of GaAs/Ge on Si substrate
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7034362B2 (en) * 2003-10-17 2006-04-25 International Business Machines Corporation Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7208815B2 (en) 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
US7560322B2 (en) * 2004-10-27 2009-07-14 Northrop Grumman Systems Corporation Method of making a semiconductor structure for high power semiconductor devices
US7282425B2 (en) 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US7385257B2 (en) 2006-04-26 2008-06-10 International Business Machines Corporation Hybrid orientation SOI substrates, and method for forming the same
US7790528B2 (en) 2007-05-01 2010-09-07 Freescale Semiconductor, Inc. Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
US7749829B2 (en) * 2007-05-01 2010-07-06 Freescale Semiconductor, Inc. Step height reduction between SOI and EPI for DSO and BOS integration
KR101461206B1 (ko) 2007-05-17 2014-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
FR2917235B1 (fr) 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
EP2254148B1 (en) * 2009-05-18 2011-11-30 S.O.I.Tec Silicon on Insulator Technologies Fabrication process of a hybrid semiconductor substrate

Also Published As

Publication number Publication date
JP2012248830A (ja) 2012-12-13
US8912055B2 (en) 2014-12-16
US20120280326A1 (en) 2012-11-08
EP2521168B8 (en) 2018-01-10
EP2521168B1 (en) 2017-11-29
EP2521168A1 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
US8697523B2 (en) Integration of SMT in replacement gate FINFET process flow
US7298009B2 (en) Semiconductor method and device with mixed orientation substrate
JP4243671B2 (ja) 集積回路構造及び形成方法
US6995456B2 (en) High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7034362B2 (en) Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US8969155B2 (en) Fin structure with varying isolation thickness
EP2073267A1 (en) Method of fabricating multi-gate semiconductor devices and devices obtained
CN104350597A (zh) 具有混合沟道材料的场效应晶体管
JP2009200471A5 (ja)
JP2006527915A (ja) ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス
US11393916B2 (en) Methods for GAA I/O formation by selective epi regrowth
US9105746B2 (en) Method for manufacturing a field effect transistor of a non-planar type
US10283418B2 (en) Method of forming silicon germanium and silicon fins on oxide from bulk wafer
WO2012155830A1 (zh) 锗和iii-v混合共平面的绝缘体上硅（s0i）半导体结构及其制备方法
US8530355B2 (en) Mixed orientation semiconductor device and method
JP6031253B2 (ja) ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ
CN106653676B (zh) 衬底结构、半导体器件以及制造方法
US9754969B2 (en) Dual-material mandrel for epitaxial crystal growth on silicon
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel
US9356025B2 (en) Enhancing MOSFET performance with corner stresses of STI
WO2012003611A1 (zh) 半导体器件及其制作方法
KR20220107969A (ko) 3d 수평 나노시트 디바이스 성능 향상 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161024

R150 Certificate of patent or registration of utility model

Ref document number: 6031253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250