CN106033717A - 半导体器件制作方法、半导体器件及电子装置 - Google Patents
半导体器件制作方法、半导体器件及电子装置 Download PDFInfo
- Publication number
- CN106033717A CN106033717A CN201510107509.0A CN201510107509A CN106033717A CN 106033717 A CN106033717 A CN 106033717A CN 201510107509 A CN201510107509 A CN 201510107509A CN 106033717 A CN106033717 A CN 106033717A
- Authority
- CN
- China
- Prior art keywords
- layer
- cap
- silicon
- silicon oxynitride
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 57
- 239000010703 silicon Substances 0.000 claims abstract description 57
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 51
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 39
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 239000002253 acid Substances 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 238000010790 dilution Methods 0.000 claims description 7
- 239000012895 dilution Substances 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 239000004408 titanium dioxide Substances 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000007792 gaseous phase Substances 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成二氧化硅层；向所述二氧化硅层注入氮原子以形成氮氧化硅薄膜；在所述氮氧化硅薄膜上形成盖帽层；在所述盖帽层上涂覆光刻胶并曝光，以得到图形化的光刻胶层；以图形化的光刻胶层为掩膜，依次去除曝光的盖帽层、氮氧化硅薄膜和二氧化硅层；去除所述氮氧化硅薄膜上方图形化的光刻胶层；去除所述氮氧化硅薄膜上方的盖帽层，得到图形化的界面氧化层。本发明提供的半导体器件制作方法，由于设置有盖帽层在去除光刻胶时可以完全去除而不会有光刻胶残余，这样最终形成高质量的、没有光刻胶残余的界面氧化层。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。
背景技术
随着半导体技术的发展，集成电路尤其是超大规模集成电路中的晶体管的几何尺寸一直在不断缩小，器件关键尺寸已缩小到0.1μm的特征尺寸以下，尤其是28nm及以下技术节点可形成更小的晶体管，这些更小的晶体管需要高电容栅极电介质来控制短沟道效应。为了提高栅电容控制短沟道效应，一种方法是通过减小栅极氧化物的厚度来实现，但是减小栅极氧化物的厚度会增加栅极漏电流，当栅极氧化物厚度减小至3.0nm以下时，如果使用二氧化硅或氮氧化硅作为栅极电介质材料，则栅极漏电流会让晶体管无法正常工作。
为此，现有技术已提出的解决方案是采用高介电常数的材料取代二氧化硅从而允许沉积较厚的电介质来减小泄漏电流而不损害电性厚度。但引入高K材料后遇到的挑战是如何保持晶体管的高驱动电流。因为在高K栅堆叠中观察到严重的载流子迁移率下降问题，这归因于包括铪基薄膜在内的高K材料内部固有的声子模式引起的散射，为了消除这个问题，必须在硅和高K材料之间形成薄的氧化物界面层。
由于氮化硅K值比二氧化硅高，为了进一步增加等效栅极氧化物厚度(EOT)，使用了掺杂氮的界面氧化物。但是在氧化物中掺杂氮一个问题是如何在晶圆上形成不同厚度的氮氧化硅(SiON)薄膜而不损害SiON层。另一个问题是当在SiON上涂覆光刻胶(PR)时，界面处的高浓度氮会导致光刻胶层污染，并且光刻胶去除后光刻胶残余仍会保留。
因此，有必要提出一种新的制作方法，以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成二氧化硅层；向所述二氧化硅层注入氮原子以形成氮氧化硅薄膜；在所述氮氧化硅薄膜上形成盖帽层；在所述盖帽层上涂覆光刻胶并曝光，以得到图形化的光刻胶层；以图形化的光刻胶层为掩膜，依次去除曝光的盖帽层、氮氧化硅薄膜和二氧化硅层；去除所述氮氧化硅薄膜上方图形化的光刻胶层；去除所述氮氧化硅薄膜上方的盖帽层，得到图形化的界面氧化层。
本发明提供的半导体器件制作方法，在形成高K栅介质和半导体之间的界面氧化层时，再形成界面氧化层后先在该氧化层上形成盖帽层，然后再进行光刻等步骤，并且由于设置有盖帽层在去除光刻胶时可以完全去除而不会有光刻胶残余，这样最终形成的界面氧化层上没有光刻胶残余。
本发明另一方面提供一种半导体器件，其包括半导体衬底，位于所述半导体衬底上二氧化硅界面氧化层，以及位于所述二氧化硅界面氧化层表层的氮氧化硅薄膜，其中所述二氧化硅界面氧化层和氮氧化硅薄膜通过本发明的上述制作方法形成。
本发明提出的半导体器件，其界面氧化层表面没有光刻胶污染，具有良好的薄膜质量。
本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一实施方式的制作方法的工艺流程图；
图2A～图2G示出了根据本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图3A～图3F示出了根据本发明另一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明提供一种半导体器件制作方法，用于形成高K栅介质和半导体之间的界面氧化层，如图1所示，该方法包括：步骤S101，提供半导体衬底，在所述半导体衬底上形成二氧化层；步骤S102，向所述二氧化硅层注入氮原子以形成氮氧化硅薄膜；步骤S103，在所述氮氧化硅薄膜形成盖帽层；步骤S104，在所述盖帽层上涂覆光刻胶并曝光，以得到图形化的光刻胶层；步骤S105，以图形化的光刻胶层为掩膜，依次去除曝光的盖帽层、氮氧化硅薄膜和二氧化硅层；步骤S106，去除所述氮氧化硅薄膜上方图形化的光刻胶层；步骤S107，去除所述氮氧化硅薄膜上方的盖帽层，得到图形化的界面氧化层。
进一步地，所述盖帽层为氮化硅层、二氧化硅层中的一种或两种，盖帽层可通过沉积方法形成，其厚度可根据需要进行设置。
本发明提供的半导体器件制作方法，在形成高K栅介质和半导体之间的界面氧化层时，再形成界面氧化层后先在该氧化层上形成盖帽层，然后再进行光刻等步骤，并且由于设置有盖帽层在去除光刻胶时可以完全去除而不会有光刻胶残余，这样最终形成的界面氧化层上没有光刻胶残余。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面结合图2A～图2G对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，如图2A所示，提供半导体衬底200，并在半导体衬底200上形成二氧化层201。半导体衬底200可以是以下所提到的材料中的至少一种：硅、锗、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
二氧化硅层201可通过沉积方法形成，比如物理气相沉积、化学气相沉积、原子层沉积等方法，其厚度可根据需要进行设置，作为示例，在本实施例中，二氧化硅界面氧化层201的厚度为
接着，如图2B所示，向二氧化硅界面氧化层201注入氮原子以在二氧化硅界面氧化层201表层形成氮氧化硅薄膜202，以提高界面氧化层的介电常数。
作为示例，在本实施例中，氮氧化硅薄膜202中氮原子的浓度为1E14～1E16/cm2。
进一步地，为了有效克服使用高K材料带来的载流子迁移率下降问题，在本实施例中优选使用DPN(decoupled plasma nitridation)工艺来形成DPN氮氧化硅薄膜202，DPN氮化处理主要包括等离子氮处理及氮处理后的退火工艺。
接着，如图2C所示，在所述氮氧化硅薄膜202形成盖帽层203。
作为示例，在本实施例中，盖帽层203包括氮氧化硅薄膜202上的氮化钛(TiN)2030层和位于氮化钛(TiN)层上的二氧化硅层2031，其中该二氧化硅层2031为可选层，也就是说在某些实施例中该盖帽层203仅包括氮氧化硅薄膜202上的氮化钛(TiN)2030层，而不形成该二氧化硅层2031。氮化钛(TiN)层2030、二氧化硅层2031可通过PVD、CVD、ALD等沉积工艺形成，氮化钛(TiN)层2030的厚度为二氧化硅层2031的厚度为
接着，如图2D所示，在所述盖帽层203上形成光刻胶并曝光，以得到图形化的光刻胶层204。图形化的光刻胶层204的图形与所要形成的界面氧化层的图形一致。
接着，如图2E所示，以图形化的光刻胶层204为掩膜，通过湿法刻蚀去除盖帽层203、氮氧化硅薄膜202、二氧化硅层201被曝光的部分。
作为示例，在本实施中，使用稀释的氢氟酸(dilute HF)去除所述曝光的二氧化硅盖帽层2031，使用SC1或SC2去除曝光的氮化钛层盖帽层2030，使用稀释的氢氟酸去除所述曝光的氮氧化硅薄膜202和二氧化硅氧化层201。其中，dilute HF的浓度为0.01％～1％，SC1温度为20℃～60℃，NH4OH浓度为0.1％～10％，H2O2浓度为0.1％～10％，SC2温度为20℃～60℃，HCl浓度为0.1％～10％，H2O2浓度为0.1％～10％。
接着，如图2F所示，去除图形化的光刻胶层204。
作为示例，在本实施例中，使用SPM(Sulfuric-peroxide mix)去除图形化的光刻胶层204。其中SPM为98％浓度的H2SO4和30％浓度的H2O2以2:1～4:1的比例混合而成。
接着，如图2G所示，去除氮氧化硅薄膜202上方的盖帽层203，得到图形化的界面氧化层205。
作为示例，在本实施例中，使用稀释的氢氟酸(dilute HF)去除氮氧化硅薄膜202上方的二氧化硅盖帽层2031，使用SC1或SC2去除氮氧化硅薄膜202上方的氮化钛层盖帽层2030。其中，dilute HF的浓度为0.01％～1％，SC1温度为20℃～60℃，NH4OH浓度为0.1％～10％，H2O2浓度为0.1％～10％，SC2温度为20℃～60℃，HCl浓度为0.1％～10％，H2O2浓度为0.1％～10％。
至此完成了本实施例半导体器件制作方法的全部步骤，可以理解的是，在实际工艺中在本实施例半导体器件制作方法之前、之中或之后还可包括其他的半导体工艺，比如源漏形成工艺，高K材料形成工艺等等。
实施例二
下面结合图3A～图3F对本发明另一实施方式的半导体器件的制作方法做详细描述。
首先，如图3A所示，提供半导体衬底300，并在半导体衬底300形成二氧化硅层301。半导体衬底300可以是以下所提到的材料中的至少一种：硅、锗、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
二氧化硅层301可通过沉积方法形成，比如物理气相沉积、化学气相沉积、原子层沉积等方法，其厚度可根据需要进行设置，作为示例，在本实施例中，二氧化硅界面氧化层301的厚度为
接着，如图3B所示，向二氧化硅界面氧化层301注入氮原子以在二氧化硅界面氧化层301表层形成氮氧化硅薄膜302，以提高界面氧化层的介电常数。
作为示例，在本实施例中，氮氧化硅薄膜302中氮原子的浓度为1E14～1E16/cm2。
进一步地，为了有效克服使用高K材料带来的载流子迁移率下降问题，在本实施例中优选使用DPN(decoupled plasma nitridation)工艺来形成DPN氮氧化硅薄膜302，DPN氮化处理主要包括等离子氮处理及氮处理后的退火工艺。
接着，如图3C所示，在所述氮氧化硅薄膜302形成盖帽层303。
作为示例，在本实施例中，盖帽层303为二氧化硅层，其通过原子层沉积(ALD)形成，盖帽层303的厚度为
接着，如图3D所示，在所述盖帽层203上形成光刻胶并曝光，以得到图形化的光刻胶层304。图形化的光刻胶层304的图形与所要形成的界面氧化层的图形一致。
接着，如图3E所示，以图形化的光刻胶层304为掩膜，通过湿法刻蚀去除盖帽层303、氮氧化硅薄膜302、二氧化硅层301被曝光的部分。
作为示例，在本实施中，使用稀释的氢氟酸(dilute HF)去除所述曝光的二氧化硅盖帽层303、氮氧化硅薄膜202和二氧化硅氧化层201。其中，dilute HF的浓度为0.01％～1％。
接着，如图3F所示，去除图形化的光刻胶层304，和氮氧化硅薄膜302上方的盖帽层303，得到图形化的界面氧化层305。
作为示例，在本实施例中，使用SPM(Sulfuric-peroxide mix)去除图形化的光刻胶层304，使用稀释的氢氟酸(dilute HF)去除氮氧化硅薄膜302上方的二氧化硅盖帽层303。其中SPM为98％浓度的H2SO4和30％浓度的H2O2以2:1～4:1的比例混合而成，dilute HF的浓度为0.01％～1％。
至此完成了本实施例半导体器件制作方法的全部步骤。
实施例三
本发明还提供一种采用实施例一或二中所述的方法制作的半导体器件，包括半导体衬底，位于所述半导体衬底上二氧化硅界面氧化层，以及位于所述二氧化硅界面氧化层表层的氮氧化过薄膜，其中所述二氧化硅界面氧化层和氮氧化硅薄膜通过上述制作方法形成。
实施例四
本发明另外还提供一种电子装置，其包括前述的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以PDA为例进行示例，如图4所示。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (20)
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成二氧化硅层；
向所述二氧化硅层注入氮原子以形成氮氧化硅薄膜；
在所述氮氧化硅薄膜上形成盖帽层；
在所述盖帽层上涂覆光刻胶并曝光，以得到图形化的光刻胶层；
以图形化的光刻胶层为掩膜，依次去除曝光的盖帽层、氮氧化硅薄膜和二氧化硅层；
去除所述氮氧化硅薄膜上方图形化的光刻胶层；
去除所述氮氧化硅薄膜上方的盖帽层，得到图形化的界面氧化层。
2.根据权利要求1所述的制作方法，其特征在于，所述二氧化硅界面氧化层的厚度为
3.根据权利要求1所述的制作方法，其特征在于，所述氮氧化硅薄膜中氮原子的浓度为1E14～1E16/cm2。
4.根据权利要求1所述的制作方法，其特征在于，所述盖帽层包括氮化钛层。
5.根据权利要求4所述的制作方法，其特征在于，所述盖帽层还包括位于所述氮化钛层上的二氧化硅层。
6.根据权利要求4所述的制作方法，其特征在于，所述盖帽层通过物理气相沉积、化学气相沉积或原子层沉积形成。
7.根据权利要求4所述的制作方法，其特征在于，所述氮化钛盖帽层的厚度为
8.根据权利要求5所述的制作方法，其特征在于，所述二氧化硅盖帽层的厚度为
9.根据权利要求1所述的制作方法，其特征在于，所述盖帽层包括通过原子层沉积形成的二氧化硅层。
10.根据权利要求9所述的制作方法，其特征在于，所述二氧化硅层厚度为
11.根据权利要求5或9所述的制作方法，其特征在于，使用稀释的氢氟酸去除所述二氧化硅盖帽层。
12.根据权利要求4所述的制作方法，其特征在于，使用SC1或SC2去除所述氮化钛盖帽层。
13.根据权利要求1所述的制作方法，其特征在于，使用稀释的氢氟酸去除所述氮氧化硅薄膜和二氧化硅层。
14.根据权利要求1所述的制作方法，其特征在于，使用SPM去除所述氮氧化硅薄膜上方的光刻胶。
15.根据权利要求5或9所述的制作方法，其特征在于，使用稀释的氢氟酸和/或SC1或SC2去除所述氮氧化硅薄膜上方的盖帽层。
16.根据权利要求11所述的制作方法，其特征在于，所述稀释的氢氟酸浓度为0.01％～1％。
17.根据权利要求12所述的制作方法，其特征在于，所述SC1温度为20℃～60℃，NH4OH浓度为0.1％～10％，H2O2浓度为0.1％～10％。
18.根据权利要求12所述的制作方法，其特征在于，所述SC2温度为20℃～60℃，HCl浓度为0.1％～10％，H2O2浓度为0.1％～10％。
19.一种半导体器件，其特征在于，包括：半导体衬底，位于所述半导体衬底上二氧化硅界面氧化层，以及位于所述二氧化硅界面氧化层表层的氮氧化硅薄膜，其中所述二氧化硅界面氧化层和氮氧化硅薄膜通过权利要求1-18之一所述制作方法形成。
20.一种电子装置，其特征在于，包括如权利要求19所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510107509.0A CN106033717A (zh) | 2015-03-11 | 2015-03-11 | 半导体器件制作方法、半导体器件及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510107509.0A CN106033717A (zh) | 2015-03-11 | 2015-03-11 | 半导体器件制作方法、半导体器件及电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106033717A true CN106033717A (zh) | 2016-10-19 |
Family
ID=57150556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510107509.0A Pending CN106033717A (zh) | 2015-03-11 | 2015-03-11 | 半导体器件制作方法、半导体器件及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106033717A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298495A (zh) * | 2016-11-02 | 2017-01-04 | 苏州同冠微电子有限公司 | 一种半导体薄膜的制备方法 |
| CN107452613A (zh) * | 2016-05-30 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040058558A1 (en) * | 2002-07-11 | 2004-03-25 | Hitomi Sakurai | Manufacturing method for a semiconductor device |
| CN102456732A (zh) * | 2010-10-19 | 2012-05-16 | 格科微电子（上海）有限公司 | Mos晶体管及其制造方法、cmos图像传感器 |
| CN104183478A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104183470A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2015
- 2015-03-11 CN CN201510107509.0A patent/CN106033717A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040058558A1 (en) * | 2002-07-11 | 2004-03-25 | Hitomi Sakurai | Manufacturing method for a semiconductor device |
| CN102456732A (zh) * | 2010-10-19 | 2012-05-16 | 格科微电子（上海）有限公司 | Mos晶体管及其制造方法、cmos图像传感器 |
| CN104183478A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104183470A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452613A (zh) * | 2016-05-30 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN106298495A (zh) * | 2016-11-02 | 2017-01-04 | 苏州同冠微电子有限公司 | 一种半导体薄膜的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4719161B2 (ja) | トランジスタの製造方法 | |
| US8269289B2 (en) | Transistor device and methods of manufacture thereof | |
| US8673738B2 (en) | Shallow trench isolation structures | |
| TW201125044A (en) | Work function adjustment in high-k gate stacks including gate dielectrics of different thickness | |
| CN102460681A (zh) | 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压 | |
| CN105845725A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106601619B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US10020202B2 (en) | Fabrication of multi threshold-voltage devices | |
| CN106033717A (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN105826365A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105789203A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105244265A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105990119B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601679A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN110581175A (zh) | 一种pmos晶体管、pmos晶体管的制备方法及电子设备 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105336598A (zh) | 金属栅极功函数层的制备方法、半导体器件及制备方法 | |
| CN103730422B (zh) | 半导体器件制造方法 | |
| CN102148189B (zh) | 一种形成接触孔的方法 | |
| CN107665823A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN108022975A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106910709A (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161019 |