CN106601679A - 一种半导体器件及其制作方法、电子装置 - Google Patents

一种半导体器件及其制作方法、电子装置 Download PDF

Info

Publication number
CN106601679A
CN106601679A CN201510666379.4A CN201510666379A CN106601679A CN 106601679 A CN106601679 A CN 106601679A CN 201510666379 A CN201510666379 A CN 201510666379A CN 106601679 A CN106601679 A CN 106601679A
Authority
CN
China
Prior art keywords
layer
etch stop
contact etch
stop layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510666379.4A
Other languages
English (en)
Other versions
CN106601679B (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510666379.4A priority Critical patent/CN106601679B/zh
Publication of CN106601679A publication Critical patent/CN106601679A/zh
Application granted granted Critical
Publication of CN106601679B publication Critical patent/CN106601679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成接触蚀刻停止层；在所述接触蚀刻停止层上形成层间电介质；其中，在形成所述层间电介质之前，对所述接触蚀刻停止层表层执行处理工艺，以提高所述接触蚀刻停止层表层的界面性能。采用本发明提供的半导体器件制作方法，由于对所述接触蚀刻停止层表层执行处理工艺，提高了所述接触蚀刻停止层表层的界面性能，从而后续形成层间电介质与所述蚀刻停止层结合紧密，这样可以避免后续去除虚拟栅极所带来的层间电介质损伤，以及金属栅极平坦化后存在残余的问题。

Description

一种半导体器件及其制作方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体技术的发展，在大规模集成电路CMOS(互补金属氧化物)器件的几何尺寸一直在不断缩小，半导体器件的特征尺寸已经缩小到纳米级别，使用传统的SiO2作栅极氧化层时漏电流越来越大，人们提出了各种改进技术，比如使用高K栅介质材料和金属栅极，同时为了避免高温工艺对技术栅极的影响，对于20nm技术节点，后高K和金属栅极(gate last)工艺是优选的。
此外，随着CMOS器件的缩小，为了满足器件性能，等效氧化层厚度也缩小，比如在20nm技术节点，等效氧化层厚度(EOT)必须缩小到约1.1nm，而为了满足这一要求在后高K工艺中，需要使用化学氧化物来代替热氧化物在高K金属栅极下作界面层，以降低等效氧化层厚度(EOT)，因此之前形成的虚拟栅氧化物需要去除。但是当去除虚拟栅氧化物时，层间电介质(ILD)和栅极间隙壁会受到损伤，并且当沉积高K材料和金属栅极，并会由于这种损伤在金属栅极平坦化(CMP)后造成残余。
因此，有必要提出一种新的制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，在所述半导体衬底上形成接触蚀刻停止层；在所述接触蚀刻停止层上形成层间电介质；其中，在形成所述层间电介质之前，对所述接触蚀刻停止层表层执行处理工艺，以提高所述接触蚀刻停止层表层的界面性能。
进一步地，所述接触蚀刻停止层为氮化物层。
进一步地，所述处理工艺包括氧化工艺，通过所述氧化工艺使所述接触蚀刻停止层表层转变为氧化物层，以提高所述接触蚀刻停止层表层的界面性能。
进一步地，所述处理工艺还包括致密工艺，通过所述致密工艺提高所述氧化物层的致密度，以进一步提高所述接触蚀刻停止层表层的界面性能。
进一步地，所述制作方法用于后栅半导体工艺。
进一步地，在形成所述接触蚀刻停止层之前，所述制作方法还包括：在所述半导体衬底上形成虚拟栅极、源/漏极的步骤，所述虚拟栅极包括虚拟栅极氧化层、虚拟栅极电极层以及栅极间隙壁。
本发明提供的半导体器件制作方法，由于对所述接触蚀刻停止层表层执行处理工艺，提高了所述接触蚀刻停止层表层的界面性能，从而后续形成层间电介质与所述蚀刻停止层结合紧密，这样可以避免后续去除虚拟栅极所带来的层间电介质损伤，以及金属栅极平坦化后存在残余的问题。
本发明另一方面提供一种采用本发明上述方法制备的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底上形成的接触蚀刻停止层和层间电介质，所述接触蚀刻停止层包括底层和通过处理工艺具有高界面性能的表层。
进一步地，所述接触蚀刻停止底层为氮化物，所述接触蚀刻停止表层为氧化物。
进一步地，所述接触蚀刻停止表层为致密氧化物。
本发明提供的半导体器件，由于所述接触蚀刻停止层表层具有高界面性能，从而可使层间电介质与所述蚀刻停止层结合紧密，这样可以避免后续去除虚拟栅极所带来的层间电介质损伤，以及金属栅极平坦化后存在残余的问题，提高器件的良率和性能。
本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一实施方式的制作方法的步骤流程图；
图2A～图2C示出了根据本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图3示出了根据本发明一实施方式的半导体器件结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明提供一种半导体器件的制作方法，用于在后栅工艺中改善接触蚀刻停止层与层间电介质的界面性能，从而使接触蚀刻停止层与层间电介质结合紧密，避免在后续去除虚拟栅极的过程损伤层间电介质，该方法包括：提供半导体衬底，在所述半导体衬底上形成接触蚀刻停止层；在所述接触蚀刻停止层上形成层间电介质；其中，在形成所述层间电介质之前，对所述接触蚀刻停止层表层执行处理工艺，以提高所述接触蚀刻停止层表层的界面性能。
采用本发明提供的半导体器件制作方法，由于对所述接触蚀刻停止层表层执行处理工艺，提高了所述接触蚀刻停止层表层的界面性能，从而后续形成层间电介质与所述蚀刻停止层结合紧密，这样可以避免后续去除虚拟栅极所带来的层间电介质损伤，以及金属栅极平坦化后存在残余的问题。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图1以及图2A～图2C对本发明的半导体器件的制作方法做详细描述。
首先，执行步骤S101，提供半导体衬底，在所述半导体衬底上形成接触蚀刻停止层。
如图2A所示，提供半导体衬底200，在所述半导体衬底200上形成接触蚀刻停止层201。
其中，半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，半导体衬底200的构成材料选用单晶硅。
在半导体衬底可以形成有隔离结构，比如隔离结构201，其可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，可以通过本领域常用的隔离结构形成方法形成。作为示例，在本实施，隔离结构201为浅沟槽隔离结构，其通过在半导体衬底200上构图和刻蚀形成，比如先通过构图和刻蚀形成用于形成浅沟槽隔离结构201的沟槽，然后通过向所述沟槽内填充隔离材料形成所述浅沟槽隔离结构201。所述蚀刻工艺可以为干法蚀刻工艺或湿法刻蚀，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述隔离材料包括但不限于：未掺杂硅玻璃(USG)、二氧化硅、氮化硅等。作为示例，在本实施例中，使用未掺杂硅玻璃(USG)作为隔离结构201的隔离材料，其可通过诸如CVD等常用沉积工艺形成，在此不再赘述。
进一步地，作为示例，在本实施中，在半导体衬底上还形成虚拟栅极和源/漏极，其中虚拟栅极包括虚拟栅极氧化层202、虚拟栅极电极层203和间隙壁204。虚拟栅极可通过本领域常用的沉积、刻蚀等工艺形成，其中示例性地虚拟栅极氧化层202为二氧化硅层，其可通过热氧化或CVD等方法形成，虚拟栅极电极层为多晶硅层，其中可诸如PVD、CVD、ALD等工艺形成，间隙壁204为二氧化硅层，其可通过常用方法形成，在此不再赘述。此外，在本实施例中，在形成虚拟栅极后还形成有源漏极，其可通过例如常用的离子注入以及高温退火等工艺形成，这样在后续工艺中可去除虚拟栅极再形成诸如化学氧化物界面层、高K材料、金属栅极等，且可使高K材料、金属栅极等免受高温工艺影响。
接触蚀刻停止层205可选用合适的材料，其对与后续刻蚀层间电介质的刻蚀工艺具有高抗刻蚀性，以可以用作刻蚀停止层。作为示例，在本实施例中，使用诸如氮化硅的硅的氮化物作为接触蚀刻停止层205，其可通过诸如PVD、CVD、ALD等常用工艺形成。进一步地，在此处形成相对较厚的接触蚀刻停止层，以便后续对接触蚀刻停止层205表层进行处理，以提高其与层间电介质的界面性能。示例性地，在本实施中，接触蚀刻停止层205厚度为
接着，执行步骤102，氧化所述接触蚀刻停止层，以使所述接触蚀刻停止层的表层转变为硅的氧化物层。
如图2B所示，对所述接触蚀刻停止层205执行SPA(slot planeantenna)氧化工艺，使所述接触蚀刻停止层205的表层转变为氧化物层206，以这种方式形成的硅的氧化物具有较高的界面性能，可便于后续层间电介质的沉积以及层间电介质与接触蚀刻停止层的结合。具体地，可在300℃～500℃工艺温度下，在1000W～4000W微波功率下产生含氧等离子体，来对所述接触蚀刻停止层205的表层进行处理，在等离子体作用下氧原子取代硅的氮化物中的氮原子，从而所述接触蚀刻停止层205的表层转变为硅的氧化物，比如二氧化硅。工艺处理时间根据所要形成的硅的氧化层的厚度确定，示例性的，在本实施例中，使用比例在1％～50％之间H2/O2气体来产生所述含氧等离子体，所述SPA氧化工艺时间为10s～300s，所形成的氧化层206，比如二氧化层厚度为
接着，执行步骤103，对所述接触蚀刻停止层表层进行处理，以提高蚀刻停止层表层的致密度。
比如，可以用氩(Ar)等离子体处理所述接触蚀刻停止层表层206，以提高表层氧化层的致密度，从而进一步提高界面性能。示例性，可以使用500W～20000W功率产生Ar等离子体，其压强在0.1托(torr)～10托之间，来处理所述表层氧化层206，以提供致密度。处理时间可根据需要设定，比如可为30s～300s。
接着，执行步骤104，在所述接触蚀刻停止层上形成层间电介质。
如图2C所述，在接触蚀刻停止层205上形成层间电介质207。层间电介质207可通过常用的沉积工艺形成，比如PECVD。其材料可以选用低K或超低K材料，或者多孔低K材料，以减小RC延迟，提高器件性能。比如可采用SiCOH或多孔SiCOH做层间电介质207。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如在形成接触蚀刻停止层之前可以包括形成虚拟栅极和源/漏极的步骤，在形成层间电介质之后，可以包括形成接触孔、高K材料、金属栅极的步骤，其都包括在本实施制作方法的范围内。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的半导体器件，其包括：半导体衬底300，在所述半导体衬底上300形成的接触蚀刻停止层和层间电介质307，所述接触蚀刻停止层包括底层305和通过处理工艺具有高界面性能的表层306。所述接触蚀刻停止层底层305为氮化物，比如氮化硅，所述接触蚀刻停止表层306为氧化物，比如二氧化硅。优选地，所述接触蚀刻停止表层306为致密氧化物。所述层间电介质307为低K或超低K材料，或者多孔低K材料，比如SiCOH或多孔SiCOH。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，半导体衬底300的构成材料选用单晶硅。
在半导体衬底可以形成有隔离结构，比如隔离结构301，其可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，可以通过本领域常用的隔离结构形成方法形成。作为示例，在本实施，隔离结构301为浅沟槽隔离结构，其通过在半导体衬底300上构图和刻蚀形成，比如先通过构图和刻蚀形成用于形成浅沟槽隔离结构301的沟槽，然后通过向所述沟槽内填充隔离材料形成所述浅沟槽隔离结构301。所述蚀刻工艺可以为干法蚀刻工艺或湿法刻蚀，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述隔离材料包括但不限于：未掺杂硅玻璃(USG)、二氧化硅、氮化硅等。作为示例，在本实施例中，使用未掺杂硅玻璃(USG)作为隔离结构301的隔离材料，其可通过诸如CVD等常用沉积工艺形成，在此不再赘述。
进一步地，作为示例，在本实施中，在半导体衬底上还形成虚拟栅极和源/漏极，其中虚拟栅极包括虚拟栅极氧化层302、虚拟栅极电极层303和间隙壁304。虚拟栅极可通过本领域常用的沉积、刻蚀等工艺形成，其中示例性地虚拟栅极氧化层302为二氧化硅层，其可通过热氧化或CVD等方法形成，虚拟栅极电极层为多晶硅层，其中可诸如PVD、CVD、ALD等工艺形成，间隙壁304为二氧化硅层，其可通过常用方法形成，在此不再赘述。此外，在本实施例中，在形成虚拟栅极后还形成有源漏极，其可通过例如常用的离子注入以及高温退火等工艺形成，这样在后续工艺中可去除虚拟栅极再形成诸如化学氧化物界面层、高K材料、金属栅极等，且可使高K材料、金属栅极等免受高温工艺影响。
实施例三
本发明另外还提供一种电子装置，其包括前述的半导体器件。
由于包括的半导体器件具有更高的性能，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成接触蚀刻停止层；
在所述接触蚀刻停止层上形成层间电介质；
其中，在形成所述层间电介质之前，对所述接触蚀刻停止层表层执行处理工艺，以提高所述接触蚀刻停止层表层的界面性能。
2.根据权利要求1所述的制作方法，其特征在于，所述接触蚀刻停止层为氮化物层。
3.根据权利要求2所述的制作方法，其特征在于，所述处理工艺包括氧化工艺，通过所述氧化工艺使所述接触蚀刻停止层表层转变为氧化物层，以提高所述接触蚀刻停止层表层的界面性能。
4.根据权利要求3所述的制作方法，其特征在于，所述处理工艺还包括致密工艺，通过所述致密工艺提高所述氧化物层的致密度，以进一步提高所述接触蚀刻停止层表层的界面性能。
5.根据权利要求1-4之一所述的制作方法，其特征在于，所述制作方法用于后栅半导体工艺。
6.根据权利要求5所述的制作方法，其特征在于，在形成所述接触蚀刻停止层之前，所述制作方法还包括：
在所述半导体衬底上形成虚拟栅极、源/漏极的步骤，所述虚拟栅极包括虚拟栅极氧化层、虚拟栅极电极层以及栅极间隙壁。
7.一种采用权利要求1-6之一所述方法制备的半导体器件，其特征在于，包括：半导体衬底，在所述半导体衬底上形成的接触蚀刻停止层和层间电介质，所述接触蚀刻停止层包括底层和通过处理工艺具有高界面性能的表层。
8.根据权利要求7所述的半导体器件，其特征在于，所述接触蚀刻停止底层为氮化物，所述接触蚀刻停止表层为氧化物。
9.根据权利要求8所述的半导体器件，其特征在于，所述接触蚀刻停止表层为致密氧化物。
10.一种电子装置，其特征在于，包括如权利要求7-9之一所述的半导体器件。
CN201510666379.4A 2015-10-15 2015-10-15 一种半导体器件及其制作方法、电子装置 Active CN106601679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510666379.4A CN106601679B (zh) 2015-10-15 2015-10-15 一种半导体器件及其制作方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510666379.4A CN106601679B (zh) 2015-10-15 2015-10-15 一种半导体器件及其制作方法、电子装置

Publications (2)

Publication Number Publication Date
CN106601679A true CN106601679A (zh) 2017-04-26
CN106601679B CN106601679B (zh) 2019-09-27

Family

ID=58552293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510666379.4A Active CN106601679B (zh) 2015-10-15 2015-10-15 一种半导体器件及其制作方法、电子装置

Country Status (1)

Country Link
CN (1) CN106601679B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300790A (zh) * 2017-07-24 2019-02-01 格芯公司 具有牺牲多晶硅层的接触蚀刻停止层
CN113745233A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030077A1 (en) * 2001-08-07 2003-02-13 Jung Woo-Chan Semiconductor device and method for manufacturing the same
US6720213B1 (en) * 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
CN101740498A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 具有接触刻蚀停止层的半导体器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030077A1 (en) * 2001-08-07 2003-02-13 Jung Woo-Chan Semiconductor device and method for manufacturing the same
US6720213B1 (en) * 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
CN101740498A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 具有接触刻蚀停止层的半导体器件及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300790A (zh) * 2017-07-24 2019-02-01 格芯公司 具有牺牲多晶硅层的接触蚀刻停止层
CN109300790B (zh) * 2017-07-24 2021-11-02 格芯(美国)集成电路科技有限公司 具有牺牲多晶硅层的接触蚀刻停止层
CN113745233A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN106601679B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN105845725A (zh) 一种半导体器件及其制造方法和电子装置
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
US9595478B2 (en) Dummy gate used as interconnection and method of making the same
CN105870019A (zh) 一种半导体器件的制造方法和电子装置
CN105826197A (zh) 一种半导体器件及其制造方法、电子装置
CN106601679A (zh) 一种半导体器件及其制作方法、电子装置
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN105826365A (zh) 一种半导体器件及其制备方法、电子装置
CN106601741B (zh) 一种半导体器件及其制备方法、电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN108010835A (zh) 一种半导体器件及其制作方法、电子装置
CN107799471A (zh) 一种半导体器件及其制造方法和电子装置
CN102157430B (zh) 形成浅沟槽隔离结构的方法
CN105448682A (zh) 一种半导体器件及其制备方法、电子装置
CN105789131B (zh) 一种半导体器件及其制备方法、电子装置
CN107993978A (zh) 一种半导体器件及其制作方法、电子装置
CN106033717A (zh) 半导体器件制作方法、半导体器件及电子装置
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN105336598A (zh) 金属栅极功函数层的制备方法、半导体器件及制备方法
CN108206160A (zh) 一种半导体器件及其制造方法和电子装置
CN105990119B (zh) 半导体器件制作方法、半导体器件及电子装置
CN105097811A (zh) 一种半导体器件及其制备方法、电子装置
CN106910686A (zh) 一种半导体器件及其制备方法、电子装置
CN108022975A (zh) 一种半导体器件及其制作方法、电子装置
CN107482008A (zh) 一种半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant