CN107993978A - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN107993978A CN107993978A CN201610947975.4A CN201610947975A CN107993978A CN 107993978 A CN107993978 A CN 107993978A CN 201610947975 A CN201610947975 A CN 201610947975A CN 107993978 A CN107993978 A CN 107993978A
- Authority
- CN
- China
- Prior art keywords
- clearance wall
- semiconductor devices
- semiconductor substrate
- production method
- device architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 238000012986 modification Methods 0.000 claims abstract description 24
- 230000004048 modification Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 109
- 239000000463 material Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 50
- 230000015654 memory Effects 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 10
- 239000011469 building brick Substances 0.000 claims description 5
- 210000002381 plasma Anatomy 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 39
- 238000005530 etching Methods 0.000 description 23
- 239000012212 insulator Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- 238000007667 floating Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000003851 corona treatment Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 208000012978 nondisjunction Diseases 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成器件结构；在所述器件结构的表面上形成间隙壁，所述间隙壁和所述器件结构在水平方向上各处的总宽度均大于所述器件结构的最大宽度；对所述间隙壁在水平方向上超出所述器件结构最大宽度的部分进行改性处理；去除所述间隙壁经过改性处理的部分，以使剩余的间隙壁和器件结构形成垂直剖面。该制作方法可以采用反转自对准接触工艺形成NOR的接触孔，使接触孔具有垂直剖面，同时避免接触孔存在脆弱点而导致漏电流。该半导体器件和电子装置具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体制程技术的发展，接触孔(contact)的尺寸越来越小，对于28nm及以下技术节点，需要使用自对准接触(self-aligned-contact，简称为SAC)。SAC工艺过程如图1A和图1B所示，在半导体衬底100上形成栅极氧化层101、栅极102和硬掩膜层103组成的栅极叠层，在栅极叠层的侧壁上形成间隙壁和蚀刻停止层104，然后形成层间介电层105，然后在层间介电层105上形成光刻胶层106，光刻胶层106定义出接触孔的图案，然后以光刻胶层106为掩膜蚀刻层间介电层105形成接触孔107，在蚀刻过程中沿栅极叠层自对准进行并停止在硬掩膜层103和间隙壁104上，接触孔宽度由栅极间距限定而不是光刻胶层106，因此光刻胶层106的图案相比接触孔107可以具有较大尺寸，也即采用目前的光刻技术即可获得更小尺寸的接触孔。
对于NOR(“或非”型电子逻辑门)型快闪存储器其接触孔制作分为SAC工艺和反转SAC工艺(reverse SAC)，SAC工艺的示意性版图如图2A所示，其光刻胶层PR遮蔽不用于形成接触孔的区域，然后以PR为掩膜通过自对准工艺即可形成漏极接触和源极接触，然而由于漏极接触为孔状，源极接触为沟槽状，且NOR器件的接触孔密度很大，因此在刻蚀存在严重的负载(loading)问题，非常难控制。为此开发了反转SAC工艺，如图2B所示，其光刻胶层PR遮蔽有源区以及漏极接触和源极接触区域，只暴露字线方向漏极接触之间的区域，然后以PR为掩膜通过自对准工艺刻蚀在漏极接触之间的区域形成孔，然后向该孔填充隔离材料，随后通过湿法工艺去除层间介电层，在该过程由于只刻蚀形成孔状结构，且图形密度相对SAC工艺大大减少，因此可以获得良好的蚀刻结果。
然而，由于深宽比较高，接触孔底部一般形成锥形剖面，并且在填充隔离材料时易形成氧化物，从而导致最终的接触孔存在脆弱点(weak point)，进而引起漏电流。因此，需要提出一种新的半导体器件的制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以采用反转自对准接触工艺形成NOR的接触孔，使接触孔具有垂直剖面，同时避免接触孔存在脆弱点而导致漏电流。
本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成器件结构；在所述器件结构的表面上形成间隙壁，所述间隙壁和所述器件结构在水平方向上各处的总宽度均大于所述器件结构的最大宽度；对所述间隙壁在水平方向上超出所述器件结构最大宽度的部分进行改性处理；去除所述间隙壁经过改性处理的部分，以使剩余的间隙壁和器件结构形成垂直剖面。
进一步地，所述间隙壁采用氮化硅材料。
进一步地，通过H2或He等离子体处理实现所述改性处理。
进一步地，通过氢氟酸去除所述间隙壁经过改性处理的部分。
本发明提出的半导体器件的制作方法，首先在器件结构的表面形成间隙壁，该间隙壁可以补宽器件结构在水平方向上窄的部分，然后通过对间隙壁超过器件结构最大宽度的部分进行改性处理，从而将这一部分去除，以使剩余的间隙壁和器件结构形成垂直剖面。
本发明又一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，所述半导体衬底至少包括存储区，在所述存储区的半导体衬中形成隔离结构和被所述隔离结构分割的有源区，在所述存储区的半导体衬底上形成栅极叠层以及包围所述栅极叠层的层间介电层；进行反转自对准接触孔刻蚀，以在所述层间介电层中形成反转接触孔；在所述反转接触孔内填充隔离材料；去除所述存储区中剩余的所述层间介电层，以暴露待形成源极接触和漏极接触的区域；在所述隔离材料的表面形成间隙壁，所述间隙壁和所述隔离材料在水平方向上各处的总宽度均大于所述隔离材料的最大宽度；对所述间隙壁在水平方向上超出所述隔离材料最大宽度的部分进行改性处理；去除所述间隙壁经过改性处理的部分以使剩余的间隙壁和所述隔离材料形成垂直剖面；向所述待形成源极接触和漏极接触的区域填充导电材料以形成源极接触和漏极接触。
进一步地，通过H2或He等离子体处理实现所述间隙壁的改性处理。
进一步地，所述H2或He等离子体处理垂直照射所述间隙壁来进行所述改性处理。
进一步地，通过氢氟酸去除所述间隙壁经过改性处理的部分。
本发明提出的半导体器件的制作方法，通过在反转接触孔的隔离材料表面形成间隙壁，该间隙壁一方面填充隔离材料中存在间隙，另一方面可以补宽隔离材料，随后通过对间隙壁进行改性处理并去除改性部分即可获得垂直剖面的隔离材料，相应获得垂直剖面的漏极接触孔，从而便于形成漏极接触，且不存在脆弱点，从而减小了漏电流。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底至少包括存储区，在所述存储区的半导体衬中形成有隔离结构和被所述隔离结构分割的有源区，在所述存储区的半导体衬底上形成有栅极叠层以及包围所述栅极叠层的层间介电层，在所述层间介电层中形成有源极接触和漏极接触，其中，所述漏极接触具有垂直剖面。
本发明提出的半导体器件，漏极接触具有垂直剖面，且漏电流减少。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A和图1B示出了接触孔自对准刻蚀的原理示意图；
图2A和图2B分别示出了NOR器件接触孔自对准刻蚀和反转自对准刻蚀的示意性版图；
图3A～图3F示出了根据目前的半导体器件的制作方法依次实施各步骤所获得半导体器件的位线方向的剖面示意图；
图4示出了根据本发明的半导体器件的制作方法的步骤流程图；
图5A～图5C示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的位线方向的剖面示意图；
图6A～图6I示出了根据本发明另一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的位线方向的剖面示意图；
图7示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，通过反转自对准工艺制作NOR型快闪存储器的接触孔时，接触孔底部一般形成锥形剖面，并且在填充隔离材料时易形成氧化物，从而导致最终的接触孔存在脆弱点(weak point)，进而引起漏电流，为了更好的理解本发明，首先结合图3A至图3F对目前的一种反转自对准工艺制作过程进行说明。
首先，如图3A所示，在半导体衬底300中形成隔离结构301和被隔离结构301分割的有源区AA，在半导体衬底300上形成栅极叠层包围栅极叠层的衬垫层302和层间介电层303，所述栅极叠层包括浮栅、控制栅、硬掩膜层以及位于栅极叠层侧壁上的间隙壁，其中硬掩膜层和间隙壁作为后续自对准刻蚀的停止层，其相对层间介电层303具有较高的选择性。有源区AA、隔离结构301、栅极叠层的布图参见图2A所示，在图3A至图3F中出于简洁，仅示出器件位线方向(即，图2A和图2B中x方向)的局部剖视图。
接着，如图3B所示，通过反转自对准接触孔工艺在层间介电层303中形成反转接触孔304。具体为，以如图2B中的光刻胶层PR为掩膜通过自对准刻蚀工艺刻蚀层间介电层303从而形成反转接触孔304，反转接触孔304位于位线方向上相邻的漏极接触之间。
接着，如图3C所示，执行退火工艺，以提高层间介电层303的薄膜质量，随后进行关键尺寸(CD)控制工艺，例如以氢氟酸挑战反转接触孔304的关键尺寸，使其更符合设计要求。
接着，如图3D所示，在反转接触孔304内填充隔离材料306。示例性地，通过炉管(furnace)工艺形成氮化硅来填充反转接触孔304。然而，在炉管(furnace)工艺形成氮化硅需要小批量(small batch)运行以防止形成氧化层。但即使如此仍然很可能会形成氧化层305。
接着，如图3E所示，去除层间介电层303，例如通过氢氟酸湿法工艺去除层间介电层303。在去除层间介电层303的同时，氧化层305也会被去除，从而在隔离材料306中形成孔洞。
接着，如图3F所示，打开衬垫层302，并填充导电材料，例如金属钨从而形成源漏接触307。由于氧化层305被去除，所以导电材料也会在氧化层305的位置形成，这样使隔离材料存在脆弱点(即图中虚线区域)，而导致漏电流。此外，由于反转接触孔304深宽比较大，因而一般会形成上宽下窄的锥形剖面，这样当去除层间介电层之后对应的漏极接触形成区域则为下宽上窄的锥形剖面，非常不利于金属材料的填充。
本发明针对这种情况，提出一种半导体器件的制作方法，其用于改善器件结构在垂直方向的剖面，如图4所示，该制作方法包括：步骤401，提供半导体衬底，在所述半导体衬底上形成器件结构；步骤402，在所述器件结构的表面上形成间隙壁，所述间隙壁和所述器件结构在水平方向上各处的总宽度均大于所述器件结构的最大宽度；步骤403，对所述间隙壁在水平方向上超出所述器件结构最大宽度的部分进行改性处理；步骤404，去除所述间隙壁经过改性处理的部分，以使剩余的间隙壁和器件结构形成垂直剖面。
本发明提出的半导体器件的制作方法，首先在器件结构的表面形成间隙壁，该间隙壁可以补宽器件结构在水平方向上窄的部分，然后通过对间隙壁超过器件结构最大宽度的部分进行改性处理，从而将这一部分去除，以使剩余的间隙壁和器件结构形成垂直剖面。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图5A～图5C对本发明一实施方式的半导体器件的制作方法做详细描述。本实施例以制作层间介电层中的沟槽为例来说明本发明的半导体器件的制作方法。
首先，如图5A所示，提供半导体衬底500，在所述半导体衬底500上形成器件层501，在器件层501中形成沟槽502，并在沟槽502的表面形成间隙壁503。
其中，半导体衬底500可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底200上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底500中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。作为示例，在本实施例中，半导体衬底500的构成材料选用单晶硅。
器件层501可以为各种半导体结构层，例如层间介电层、互连层等。示例性地，在本实施例中，器件层501为氮化硅层间介电层，沟槽502为层间介电层中的通孔。沟槽502由于刻蚀工艺原因在刻蚀后呈现下宽上窄的锥形剖面，不利于后续工艺。
间隙壁503形成在沟槽502表面，可以理解的是间隙壁503不可避免地也会形成在器件层501的表面上。示例性地，在本实施例中间隙503采用氮化硅。间隙壁503可以在水平方向上补宽沟槽502窄的部分，即，所述间隙壁503和器件层501在水平方向上各处的总宽度均大于所述器件层501的最大宽度。
接着，如图5B所示，对间隙壁503超过结构层501最大宽度的部分进行改性处理。
示例性地，在本实施例中通过H2或He等离子体处理实现所述间隙壁502的改性处理。如图5B所示，在H2或He等离子体垂直照射下，被照射到的氮化硅503A性质发生改变，成为可以被氢氟酸去除的部分。
接着，如图5C所示，去除间隙壁503经过改性处理的部分503A，从而沟槽502形成垂直剖面。
示例性地，通过氢氟酸(HF)选择性去除间隙壁503经过改性处理的部分503A，而保留未改性部分，这样沟槽502便形成垂直剖面，利于后续工艺进行，以提高器件性能。
本实施例的半导体器件的制作方法，通过在沟槽表面形成间隙壁，并对间隙壁位于沟槽垂直剖面之内的部分进行改性处理，从而通过去除改性部分，获得垂直剖面的沟槽。
实施例二
下面将参照图6A～图6I对本发明一实施方式的半导体器件的制作方法做详细描述。本实施例以制作NOR器件的接触孔为例来说明本发明的半导体器件的制作方。NOR器件的布图参见图2A所示，在图6A至图6I中出于简洁，仅示出器件位线方向(即，图2A和图2B中x方向)的局部剖视图。
首先，如图6A所示，提供半导体衬底600，所述半导体衬底600至少包括存储区，在所述存储区的半导体衬底600中形成隔离结构601和被隔离结构601分割的有源区AA，在所述存储区的半导体衬底600上形成栅极叠层包围栅极叠层的衬垫层602和层间介电层603。
其中，半导体衬底600可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底200上可以形成有器件，例如NMOS和/或PMOS等。作为示例，在本实施例中，半导体衬底600的构成材料选用单晶硅。
隔离结构601，可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构采用浅沟槽隔离(STI)结构，其填充的隔离材料例如为USG(未掺杂硅玻璃)。
所述栅极叠层包括NOR器件的一般结构，例如隧穿氧化层、浮栅、栅极间介质层、控制栅、控制栅硬掩膜层和控制栅间隙壁。这些结构层采用本领域常用的制作方法和材料形成，例如隧穿氧化层为氧化硅、浮栅和控制栅为多晶硅，栅极间介质层为ONO结构(氧化物-氮化物-氧化物)，控制栅硬掩膜层和控制栅间隙壁采用氮化硅，其相对层间介电层603具有较高选择性，以便用作后续自对准刻蚀工艺的停止层。
衬垫层602用于改善应力并用作接触孔刻蚀的停止层。示例性地，在本实施例中，衬垫层602采用氮化硅。
层间介电层603用于包围并隔离各个栅极叠层，层间介电层603可以采用各种合适的介电材料。示例性地，在本实施例中，层间介电层603采用流动性化学气相沉积氧化物(FCVD Oxide)，即通过流动性化学气相沉积形成的氧化物，这种氧化物具有很好的填充性能，因而便于填充这种深宽比较大的结构。
接着，如图6B所示，通过反转自对准接触孔工艺在层间介电层603中形成反转接触孔604。
具体地，首先在层间介电层603上形成类似图2B中的图形化光刻胶层PR，该光刻胶层遮蔽层间介电层603的大部分区域，仅暴露位线方向(x方向)上相邻漏极接触之间的区域；然后该光刻胶层为掩膜通过自对准刻蚀工艺刻蚀层间介电层603从而形成反转接触孔604，反转接触孔604位于位线方向上相邻的漏极接触之间。
进一步地，在刻蚀过程中，反转接触孔顶部以栅极叠层的硬掩膜层和间隙壁作为停止层，底部以衬垫层602作为停止层，当刻蚀到衬垫层602即可判断接触孔主刻蚀完成，随后通过过刻蚀打开衬垫层602即形成反转接触孔604。
此外，如前所述，由于深宽比较大，反转接触孔604呈现上宽下窄的锥形剖面，这样当去除层间介电层603之后对应的漏极接触形成区域则为下宽上窄的锥形剖面，非常不利于金属材料的填充。
接着，如图6C所示，执行退火工艺，以提高层间介电层603的薄膜质量，随后进行关键尺寸(CD)控制工艺。
由于流动性化学气相沉积氧化物薄膜质量不高，因而在本步骤中通过执行退火工艺来提高层间介电层603的薄膜质量。
进一步地，由于在刻蚀过程中刻蚀残余物以及刻蚀精度的影响，反转接触孔604的关键尺寸有时并不符合设计要求。因此可以增加一步关键尺寸调整工艺。例如以氢氟酸挑战反转接触孔604的关键尺寸，使其更符合设计要求。
接着，如图6D所示，在反转接触孔604内填充隔离材料606。
示例性地，通过炉管(furnace)工艺形成氮化硅来填充反转接触孔604。
接着，如图6E所示，去除存储区中剩余的层间介电层603。
示例性地，例如通过氢氟酸湿法工艺去除存储区中剩余的层间介电层603。在去除层间介电层603的同时，氧化层605也会被去除，从而在隔离材料中形成孔洞。
接着，如图6F所示，在隔离材料606的表面形成间隙壁607。
间隙壁607可以采用各种合适的材料，示例性地，在本实施例中，间隙壁607采用氮化硅，其通过CVD、ALD等工艺形成。在水平方向上间隙壁606可以补宽隔离材料607窄的部分，即，所述间隙壁和所述隔离材料在水平方向上各处的总宽度均大于所述隔离材料的最大宽度。
进一步地，如图6F所示，间隙壁607也会填充氧化层605的部分，从而克服氧化层去除后形成间隙所造成的缺陷，这样一来，在通过炉管(furnace)工艺形成氮化硅来填充反转接触孔604时则不需要再如前所述采用小批量运行方式，可以提高工艺效率。
接着，如图6G所示，对间隙壁607水平方向上超出隔离材料606最大宽度的部分进行改性处理。
示例性地，在本实施例中，由于间隙壁606采用氮化硅，因而通过H2或He等离子体垂直照射对所述间隙壁607水平方向上超出隔离材料606最大宽度的部分进行改性处理，以使该部分间隙壁性质改变，相对其余部分在氢氟酸刻蚀时具有选择性。
可以理解的是，在对对间隙壁607水平方向上超出隔离材料606最大宽度的部分进行改性处理时，也会间隙壁607顶表面和位于衬垫602上的部分进行改性处理，但这不会影响本发明。
接着，如图6H所示，去除所述间隙壁607中经过改性处理的部分608。
示例性地，在本实施例中，通过氢氟酸浸泡去除所述间隙壁607中经过改性处理的部分608，即去除间隙壁607水平方向上超出隔离材料606最大宽度的部分，以及间隙壁607位于衬垫602上的部分和位于隔离材料606顶表面的部分。这样，如图6H所示，剩余的间隙壁607和隔离材料606形成垂直剖面，相应的待形成漏极接触的区域也呈现垂直剖面，因此便于金属填充。并且由于氧化层605被去除后形成间隙被间隙壁607填充，因而隔离材料606或后续形成漏极接触不再存在脆弱点，因而减少了漏电流。
最后，如图6I所示，打开衬垫层602，并填充导电材料从而形成源漏接触609。
导电材料可以为各种合适的材料，例如金属钨，其填充过程例如为：首先形成粘附层，然后在粘附层之上通过诸如CVD等工艺沉积金属钨，最后执行平坦化操作。
进一步地，如图6I所示，由于氧化层605去除形成的间隙被间隙壁607填充，因而在填充导电材料时，该区域不再会形成导电材料，这样隔离材料606或形成漏极接触不再存在脆弱点，即图中虚线部分不再有脆弱点，因而减少了漏电流。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，在形成栅极叠层之后或之前还包括形成源/漏极的步骤。
本实施例提出的半导体器件的制作方法，通过在反转接触孔的隔离材料表面形成间隙壁，该间隙壁一方面填充隔离材料中存在间隙，另一方面可以补宽隔离材料，随后通过对间隙壁进行改性处理并去除改性部分即可获得垂直剖面的隔离材料，相应获得垂直剖面的漏极接触孔，从而便于形成漏极接触，且不存在脆弱点，从而减小了漏电流。
实施例三
本发明还提供一种采用上述方法制作的半导体器件，如图6I所示，该半导体器件包括：半导体衬底600，所述半导体衬底600至少包括存储区，在所述存储区的半导体衬中形成有隔离结构601和被所述隔离结构分割的有源区AA，在所述存储区的半导体衬底600上形成有栅极叠层以及包围所述栅极叠层的层间介电层603，在所述层间介电层中形成有源极接触和漏极接触607，其中，所述漏极接触具有垂直剖面。
本实施例的半导体器件漏极接触具有垂直剖面，且漏电流减少。
实施例四
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，所述半导体衬底至少包括存储区，在所述存储区的半导体衬中形成有隔离结构和被所述隔离结构分割的有源区，在所述存储区的半导体衬底上形成有栅极叠层以及包围所述栅极叠层的层间介电层，在所述层间介电层中形成有源极接触和漏极接触，其中，所述漏极接触具有垂直剖面。
其中半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构采用浅沟槽隔离(STI)结构。
所述栅极叠层包括NOR器件的一般结构，例如隧穿氧化层、浮栅、栅极间介质层、控制栅、控制栅硬掩膜层和控制栅间隙壁。这些结构层采用本领域常用的制作方法和材料形成，例如隧穿氧化层为氧化硅、浮栅和控制栅为多晶硅，栅极间介质层为ONO结构(氧化物-氮化物-氧化物)，控制栅硬掩膜层和控制栅间隙壁采用氮化硅，其相对层间介电层具有较高选择性。
层间介电层用于包围并隔离各个栅极叠层，层间介电层可以采用各种合适的介电材料。示例性地，在本实施例中，层间介电层采用流动性化学气相沉积氧化物(FCVDOxide)。
源极接触和漏极接触通过上述方法形成，在此不再赘述。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图7示出手机的示例。手机700的外部设置有包括在外壳701中的显示部分702、操作按钮703、外部连接端口704、扬声器705、话筒706等。
本发明实施例的电子装置，由于所包含的半导体器件接触孔具有垂直剖面，且避免了接触孔存在脆弱点而导致漏电流，因而具有更好的良率和性能。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成器件结构；
在所述器件结构的表面上形成间隙壁，所述间隙壁和所述器件结构在水平方向上各处的总宽度均大于所述器件结构的最大宽度；
对所述间隙壁在水平方向上超出所述器件结构最大宽度的部分进行改性处理；
去除所述间隙壁经过改性处理的部分，以使剩余的间隙壁和器件结构形成垂直剖面。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述间隙壁采用氮化硅材料。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，通过H2或He等离子体处理实现所述改性处理。
4.根据权利要求3所述的半导体器件的制作方法，其特征在于，通过氢氟酸去除所述间隙壁经过改性处理的部分。
5.一种半导体器件的制作方法，用于制作NOR器件，其特征在于，包括下述步骤：
提供半导体衬底，所述半导体衬底至少包括存储区，在所述存储区的半导体衬中形成隔离结构和被所述隔离结构分割的有源区，在所述存储区的半导体衬底上形成栅极叠层以及包围所述栅极叠层的层间介电层；
进行反转自对准接触孔刻蚀，以在所述层间介电层中形成反转接触孔；
在所述反转接触孔内填充隔离材料；
去除所述存储区中剩余的所述层间介电层，以暴露待形成源极接触和漏极接触的区域；
在所述隔离材料的表面形成间隙壁，所述间隙壁和所述隔离材料在水平方向上各处的总宽度均大于所述隔离材料的最大宽度；
对所述间隙壁在水平方向上超出所述隔离材料最大宽度的部分进行改性处理；
去除所述间隙壁经过改性处理的部分以使剩余的间隙壁和所述隔离材料形成垂直剖面；
向所述待形成源极接触和漏极接触的区域填充导电材料以形成源极接触和漏极接触。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，通过H2或He等离子体处理实现所述间隙壁的改性处理。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述H2或He等离子体处理垂直照射所述间隙壁来进行所述改性处理。
8.根据权利要求6所述的半导体器件的制作方法，其特征在于，通过氢氟酸去除所述间隙壁经过改性处理的部分。
9.一种采用如权利要求5-8中任意一项所述的制作方法制作的半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底至少包括存储区，在所述存储区的半导体衬中形成有隔离结构和被所述隔离结构分割的有源区，在所述存储区的半导体衬底上形成有栅极叠层以及包围所述栅极叠层的层间介电层，在所述层间介电层中形成有源极接触和漏极接触，其中，所述漏极接触具有垂直剖面。
10.一种电子装置，其特征在于，包括如权利要求9所述的半导体器件以及与所述半导体器件相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610947975.4A CN107993978B (zh) | 2016-10-24 | 2016-10-24 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610947975.4A CN107993978B (zh) | 2016-10-24 | 2016-10-24 | 一种半导体器件及其制作方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107993978A true CN107993978A (zh) | 2018-05-04 |
| CN107993978B CN107993978B (zh) | 2020-08-28 |
Family
ID=62029063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610947975.4A Active CN107993978B (zh) | 2016-10-24 | 2016-10-24 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107993978B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110263588A (zh) * | 2019-07-23 | 2019-09-20 | 南方电网科学研究院有限责任公司 | 一种物理不可克隆函数电路，集成电路及制备方法 |
| CN110310953A (zh) * | 2019-07-03 | 2019-10-08 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件结构及其制作方法 |
| CN112750699A (zh) * | 2019-10-29 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574390A (zh) * | 2003-05-21 | 2005-02-02 | 株式会社瑞萨科技 | 半导体装置 |
| US20050140002A1 (en) * | 2003-12-30 | 2005-06-30 | Hyun-Chul Shin | Methods of forming contact structures for memory cells using etch stop layers and related devices |
| CN1812074A (zh) * | 2004-12-08 | 2006-08-02 | 三星电子株式会社 | 形成互连结构和半导体器件的方法 |
| US20090068833A1 (en) * | 2007-09-07 | 2009-03-12 | Hynix Semiconductor Inc. | Method of forming contact hole of semiconductor device |
-
2016
- 2016-10-24 CN CN201610947975.4A patent/CN107993978B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574390A (zh) * | 2003-05-21 | 2005-02-02 | 株式会社瑞萨科技 | 半导体装置 |
| US20050140002A1 (en) * | 2003-12-30 | 2005-06-30 | Hyun-Chul Shin | Methods of forming contact structures for memory cells using etch stop layers and related devices |
| CN1812074A (zh) * | 2004-12-08 | 2006-08-02 | 三星电子株式会社 | 形成互连结构和半导体器件的方法 |
| US20090068833A1 (en) * | 2007-09-07 | 2009-03-12 | Hynix Semiconductor Inc. | Method of forming contact hole of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310953A (zh) * | 2019-07-03 | 2019-10-08 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件结构及其制作方法 |
| CN110263588A (zh) * | 2019-07-23 | 2019-09-20 | 南方电网科学研究院有限责任公司 | 一种物理不可克隆函数电路，集成电路及制备方法 |
| CN110263588B (zh) * | 2019-07-23 | 2023-05-16 | 南方电网科学研究院有限责任公司 | 一种物理不可克隆函数电路，集成电路及制备方法 |
| CN112750699A (zh) * | 2019-10-29 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107993978B (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180366582A1 (en) | Semiconductor device and method for fabricating the same | |
| CN100452409C (zh) | 在包括soi和体硅区域的半导体器件中sti的形成 | |
| KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
| US9034714B2 (en) | Method for fabricating semiconductor device | |
| US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
| TW201110201A (en) | Fabrication process of a hybrid semiconductor substrate | |
| CN107993978A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| CN106972021A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| CN108010835A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107919282A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN108735670B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106898575A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108346663A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107482010A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108022932A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US10204914B2 (en) | Method for fabricating semiconductor device | |
| CN107845637A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US8642419B2 (en) | Methods of forming isolation structures for semiconductor devices | |
| CN106206444A (zh) | 半导体结构的形成方法 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN111180450A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108649030A (zh) | 半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |