CN105336598A - 金属栅极功函数层的制备方法、半导体器件及制备方法 - Google Patents
金属栅极功函数层的制备方法、半导体器件及制备方法 Download PDFInfo
- Publication number
- CN105336598A CN105336598A CN201410279864.1A CN201410279864A CN105336598A CN 105336598 A CN105336598 A CN 105336598A CN 201410279864 A CN201410279864 A CN 201410279864A CN 105336598 A CN105336598 A CN 105336598A
- Authority
- CN
- China
- Prior art keywords
- layer
- function layer
- work
- atmosphere
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种金属栅极功函数层的制备方法、半导体器件及制备方法。所述金属栅极功函数层的制备方法包括沉积功函数层;在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成氮化物层。本发明为了解决目前功函数层容易被氧化的问题,提供了一种新的制备方法,在所述方法中在沉积功函数层之后在含N气氛下进行退火来代替常规的Ar气氛下进行的退火,通过所述方法可以使功函数层的表面氮化,从而形成一层氮化物层,防止所述功函数层在退火以及工艺等待过程中被氧化,避免了功函数层功函的漂移,同时还可以使制备得到的功函数层更加致密,以提高器件的性能和良率。
Description
技术领域
本发明涉及半导体器件工艺,具体地,本发明涉及一种金属栅极功函数层的制备方法、半导体器件及制备方法。
背景技术
在集成电路制造领域,随着MOS晶体管尺寸的不断缩小,器件的物理极限对器件制备带来的影响也越来越大,器件的特征尺寸按比例缩小也变得更加困难,其中MOS晶体管及其电路制造领域容易出现从栅极向衬底的漏电问题。
当前解决上述问题的方法是在半导体器件中采用高K金属栅极来代替常规的多晶硅栅极结构。所述金属栅极通常包括功函数层,在NMOS器件中通常选用TiAl作为功函数层,但是所述功函数层TiAl的致密性较差,很容易被氧化,而且会引起功函数的漂移,使器件性能降低甚至失效。
因此需要对所述功函数层的制备方法进行改进,以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题,本发明提出了一种金属栅极功函数层的制备方法,包括:
沉积功函数层;
在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成氮化物层。
可选地,所述功函数层为NMOS功函数层。
可选地,所述功函数层包括TiAl层。
可选地,所述含N气氛包括N2和/或氮化物气体。
可选地,所述含N气氛通过远程等离子体产生。
可选地,所述氮化物层的厚度小于1nm。
本发明还提供了一种半导体器件的制备方法,包括:
提供半导体衬底,在所述半导体衬底上形成有去除虚拟栅极之后得到的凹槽;
在所述凹槽中形成高K介电层、覆盖层;
选用上述方法在所述覆盖层上形成功函数层;
在所述功函数层上形成扩散阻挡层以及导电层,以形成金属栅极结构。
本发明还提供了一种半导体器件,包括:
半导体衬底;
金属栅极,位于所述半导体衬底上,所述金属栅极包括依次沉积的高K介电层、覆盖层、功函数层、扩散阻挡层以及导电层;
其中,所述功函数层的表面还形成有氮化物层。
可选地,所述氮化物层的形成方法包括:
在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成所述氮化物层。
可选地,所述含N气氛包括N2和/或氮化物气体。
可选地,所述含N气氛通过远程等离子体产生。
可选地,所述功函数层选用TiAl层。
可选地,所述功函数层为NMOS功函数层。
可选地,所述氮化物层205的厚度小于1nm。
本发明为了解决目前功函数层容易被氧化的问题,提供了一种新的制备方法,在所述方法中在沉积功函数层之后在含N气氛下进行退火来代替常规的Ar气氛下进行的退火,通过所述方法可以使功函数层的表面氮化,从而形成一层氮化物层,防止所述功函数层在退火以及工艺等待过程中被氧化,避免了功函数层功函的漂移,同时还可以使制备得到的功函数层更加致密,以提高器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1为现有技术中所述功函数层的结构示意图;
图2为本发明一具体实施方式中所述功函数层的结构示意图;
图3为本发明一具体地实施方式中所述功函数层制备方法的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例1
目前NMOS器件中功函数层TiAl的制备方法通常是首先沉积TiAl层101,其中所述TiAl层101的形成为低温工艺,其致密性较差,在形成之后通常需要进行退火,以提高其致密性,同时降低所述TiAl层101中的杂质,例如Cl,目前退火通常在Ar气氛中或者在空气中进行烘焙退火,在退火过程中所述TiAl层101很容易被氧化形成氧化物层102,如图1所示,此外,在退火之后,在执行下一工艺步骤之前的等待过程中所述TiAl层101的表面也很容易被氧化形成氧化物层102,使器件性能下降,甚至失效。
本发明为了解决上述问题,提供了一种新的制备方法,在所述方法中首先沉积功函数层;然后在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成氮化物层。
具体地,其中所述功函数层为金属栅极的叠层中的一层,所述金属栅极可以为NMOS金属栅极或者PMOS金属栅极,并不局限于某一种,下面以NMOS器件中的功函数层为例作进一步详细的说明。
其中所述NMOS功函数层包括TiAl层,所述TiAl层的制备可以通过原子层沉积(ALD)法等方法形成,其厚度也不局限于某一数值范围。
在本发明中为了提高所述功函数层TiAl层的致密性以及防止所述功函数层TiAl层被氧化,在退火过程中改变退火气氛,申请人通过大量实验发现所述TiAl层在含N气氛下进行退火时,可以氮化所述TiAl层的表面,在所述TiAl层的表面形成很薄的一层氮化物,所述氮化物可以阻止TiAl层被氧化物,而且形成的所述氮化物可以增加所述TiAl层的致密性。
进一步,通过在所述功函数层表面形成氮化物取代自然氧化的优点在于该过程可控,稳定,而自然氧化的过程不可控制,会引起很多漂移的可能。可选地,所述氮化物层的厚度小于1nm。
进一步,选用含N气氛对所述TiAl层退火还可以降低所述TiAl层中的杂质,例如降低所述TiAl层中的Cl含量。
其中,所述含N气氛可以选用N2和/或者氮化物气体,所述氮化物包括NH3,但并不局限于所述气体,还可以选用其他常用的含N气体。
在该退火步骤中,所述退火温度为200-500℃,所述热退火步骤时间为1-200s,但并不局限于所述数值范围。
可选地,在本发明中可以选用快速热退火,本领域技术人员可以根据需要进行选择,也并非局限于所举示例。
可选地,所述含N气氛通过远程等离子体产生和输送,将所述含N气氛输送至反应腔室中进行退火。
至此,完成了本发明实施例中制备所述功函数层的相关步骤的介绍。在上述步骤之后,还可以包括其他相关步骤,此处不再赘述。并且,除了上述步骤之外,本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤,这些步骤均可以通过现有技术中的各种工艺来实现,此处不再赘述。
本发明为了解决目前功函数层容易被氧化的问题,提供了一种新的制备方法,在所述方法中在沉积功函数层之后在含N气氛下进行退火来代替常规的Ar气氛下进行的退火,通过所述方法可以使功函数层的表面氮化,从而形成一层氮化物层,防止所述功函数层在退火或者工艺等待过程中被氧化,避免了功函数层功函的漂移,同时还可以使制备得到的功函数层更加致密,以提高器件的性能和良率。
图3为本发明中所述功函数层制备方法的工艺流程图,具体地包括以下步骤:
步骤201沉积功函数层;
步骤202在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成氮化物层。
实施例2
下面结合附图对本发明中制备包含所述功函数层的半导体器件的方法做进一步的说明。
执行步骤201,提供半导体衬底。
具体地,提供半导体衬底,在本发明中所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地,在所述半导体衬底中可以形成有掺杂区域和/或隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构以及其他有源器件。
执行步骤202,在所述半导体衬底上形成虚拟栅极层。
具体地,所述虚拟栅极层包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即,具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100~200立方厘米/分钟(sccm),如150sccm;反应腔内温度范围可为700~750摄氏度;反应腔内压力可为250~350mTorr,如300mTorr;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气(He)或氮气,所述氦气和氮气的流量范围可为5~20升/分钟(slm),如8slm、10slm或15slm。
执行步骤203,图案化所述虚拟栅极层,以形成虚拟栅极。
具体地,在本发明的实施例中,首先在所述栅极材料层上形成图案化的光刻胶层,所述光刻胶层定义了所述虚拟栅极的形状以及关键尺寸,以所述光刻胶层为掩膜蚀刻所述栅极材料层,将图案转移至所述栅极材料层中,然后去除所述光刻胶层,形成虚拟栅极,所述光刻胶层的去除方法可以选用氧化灰化法,还可以选用本领域中常用的其他方法,在此不再赘述。
进一步,可选地,还可以在所述虚拟栅极上形成偏移侧壁以及间隙壁。
具体地,在所述虚拟栅极上共形沉积(conformaldeposition)偏移侧壁的材料层,在蚀刻去除衬底以及虚拟栅极水平面上的偏移侧壁的材料层后,形成偏移侧壁,偏移侧壁选用氧化物,例如氧化硅,所述氧化物通过原子层沉积(ALD)的方法形成。
在所述偏移侧壁上形成间隙壁,所述栅极间隙壁可以为SiO2、SiN、SiOCN中一种或者它们组合构成。可选地,所述栅极间隙壁为氧化硅、氮化硅共同组成,具体工艺为:沉积氧化硅层、氮化硅层,然后采用蚀刻方法形成栅极间隙壁。所述栅极间隙壁的厚度为5-50nm。
执行步骤204,沉积层间介电层并平坦化至所述虚拟栅极。
其中,所述层间介电层选用氧化物,例如二氧化硅,正硅酸乙酯等,并不局限与某一种。
可选地,所述层间介电层选用FCVD(流体化学气相沉积)的方法形成。
然后平坦化所述层间介电层至所述虚拟栅极,至露出所述虚拟栅极为止,平坦化方法可以选用本领域常用的方法。
执行步骤205,去除所述虚拟栅极,以形成凹槽。
具体地,选用干法蚀刻或者湿法蚀刻去除所述虚拟栅极:
当选用干法蚀刻时,可以选用HBr作为主要蚀刻气体;还包括作为刻蚀补充气体的O2或Ar,其可以提高刻蚀的品质。或者选用湿法蚀刻。
选用湿法蚀刻时,选用KOH和四甲基氢氧化氨(TMAH)中的一种或者多种,在本发明选用KOH进行蚀刻,在本发明中可以选用质量分数为5-50%的KOH进行蚀刻,同时严格控制该蚀刻过程的温度,在该步骤中蚀刻温度为20-60℃。
执行步骤206,在所述凹槽中形成高K介电层201以及覆盖层202。
具体地,如图2所示,在该步骤中所述高K栅极介电层201选用例如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3中的一种。
可选地,在该步骤中选用HfO2作为所述高K介电层。
其中,形成所述高K栅极介电层201的方法可以是物理气相沉积工艺或原子层沉积工艺,其厚度为15到60埃。
可选地,还可以在形成所述高K介电层之前形成氧化物界面层。
具体地,在该步骤中执行高温氧化步骤,以在所述半导体衬底和所述高K栅极介电层201之间形成氧化物层,以作为氧化物界面层。
在该步骤中选用炉管氧化(furnace)、快速热退火氧化(RTO)、紫外臭氧氧化(UVO)以及臭氧氧化(ozone)中的一种,在该步骤中所述快速热退火氧化温度为600-1100℃,可选为800-1000℃。
进一步,在所述高K栅极介电层201上形成覆盖层202。
如图2所示,在所述高K栅极介电层201上形成覆盖层202,以覆盖所述高K栅极介电层201,可选地,本发明的一具体实施方式中所述覆盖层为TiN层.
所述覆盖层202的沉积方法包括化学气相沉积法(CVD),如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
执行步骤207,选用实施例1中的所述方法在所述覆盖层202上形成功函数层204。
具体地,选用实施例1中的方法在所述覆盖层202上形成功函数层204,通过所述方法形成的功函数层204的表面形成有氮化物层205,其中氮化物层205能够防止所述功函数层在退火或者工艺等待过程中被氧化,避免了功函数层功函的漂移,同时还可以使制备得到的功函数层更加致密,进一步提高器件的性能和良率。
可选地,在所述覆盖层202和所述功函数层204之间还形成有蚀刻停止层203。
可选地,所述蚀刻停止层203包括TiN层,但并不局限于该材料。
执行步骤208,在所述功函数层204上形成扩散阻挡层206以及导电层207,以形成金属栅极结构。
可选地,所述扩散阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN中的一种或者多种。所述沉积阻挡层的形成方法非限制性实例包括化学气相沉积法(CVD),如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。所形成的扩散阻挡层的厚度在10-100埃之间。
可选地,所述扩散阻挡层206选用TiN层。
所述导电层207可以选用本领域常用的导电材料,例如铜或钨层。在该实施例中使用钨形成所述导电层207,可以用CVD或PVD的方法进行沉积。
进一步,在该导电层207形成之后,在300-500摄氏度温度下进行退火,例如,其在含氮环境中反应的时间为10-60分钟。最后进行导电层的平坦化,以除去沟槽以外的导电层而形成金属栅极。
至此,完成了本发明实施例中制备所述半导体器件的相关步骤的介绍。在上述步骤之后,还可以包括其他相关步骤,此处不再赘述。并且,除了上述步骤之外,本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤,这些步骤均可以通过现有技术中的各种工艺来实现,此处不再赘述。
本发明为了解决目前功函数层容易被氧化的问题,提供了一种新的制备方法,在所述方法中在沉积功函数层之后在含N气氛下进行退火来代替常规的Ar气氛下进行的退火,通过所述方法可以使功函数层的表面氮化,从而形成一层氮化物层,防止所述功函数层在退火或者工艺等待过程中被氧化,避免了功函数层功函的漂移,同时还可以使制备得到的功函数层更加致密,进一步提高器件的性能和良率。
实施例3
本发明还提供了一种半导体器件,包括:
半导体衬底;
金属栅极,位于所述半导体衬底上,所述金属栅极包括依次沉积的高K介电层201、覆盖层202、功函数层204、扩散阻挡层206以及导电层207;
其中,所述功函数层204的表面还形成有氮化物层205。
可选地,所述氮化物层205的形成方法包括:
在含N气氛下对所述功函数层204进行退火,以在所述功函数层204的表面形成所述氮化物层205。
可选地,所述覆盖层202选用TiN层;
所述功函数层204选用TiAl层;
所述扩散阻挡层206选用TiN层;
所述导电层207选用W层。
其中,所述半导体器件可以选用实施例2所述的方法制备。
本发明所述半导体器件中所述金属栅极的功函数层的上表面被氮化,形成有氮化物层,所述氮化物层能够防止所述功函数层在退火或者工艺等待过程中被氧化,避免了功函数层功函的漂移,同时还可以使制备得到的功函数层更加致密,进一步提高器件的性能和良率。
实施例4
本发明还提供了一种电子装置,包括实施例3所述的半导体器件。其中,半导体器件为实施例3所述的半导体器件,或根据实施例1-2所述的制备方法得到的半导体器件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置,由于使用了上述的半导体器件,因而具有更好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种金属栅极功函数层的制备方法,包括:
沉积功函数层;
在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成氮化物层。
2.根据权利要求1所述的方法,其特征在于,所述功函数层为NMOS功函数层。
3.根据权利要求1所述的方法,其特征在于,所述功函数层包括TiAl层。
4.根据权利要求1所述的方法,其特征在于,所述含N气氛包括N2和/或氮化物气体。
5.根据权利要求1或4所述的方法,其特征在于,所述含N气氛通过远程等离子体产生。
6.根据权利要求1所述的方法,其特征在于,所述氮化物层的厚度小于1nm。
7.一种半导体器件的制备方法,包括:
提供半导体衬底,在所述半导体衬底上形成有去除虚拟栅极之后得到的凹槽;
在所述凹槽中形成高K介电层、覆盖层;
选用权利要求1至6之一所述的方法在所述覆盖层上形成功函数层;
在所述功函数层上形成扩散阻挡层以及导电层,以形成金属栅极结构。
8.一种半导体器件,包括:
半导体衬底;
金属栅极,位于所述半导体衬底上,所述金属栅极包括依次沉积的高K介电层、覆盖层、功函数层、扩散阻挡层以及导电层;
其中,所述功函数层的表面还形成有氮化物层。
9.根据权利要求8所述的半导体器件,其特征在于,所述氮化物层的形成方法包括:
在含N气氛下对所述功函数层进行退火,以在所述功函数层的表面形成所述氮化物层。
10.根据权利要求9所述的方法,其特征在于,所述含N气氛包括N2和/或氮化物气体。
11.根据权利要求9所述的方法,其特征在于,所述含N气氛通过远程等离子体产生。
12.根据权利要求8所述的半导体器件,其特征在于,所述功函数层选用TiAl层。
13.根据权利要求8所述的方法,其特征在于,所述功函数层为NMOS功函数层。
14.根据权利要求8所述的方法,其特征在于,所述氮化物层的厚度小于1nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410279864.1A CN105336598A (zh) | 2014-06-20 | 2014-06-20 | 金属栅极功函数层的制备方法、半导体器件及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410279864.1A CN105336598A (zh) | 2014-06-20 | 2014-06-20 | 金属栅极功函数层的制备方法、半导体器件及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105336598A true CN105336598A (zh) | 2016-02-17 |
Family
ID=55287044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410279864.1A Pending CN105336598A (zh) | 2014-06-20 | 2014-06-20 | 金属栅极功函数层的制备方法、半导体器件及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336598A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106129005A (zh) * | 2016-09-18 | 2016-11-16 | 上海华力微电子有限公司 | 栅极的制备方法 |
CN107591329A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 改善器件性能的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437032A (zh) * | 2010-09-29 | 2012-05-02 | 中国科学院微电子研究所 | 后栅工艺中金属栅的制作方法 |
CN102956460A (zh) * | 2011-08-26 | 2013-03-06 | 联华电子股份有限公司 | 具有金属栅极的半导体元件的制作方法 |
US20130224927A1 (en) * | 2012-02-29 | 2013-08-29 | Globalfoundries Inc. | Methods for fabricating integrated circuits with narrow, metal filled openings |
-
2014
- 2014-06-20 CN CN201410279864.1A patent/CN105336598A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437032A (zh) * | 2010-09-29 | 2012-05-02 | 中国科学院微电子研究所 | 后栅工艺中金属栅的制作方法 |
CN102956460A (zh) * | 2011-08-26 | 2013-03-06 | 联华电子股份有限公司 | 具有金属栅极的半导体元件的制作方法 |
US20130224927A1 (en) * | 2012-02-29 | 2013-08-29 | Globalfoundries Inc. | Methods for fabricating integrated circuits with narrow, metal filled openings |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107591329A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 改善器件性能的方法 |
CN106129005A (zh) * | 2016-09-18 | 2016-11-16 | 上海华力微电子有限公司 | 栅极的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100438073C (zh) | 半导体装置及其制造方法 | |
US7012027B2 (en) | Zirconium oxide and hafnium oxide etching using halogen containing chemicals | |
US10515809B2 (en) | Selective high-K formation in gate-last process | |
CN101661904A (zh) | 半导体元件及其制造方法 | |
CN104867967A (zh) | 半导体器件及其制造方法 | |
CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
CN105845725A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN101165898A (zh) | 半导体装置及其制造方法 | |
US8067806B2 (en) | Gate structures of CMOS device and method for manufacturing the same | |
TWI556447B (zh) | 半導體裝置及其製作方法 | |
CN105826365A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN103545185B (zh) | 一种采用伪栅极制造半导体器件的方法 | |
CN103094214A (zh) | 制作半导体器件的方法 | |
CN105244318B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN104681440A (zh) | 一种半导体器件及其制备方法 | |
CN105336598A (zh) | 金属栅极功函数层的制备方法、半导体器件及制备方法 | |
CN105244265A (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105448682A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106601679B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN104810324B (zh) | 一种制作半导体器件的方法 | |
CN104979289B (zh) | 一种半导体器件及其制作方法 | |
CN103456614A (zh) | 一种采用高k金属栅的半导体器件的制造方法 | |
CN108122915B (zh) | 一种sram存储器件及制备方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |