CN108122915B - 一种sram存储器件及制备方法、电子装置 - Google Patents

一种sram存储器件及制备方法、电子装置 Download PDF

Info

Publication number
CN108122915B
CN108122915B CN201611086015.XA CN201611086015A CN108122915B CN 108122915 B CN108122915 B CN 108122915B CN 201611086015 A CN201611086015 A CN 201611086015A CN 108122915 B CN108122915 B CN 108122915B
Authority
CN
China
Prior art keywords
transistor
dielectric layer
layer
gate
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611086015.XA
Other languages
English (en)
Other versions
CN108122915A (zh
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611086015.XA priority Critical patent/CN108122915B/zh
Publication of CN108122915A publication Critical patent/CN108122915A/zh
Application granted granted Critical
Publication of CN108122915B publication Critical patent/CN108122915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种SRAM存储器件及制备方法、电子装置。所述SRAM存储器件至少包括传输门晶体管，所述传输门晶体管的制备方法包括：提供基底并在所述基底上依次形成界面层和高K介电层；在预定形成所述传输门晶体管的区域中对所述高K介电层进行氮化处理，以增加所述传输门晶体管的正偏压温度不稳定性水平；在所述高K介电层上形成覆盖层，以覆盖所述高K介电层。本发明通过所述方法有助于平衡在高温操作寿命(High Temperature Operating Life，HTOL)过程中NMOS下拉晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)和PMOS上拉晶体管的正偏压温度不稳定性，以使SRAM存储器件具有更好的高温操作寿命(High Temperature Operating Life，HTOL)性能。

Description

一种SRAM存储器件及制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种SRAM存储器件及制备方法、电子装置。
背景技术
随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。SRAM(Static Random Access Memory，静态随机存取存储器)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。SRAM只要为其供电即可保存数据，无需不断对其进行刷新。
SRAM的可靠性对于保证电学应用的稳定和安全的操作来说是至关重要的，高温操作寿命(High Temperature Operating Life，HTOL)是被普遍接受的一种测试方法，用来表征在应力过程中SRAM阈值电压的偏移。
目前有报道指出在HTOL应力测试过程中SRAM中阈值电压强烈的依赖于传输门晶体管、上拉晶体管和下拉晶体管上偏压温度不稳定性(Positive Bias TemperatureInstability，BTI)的下降。其中，下拉NMOS晶体管遭受正偏压温度不稳定性(PositiveBias Temperature Instability，PBTI)的占空度为50％，其中，下拉晶体管NMOS遭受正偏压温度不稳定性(Positive Bias Temperature Instability，PBTI)的占空度为25％。
因此，现有技术中存在各种弊端，上述弊端成为亟需解决的问题，以进一步提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种SRAM存储器件的制备方法，所述SRAM存储器件至少包括传输门晶体管，所述传输门晶体管的制备方法包括：
提供基底并在所述基底上依次形成界面层和高K介电层；
在预定形成所述传输门晶体管的区域中对所述高K介电层进行氮化处理，以增加所述传输门晶体管的正偏压温度不稳定性水平；
在所述高K介电层上形成覆盖层，以覆盖所述高K介电层。
可选地，在对所述高K介电层进行氮化处理之后所述方法还进一步包括退火的步骤。
可选地，所述基底还包括用于形成反相器的下拉晶体管区域和上拉晶体管区域，其中，对所述高K介电层进行氮化处理的方法包括：
形成图案化的掩膜层，以覆盖所述下拉晶体管区域和所述上拉晶体管区域，并露出形成所述传输门晶体管的区域；
对所述传输门晶体管区域中的所述高K介电层进行氮化处理。
可选地，所述传输门晶体管的栅极为金属栅极。
可选地，在形成所述覆盖层之前所述方法还进一步包括去除所述掩膜层的步骤。
可选地，所述氮化处理包括对所述高K介电层进行氮离子注入的工艺。
本发明还提供了一种SRAM存储器件，所述SRAM存储器件至少包括传输门晶体管，所述传输门晶体管的栅极包括：
基底；
界面层，位于基底上；
高K介电层，位于所述界面层上，所述高K介电层为经氮化处理的高K介电层；
覆盖层，位于所述高K介电层上方。
可选地，所述SRAM存储器件还包括两个交叉耦合的反相器，两个所述反相器分别与两个所述传输门晶体管电连接；其中，每个所述反相器中均包括下拉晶体管和上拉晶体管，其中，所述下拉晶体管和上拉晶体管中的高K介电层为未经氮化处理的高K介电层。
可选地，所述传输门晶体管的栅极为金属栅极。
本发明还提供了一种电子装置，所述电子装置包括上述的SRAM存储器件。
本发明为了解决现有技术中存在的问题，提供了一种SRAM存储器件的制备方法，所述SRAM包括两个交叉耦合的反相器，所述两个反相器与两个所述传输门NMOS晶体管电连接；其中，每个所述反相器中均包括NMOS下拉晶体管和PMOS上拉晶体管，所述SRAM还包括传输门NMOS晶体管，在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
在本申请中仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，使所述传输门NMOS晶体管中相对于常规传输门NMOS晶体管的正偏压温度不稳定性增加的程度更大，而NMOS下拉晶体管和PMOS上拉晶体管均不进行氮化处理，通过所述方法有助于平衡在高温操作寿命(High Temperature Operating Life，HTOL)过程中NMOS下拉晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)和PMOS上拉晶体管的正偏压温度不稳定性，以使SRAM存储器件具有更好的高温操作寿命(High TemperatureOperating Life，HTOL)性能。
本发明的SRAM存储器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述SRAM存储器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述SRAM存储器件的制备工艺流程图；
图2示出了本发明一实施例所述SRAM存储器件的电路示意图；
图3A-3B示出了本发明一实施例所述SRAM存储器件的制备方法实施所获得结构的剖面示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种SRAM存储器件的制备方法，所述SRAM至少包括传输门NMOS晶体管，所述传输门晶体管的制备方法包括：
提供基底并在所述基底上预定形成传输门NMOS晶体管的区域形成界面层和高K介电层；
对所述高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平；
在所述高K介电层上形成覆盖层，以覆盖所述高K介电层。
具体地，所述SRAM存储器件为六单元晶体管(6T)，其包括六个金属氧化物半导体晶体管。如图2所示，6T SRAM单元包括两个相同且相互交叉耦合的反相器，反相器形成锁存电路，如一个反相器的输出与另一个反相器的输入相连。该锁存电路连接于电源和地之间。
其中，每个反相器都包含NMOS下拉晶体管和PMOS上拉晶体管，例如其中左侧的反相器包括NMOS下拉晶体管PDL和PMOS上拉晶体管PUL；右侧的反相器包括NMOS下拉晶体管PDR和PMOS上拉晶体管PUR。
反相器的输出作为两个存储节点A和B。互补位线对BL和BLb通过一对传输门NMOS晶体管PGL和PGR耦合至存储节点A和B上。
当然所述SRAM存储器件的结构并不局限于该示例，可以根据需要进行改进。
下面结合该典型的存储器件进行说明。
在本发明中在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
为了实现上述目的对所述高K介电层进行氮化处理的方法包括：
形成图案化的掩膜层，以覆盖形成所述NMOS下拉晶体管和PMOS上拉晶体管的区域，并露出形成所述传输门NMOS晶体管的区域；
在本发明中对露出的所述传输门NMOS晶体管区域中的所述高K介电层进行氮化处理。
其中，在所述氮化处理中使用常规离子注入掩膜，仅需要增加一个所述常规离子注入掩膜即可，不会增加工艺制作成本。
其中，所述氮化处理包括对所述高K介电层进行包含氮的离子注入工艺。
可选地，在对所述高K介电层进行氮化处理之后还进一步包括退火的步骤。
本发明为了解决现有技术中存在的问题，提供了一种SRAM存储器件的制备方法，所述SRAM包括两个交叉耦合的反相器，所述两个反相器与两个所述传输门NMOS晶体管电连接；其中，每个所述反相器中均包括NMOS下拉晶体管和PMOS上拉晶体管，所述SRAM还包括传输门NMOS晶体管，在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
在本申请中仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，使所述传输门NMOS晶体管中相对于常规传输门NMOS晶体管的正偏压温度不稳定性增加的程度更大，而NMOS下拉晶体管和PMOS上拉晶体管均不进行氮化处理，通过所述方法有助于平衡在高温操作寿命(High Temperature Operating Life，HTOL)过程中NMOS下拉晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)和PMOS上拉晶体管的正偏压温度不稳定性，以使SRAM存储器件具有更好的高温操作寿命(High TemperatureOperating Life，HTOL)性能。
本发明的SRAM存储器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述SRAM存储器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的SRAM存储器件的制备方法做详细描述，图1示出了本发明所述SRAM存储器件的制备工艺流程图；图2示出了本发明一实施例所述SRAM存储器件的电路示意图；图3A-3B示出了本发明一实施例所述SRAM存储器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种SRAM存储器件的制备方法，如图1所示，所述SRAM存储器件至少包括传输门晶体管，所述传输门晶体管的制备方法包括：
步骤S1：提供基底并在所述基底上依次形成界面层和高K介电层；
步骤S2：在预定形成所述传输门晶体管的区域中对所述高K介电层进行氮化处理，以增加所述传输门晶体管的正偏压温度不稳定性水平；
步骤S3：在所述高K介电层上形成覆盖层，以覆盖所述高K介电层。
下面，对本发明的SRAM存储器件的制备方法的具体实施方式做详细的说明。
首先，本发明所述SRAM存储器件为六单元晶体管(6T)，其包括六个金属氧化物半导体晶体管。如图2所示，6T SRAM单元包括两个相同且相互交叉耦合的反相器，反相器形成锁存电路，如一个反相器的输出与另一个反相器的输入相连。该锁存电路连接于电源和地之间。
其中，每个反相器都包含NMOS下拉晶体管和PMOS上拉晶体管，例如其中左侧的反相器包括NMOS下拉晶体管PDL和PMOS上拉晶体管PUL；右侧的反相器包括NMOS下拉晶体管PDR和PMOS上拉晶体管PUR。
反相器的输出作为两个存储节点A和B。互补位线对BL和BLb通过一对传输门NMOS晶体管PGL和PGR耦合至存储节点A和B上。
当然所述SRAM存储器件的结构并不局限于该示例，可以根据需要进行改进。
在本发明中在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
下面结合该典型的存储器件重点对所述传输门NMOS晶体管的制备方法进行说明。
首先，执行步骤一，提供基底并在所述基底上预定形成传输门NMOS晶体管的区域形成界面层和高K介电层。
具体地，如图3A所示，所述基底301可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
其中，所述基底301中可以包括上拉晶体管区域、下拉晶体管区域以及传输门晶体管区域，在每个区域中会形成不同类型的晶体管。
其中所述上拉晶体管、下拉晶体管以及传输门晶体管的制备可以是同时进行的，仅在氮化步骤中覆盖所述上拉晶体管区域和下拉晶体管区域。
可选地，在所述基底301中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构以及其他有源器件。
所述传输门晶体管使用金属栅极，其中所述金属栅极的形成方法可以选用后栅工艺，其制备过程包括：在所述基底上形成虚拟栅极层。
具体地，所述虚拟栅极层包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
图案化所述虚拟栅极层，以形成虚拟栅极。
具体地，在本发明的实施例中，首先在所述栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述虚拟栅极的形状以及关键尺寸，以所述光刻胶层为掩膜蚀刻所述栅极材料层，将图案转移至所述栅极材料层中，然后去除所述光刻胶层，形成虚拟栅极，所述光刻胶层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
进一步，可选地，还可以在所述虚拟栅极上形成偏移侧壁以及间隙壁。
具体地，在所述虚拟栅极上共形沉积(conformal deposition)偏移侧壁的材料层，在蚀刻去除衬底以及虚拟栅极水平面上的偏移侧壁的材料层后，形成偏移侧壁，偏移侧壁选用氧化物，例如氧化硅，所述氧化物通过原子层沉积(ALD)的方法形成。
在所述偏移侧壁上形成间隙壁，所述栅极间隙壁可以为SiO2、SiN、SiOCN中一种或者它们组合构成。可选地，所述栅极间隙壁为氧化硅、氮化硅共同组成，具体工艺为：沉积氧化硅层、氮化硅层，然后采用蚀刻方法形成栅极间隙壁。所述栅极间隙壁的厚度为5-50nm。
沉积层间介电层并平坦化至所述虚拟栅极。
其中，所述层间介电层选用氧化物，例如二氧化硅，正硅酸乙酯等，并不局限与某一种。
可选地，所述层间介电层选用FCVD(流体化学气相沉积)的方法形成。
然后平坦化所述层间介电层至所述虚拟栅极，至露出所述虚拟栅极为止，平坦化方法可以选用本领域常用的方法。
去除所述虚拟栅极，以形成凹槽。
具体地，选用干法蚀刻或者湿法蚀刻去除所述虚拟栅极：
当选用干法蚀刻时，可以选用HBr作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。或者选用湿法蚀刻。
选用湿法蚀刻时，选用KOH和四甲基氢氧化氨(TMAH)中的一种或者多种，在本发明选用KOH进行蚀刻，在本发明中可以选用质量分数为5-50％的KOH进行蚀刻，同时严格控制该蚀刻过程的温度，在该步骤中蚀刻温度为20-60℃。
然后形成界面层302，其中，所述界面层可以通过快速热退火氧化方法(RTO)形成，或者通过沉积方法形成SiON。在该实施例中所述界面层形成于所述凹槽中。
例如快速热退火氧化方法(RTO)氧化所述基底。具体地，所述快速热氧化步骤可以选用常规的快速热氧化方法进行，在本发明的一具体实施方式中选用O2或者含有O2的气氛对所述器件进行热处理，所述热处理温度在800-1500℃，可选为1100-1200℃，处理时间为2-30min，经过所述处理在所述基底上形成具有一定厚度氧化物层。
然后在所述界面层302上形成高K介电层303，如图3A所示，其中，所述高K介电层303选用HfZrOx或HfO2。
所述高K介电层303的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
执行步骤二，对所述高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
具体地，如图3A所示，对所述高K介电层进行氮化处理，在本发明中在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
为了实现上述目的对所述高K介电层进行氮化处理的方法包括：
形成图案化的掩膜层，以覆盖形成所述NMOS下拉晶体管和PMOS上拉晶体管的区域，并露出形成所述传输门NMOS晶体管的区域；
在本发明中对露出的所述传输门NMOS晶体管区域中的所述高K介电层进行氮化处理。
其中，在所述氮化处理中使用常规离子注入掩膜，仅需要增加一个所述常规离子注入掩膜即可，不会增加工艺制作成本。
其中，所述氮化处理包括对所述高K介电层进行包含氮的离子注入工艺。
其中，氮离子注入步骤中的注入剂量以及注入能量均可以根据器件性能的需要进行调节，并不局限于某一数值范围。
执行步骤三，对所述高K介电层进行退火。
具体地，在本发明中为了激活杂质又能抑制杂质的深度和横向扩散，执行完所述离子注入后进行快速热退火，可选地，所述快速热退火温度为1000-1050℃。
执行步骤四，在所述高K介电层上形成覆盖层304，以覆盖所述高K介电层。
具体地，如图3B所示，在所述高K介电层上形成覆盖层，其构成材料包括氮化钛和氮化钽，形成覆盖层的作用是防止金属栅极结构中的金属材料向高K介电层的扩散，以调节所述半导体器件的阈值电压。
所述覆盖层304的沉积方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在所述覆盖层304上形成功函数层，并在所述功函数层上形成扩散阻挡层以及导电层，以形成金属栅极结构。
可选地，所述扩散阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN中的一种或者多种。
所述扩散阻挡层的形成方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。所形成的扩散阻挡层的厚度在10-100埃之间。
可选地，所述扩散阻挡层选用TiN层。
所述导电层可以选用本领域常用的导电材料，例如铜或钨层。在该实施例中使用钨形成所述导电层，可以用CVD或PVD的方法进行沉积。
进一步，在该导电层形成之后，在300-500摄氏度温度下进行退火，例如，其在含氮环境中反应的时间为10-60分钟。最后进行导电层的平坦化，以除去沟槽以外的导电层而形成金属栅极。
至此，完成了本发明实施例的SRAM存储器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种SRAM存储器件的制备方法，所述SRAM包括两个交叉耦合的反相器，所述两个反相器与两个所述传输门NMOS晶体管电连接；其中，每个所述反相器中均包括NMOS下拉晶体管和PMOS上拉晶体管，所述SRAM还包括传输门NMOS晶体管，在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
在本申请中仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，使所述传输门NMOS晶体管中相对于常规传输门NMOS晶体管的正偏压温度不稳定性增加的程度更大，而NMOS下拉晶体管和PMOS上拉晶体管均不进行氮化处理，通过所述方法有助于平衡在高温操作寿命(High Temperature Operating Life，HTOL)过程中NMOS下拉晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)和PMOS上拉晶体管的正偏压温度不稳定性，以使SRAM存储器件具有更好的高温操作寿命(High TemperatureOperating Life，HTOL)性能。
实施例二
本发明还提供了一种SRAM存储器件，所述SRAM存储器件通过实施例一中所述方法制备得到。
所述SRAM存储器件至少包括传输门NMOS晶体管，所述传输门NMOS晶体管的栅极包括：
基底；
界面层，位于基底上；
高K介电层，位于所述界面层上，所述高K介电层为经氮化处理的高K介电层；
覆盖层，位于所述高K介电层上方。
其中，所述SRAM存储器件还包括两个交叉耦合的反相器，所述两个反相器与两个所述传输门NMOS晶体管电连接；其中，每个所述反相器中均包括NMOS下拉晶体管和PMOS上拉晶体管，其中，所述NMOS下拉晶体管和PMOS上拉晶体管中的高K介电层为未经氮化处理的高K介电层。
具体地，所述SRAM存储器件为六单元晶体管(6T)，其包括六个金属氧化物半导体晶体管。如图2所示，6T SRAM单元包括两个相同且相互交叉耦合的反相器，反相器形成锁存电路，如一个反相器的输出与另一个反相器的输入相连。该锁存电路连接于电源和地之间。
其中，每个反相器都包含NMOS下拉晶体管和PMOS上拉晶体管，例如其中左侧的反相器包括NMOS下拉晶体管PDL和PMOS上拉晶体管PUL；右侧的反相器包括NMOS下拉晶体管PDR和PMOS上拉晶体管PUR。
反相器的输出作为两个存储节点A和B。互补位线对BL和BLb通过一对传输门NMOS晶体管PGL和PGR耦合至存储节点A和B上。
当然所述SRAM存储器件的结构并不局限于该示例，可以根据需要进行改进。
在本发明中在制备过程中通过掩膜层的覆盖仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
为了实现上述目的对所述高K介电层进行氮化处理的方法包括：
形成图案化的掩膜层，以覆盖形成所述NMOS下拉晶体管和PMOS上拉晶体管的区域，并露出形成所述传输门NMOS晶体管的区域；
在本发明中对露出的所述传输门NMOS晶体管区域中的所述高K介电层进行氮化处理。
其中，在所述氮化处理中使用常规离子注入掩膜，仅需要增加一个所述常规离子注入掩膜即可，不会增加工艺制作成本。
所述基底301可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
其中，所述基底301中可以包括上拉晶体管区域、下拉晶体管区域以及传输门晶体管区域，在每个区域中会形成不同类型的晶体管。
其中所述上拉晶体管、下拉晶体管以及传输门晶体管的制备可以是同时进行的，仅在氮化步骤中覆盖所述上拉晶体管区域和下拉晶体管区域。
可选地，在所述基底301中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构以及其他有源器件。
所述传输门晶体管使用金属栅极，其中所述金属栅极的形成方法可以选用后栅工艺。
所述界面层302可以通过快速热退火氧化方法(RTO)形成，或者通过沉积方法形成SiON。
在所述界面层302上形成有高K介电层303，如图3A所示，其中，所述高K介电层303选用HfZrOx或HfO2。
所述高K介电层303的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
其中，所述高K介电层为经过氮化处理的高K介电层，以增加所述传输门NMOS晶体管的正偏压温度不稳定性水平。
在所述高K介电层上形成有覆盖层304，以覆盖所述高K介电层。
所述覆盖层的构成材料包括氮化钛和氮化钽，形成覆盖层的作用是防止金属栅极结构中的金属材料向高k介电层的扩散，以调节所述半导体器件的阈值电压。
所述覆盖层304的沉积方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在所述覆盖层上还形成有扩散阻挡层以及导电层，以形成金属栅极结构。
可选地，所述扩散阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN中的一种或者多种。
所形成的扩散阻挡层的厚度在10-100埃之间。
可选地，所述扩散阻挡层选用TiN层。
所述导电层可以选用本领域常用的导电材料，例如铜或钨层。在该实施例中使用钨形成所述导电层，可以用CVD或PVD的方法进行沉积。
在本申请中仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，使所述传输门NMOS晶体管中相对于常规传输门NMOS晶体管的正偏压温度不稳定性增加的程度更大，而NMOS下拉晶体管和PMOS上拉晶体管均不进行氮化处理，通过所述方法有助于平衡在高温操作寿命(High Temperature Operating Life，HTOL)过程中NMOS下拉晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)和PMOS上拉晶体管的正偏压温度不稳定性，以使SRAM存储器件具有更好的高温操作寿命(High TemperatureOperating Life，HTOL)性能。
本发明的SRAM存储器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括SRAM存储器件，该SRAM存储器件为前述实施例二中的SRAM存储器件，或根据实施例一所述的SRAM存储器件的制备方法所制得的SRAM存储器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述SRAM存储器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的SRAM存储器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括前述的SRAM存储器件，或根据实施例一或二所述的SRAM存储器件的制备方法所制得的SRAM存储器件，所述SRAM存储器件包括：基底；界面层，位于基底上；高K介电层，位于所述界面层上，所述高K介电层为经氮化处理的高K介电层；覆盖层，位于所述高K介电层上方。在本申请中仅对所述传输门NMOS晶体管中的高K介电层进行氮化处理，使所述传输门NMOS晶体管中相对于常规传输门NMOS晶体管的正偏压温度不稳定性增加的程度更大，而NMOS下拉晶体管和PMOS上拉晶体管均不进行氮化处理，通过所述方法有助于平衡在高温操作寿命(High Temperature Operating Life，HTOL)过程中NMOS下拉晶体管的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)和PMOS上拉晶体管的正偏压温度不稳定性，以使SRAM存储器件具有更好的高温操作寿命(High Temperature Operating Life，HTOL)性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种SRAM存储器件的制备方法，所述SRAM存储器件至少包括传输门晶体管，其特征在于，所述传输门晶体管的制备方法包括：
提供基底，所述基底包括用于形成反相器的下拉晶体管区域和上拉晶体管区域；
在所述基底上依次形成界面层和高K介电层；
在预定形成所述传输门晶体管的区域中对所述高K介电层进行氮化处理，以增加所述传输门晶体管的正偏压温度不稳定性水平，其中，对所述高K介电层进行氮化处理的方法包括：
形成图案化的掩膜层，以覆盖所述下拉晶体管区域和所述上拉晶体管区域，并露出形成所述传输门晶体管的区域；
对所述传输门晶体管区域中的所述高K介电层进行氮化处理。
2.根据权利要求1所述的方法，其特征在于，在预定形成所述传输门晶体管的区域中对所述高K介电层进行氮化处理后所述方法还进一步包括在所述高K介电层上形成覆盖层，以覆盖所述高K介电层。
3.根据权利要求1所述的方法，其特征在于，在对所述高K介电层进行氮化处理之后所述方法还进一步包括退火的步骤。
4.根据权利要求2所述的方法，其特征在于，在形成所述覆盖层之前所述方法还进一步包括去除所述掩膜层的步骤。
5.根据权利要求1所述的方法，其特征在于，所述传输门晶体管的栅极为金属栅极。
6.根据权利要求1所述的方法，其特征在于，所述氮化处理包括对所述高K介电层进行氮离子注入的工艺。
7.一种SRAM存储器件，其特征在于，所述SRAM存储器件至少包括传输门晶体管，所述传输门晶体管的栅极包括：
基底；
界面层，位于基底上；
高K介电层，位于所述界面层上，所述高K介电层为经氮化处理的高K介电层；
覆盖层，位于所述高K介电层上方；
所述SRAM存储器件还包括两个交叉耦合的反相器，两个所述反相器分别与两个所述传输门晶体管电连接；其中，每个所述反相器中均包括下拉晶体管和上拉晶体管，其中，所述下拉晶体管和上拉晶体管中的高K介电层为未经氮化处理的高K介电层。
8.根据权利要求7所述的SRAM存储器件，其特征在于，所述传输门晶体管的栅极为金属栅极。
9.一种电子装置，其特征在于，所述电子装置包括权利要求7至8之一所述的SRAM存储器件。
CN201611086015.XA 2016-11-30 2016-11-30 一种sram存储器件及制备方法、电子装置 Active CN108122915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611086015.XA CN108122915B (zh) 2016-11-30 2016-11-30 一种sram存储器件及制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611086015.XA CN108122915B (zh) 2016-11-30 2016-11-30 一种sram存储器件及制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN108122915A CN108122915A (zh) 2018-06-05
CN108122915B true CN108122915B (zh) 2020-10-16

Family

ID=62226394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611086015.XA Active CN108122915B (zh) 2016-11-30 2016-11-30 一种sram存储器件及制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN108122915B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866611B (zh) * 2021-10-25 2023-11-24 湖南进芯电子科技有限公司 用于dsp芯片电路可靠性的自动上下电测试系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815752A (zh) * 2004-12-20 2006-08-09 台湾积体电路制造股份有限公司 栅极介电层以及应用该栅极介电层的晶体管与半导体装置
CN101656214A (zh) * 2008-08-21 2010-02-24 台湾积体电路制造股份有限公司 半导体元件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518145B2 (en) * 2007-01-25 2009-04-14 International Business Machines Corporation Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815752A (zh) * 2004-12-20 2006-08-09 台湾积体电路制造股份有限公司 栅极介电层以及应用该栅极介电层的晶体管与半导体装置
CN101656214A (zh) * 2008-08-21 2010-02-24 台湾积体电路制造股份有限公司 半导体元件及其制造方法

Also Published As

Publication number Publication date
CN108122915A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
TWI693689B (zh) 半導體裝置及其形成方法
US9502532B2 (en) Methods of manufacturing semiconductor devices
US9929168B2 (en) Embedded memory and methods of forming the same
US10043889B2 (en) Semiconductor devices
US9312188B2 (en) Method for fabricating semiconductor device
CN111785688A (zh) 制造集成电路器件的方法
US20210233921A1 (en) Embedded Flash Memory Device with Floating Gate Embedded in a Substrate
TW201448054A (zh) 製造半導體元件的方法
US20080116496A1 (en) Integrating a DRAM with an SRAM having butted contacts and resulting devices
TW202114058A (zh) 積體電路裝置及其製造方法
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN107978564B (zh) 一种半导体器件及其制造方法和电子装置
CN107799471B (zh) 一种半导体器件及其制造方法和电子装置
US8679938B2 (en) Shallow trench isolation for device including deep trench capacitors
CN108122915B (zh) 一种sram存储器件及制备方法、电子装置
KR102280238B1 (ko) 반도체 소자 제조 방법
CN108447826B (zh) 一种半导体器件及其制造方法和电子装置
CN107482010B (zh) 一种半导体器件及其制作方法、电子装置
KR20190092976A (ko) 반도체 소자 제조 방법
CN109087893B (zh) 一种半导体器件及其制备方法、电子装置
US20160049478A1 (en) Semiconductor device and method for fabricating the same
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
CN107093581B (zh) 一种半导体器件及其制作方法和电子装置
CN106298662B (zh) 一种半导体器件及其制作方法和电子装置
CN110581175A (zh) 一种pmos晶体管、pmos晶体管的制备方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant