CN102569090A - Nmos晶体管的形成方法 - Google Patents

Nmos晶体管的形成方法 Download PDF

Info

Publication number
CN102569090A
CN102569090A CN2010106205647A CN201010620564A CN102569090A CN 102569090 A CN102569090 A CN 102569090A CN 2010106205647 A CN2010106205647 A CN 2010106205647A CN 201010620564 A CN201010620564 A CN 201010620564A CN 102569090 A CN102569090 A CN 102569090A
Authority
CN
China
Prior art keywords
substrate
barrier layer
stressor layers
grid structure
pass transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106205647A
Other languages
English (en)
Other versions
CN102569090B (zh
Inventor
鲍宇
张彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201010620564.7A priority Critical patent/CN102569090B/zh
Publication of CN102569090A publication Critical patent/CN102569090A/zh
Application granted granted Critical
Publication of CN102569090B publication Critical patent/CN102569090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种NMOS晶体管的形成方法，包括：提供衬底，及位于衬底上的栅极结构；以所述栅极结构为掩膜，对所述衬底进行离子注入，在栅极结构两侧的衬底内形成源区和漏区；在暴露出的衬底表面和栅极结构表面形成阻挡层；在所述阻挡层上形成应力层，所述阻挡层用于阻挡形成应力层环境中的氢元素进入所述源区和漏区；对所述源区和漏区进行热处理；去除所述阻挡层和应力层。本发明在形成应力层前，先在所述衬底表面和栅极结构表面上形成致密的阻挡层，阻挡形成所述应力层环境中的氢元素进入所述衬底内的源区/漏区，避免氢元素加强源区/漏区的掺杂离子的扩散导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性。

Description

NMOS晶体管的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种NMOS晶体管的形成方法。
背景技术
众所周知，机械应力可以改变硅材料的能隙和载流子迁移率，最近，机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就提高了驱动电流，因而应力可以极大地提高晶体管的性能。
现有技术采用应力衬垫技术以改善晶体管的机械应力性能。如在NMOS晶体管上形成张应力衬垫层(tensile stress liner)，在PMOS晶体管上形成压应力衬垫层(compressive stress liner)，从而增大了PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24％的速度提升。
现有技术还通过在在源区或者漏区的位置形成外延层，以改善晶体管的机械应力的性能。具体地，以PMOS晶体管为例，首先在需要形成源区和漏区的区域形成外延层，如硅锗外延层，然后再进行掺杂形成PMOS晶体管的源区和漏区，形成硅锗是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力，进一步提高压应力，提高晶体管的性能。公开号为CN1011700060A的中国专利申请中提供了一种在源漏区域采用硅锗(SiGe)的PMOS晶体管的形成方法。
进一步地，对于NMOS晶体管，还可以通过对NMOS晶体管的沟道区施加与沟道区沟道电流垂直的的压应力，以提高沟道区内载流子迁移率，进而提高驱动电流。
现有技术一般采用应力记忆工艺(stress memorization techniques，SMT)，以提高沟道区在垂直方向受到的压应力。其方法包括：首先提供如图1所示的NMOS晶体管，包括衬底001，所述衬底001上形成有栅极结构，所述栅极结构包括依次位于所述衬底001上的栅极氧化层002和栅极003，及位于所述栅极氧化层002表面和栅极003表面的侧墙004。
继续参考图1，以所述栅极结构为掩膜，对所述衬底001进行离子掺杂，形成源区/漏区。
如图2所示，在所述栅极结构和衬底001表面上形成应力层005，所述应力层005为氮化硅。形成所述应力层005后，对所述半导体结构进行热处理，以激活源区/漏区内的掺杂离子。
因为所述热处理环境的温度较高，如图2所示的半导体结构会受热而膨胀。尤其地，当栅极003受到高温影响而膨胀时，因为所述栅极结构的表面形成有应力层005，且所述应力层005应力较大，则在垂直向上的方向和两侧的水平方向的膨胀均因受到应力层005的约束，使得所述栅极003在垂直向上的方向和水平方向上无法形变。导致所述栅极003因膨胀而产生的能量只能向下作用，产生较大的向下的压力。所述压力将作用至位于栅极氧化层002下方的沟道区，以提高沟道区的垂直方向的压应力，进而提高沟道区内载流子迁移率，提高驱动电流。
但是通过上述方法形成的NMOS晶体管，其阈值电压较待形成的标准阈值电压值有明显下降，表现为沟道区的阈值电压明显下降。
发明内容
本发明解决的问题是提供一种NMOS晶体管的形成方法，以解决通过应力记忆工艺形成的NMOS晶体管的阈值电压下降的问题。
本发明提供一种NMOS晶体管的形成方法，包括：
提供衬底，及位于衬底上的栅极结构；
以所述栅极结构为掩膜，对所述衬底进行离子掺杂，在栅极结构两侧的衬底内形成源区和漏区；
在暴露出的衬底表面和栅极结构表面形成阻挡层，并在所述阻挡层上形成应力层；
对所述源区和漏区进行热处理，激活源区和漏区内的掺杂离子；
去除所述阻挡层和应力层。
可选的，所述阻挡层的密度不小于3g/cm3。
可选的，所述阻挡层的厚度范围为10～100埃。
可选的，所述阻挡层为氮化硅层或者氮氧化硅。
可选的，所述应力层为氮化硅层。
可选的，所述应力层的厚度范围为100～500埃。
可选的，形成所述阻挡层前，还包括在所述衬底表面和栅极结构表面形成缓冲层。
可选的，所述缓冲层为氧化硅层。
可选的，形成所述缓冲层、阻挡层和应力层后，还包括分别去除所述缓冲层、阻挡层和应力层内含有的氢元素。
可选的，分别对所述缓冲层、阻挡层和应力层进行等离子体处理，以去除位于所述缓冲层、阻挡层和应力层内含有的氢元素。
与现有技术相比，本发明具有以下优点：
形成应力层前，先在所述衬底表面和栅极结构表面上形成阻挡层，所述阻挡层密度较高，其密度不小于3g/cm3。所述致密的阻挡层可以用于阻挡应力层内的氢元素进入所述衬底内的源区/漏区，避免氢元素加强源区/漏区的掺杂离子的扩散而导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性；
进一步地，在所述衬底和阻挡层间形成缓冲层，避免因阻挡层和应力层的应力过大对衬底造成损伤；
最后，对所述缓冲层、阻挡层和应力层进行等离子体处理，以去除缓冲层、阻挡层和应力层内含有的氢元素，避免氢元素加强源区/漏区的掺杂离子的扩散导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性。
附图说明
图1至图2是现有技术中NMOS晶体管形成方法结构示意图。
图3是本发明一个实施例的NMOS晶体管形成方法的流程示意图。
图4至图9为本发明一个实施例的NMOS晶体管形成方法结构示意图。
具体实施方式
现有技术采用应力记忆工艺(stress memorization techniques，SMT)，以提高沟道区垂直方向受到的压应力，但是通过所述方法形成的NMOS晶体管，其阈值电压较待形成的标准阈值电压值有明显下降。
参考图1和至图2，发明人发现在形成应力层005后，位于所述源区/漏区内的掺杂离子的浓度比形成应力层005前的掺杂离子浓度下降较多，使得开启沟道区的难度下降，进而导致阈值电压与待形成的标准阈值电压有明显下降。
发明人进一步发现形成应力层005的工艺环境会导致形成的应力层005内含有氢元素。如采用化学气相沉积法形成应力层005时，采用硅烷、氨气等物质作为前驱物以沉积形成应力层005，所述应力层005内含有氢元素。所述应力层005内的氢元素将扩散至衬底内的源区/漏区，而氢元素会加强源区/漏区内的掺杂离子的扩散程度，降低开启沟道区的难度，进而降低了所述NMOS晶体管的阈值电压。特别地，当源区/漏区内的掺杂离子为硼离子时，因为所述硼离子较轻，其扩散程度受氢元素影响较大。
根据上述发现，发明人提供一种NMOS晶体管的形成方法，包括：提供衬底，及位于衬底上的栅极结构；以所述栅极结构为掩膜，对所述衬底进行离子掺杂，在栅极结构两侧的衬底内形成源区和漏区；在暴露出的衬底表面和栅极结构表面形成阻挡层，并在所述阻挡层上形成应力层，所述阻挡层用于阻挡应力层内的氢元素进入所述源区和漏区；对所述源区和漏区进行热处理，激活所述源区和漏区掺杂离子；去除所述阻挡层和应力层。
本发明在形成应力层前，先在所述衬底表面和栅极结构表面上形成阻挡层，所述阻挡层密度较高，其密度不小于3g/cm3。致密的阻挡层可以用于阻挡应力层内的氢元素进入衬底内的源区/漏区，避免氢元素加强源区和漏区的掺杂离子的扩散导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
如图3所示，为本发明一个实施例的NMOS晶体管的形成方法流程示意图，包括：
执行步骤S1，提供衬底，所述衬底上形成有栅极结构；
执行步骤S2，以所述栅极结构为掩膜，对所述衬底进行离子掺杂，在栅极结构两侧的衬底内形成源区和漏区；
执行步骤S3，在暴露的衬底表面及栅极结构表面形成缓冲层；
执行步骤S4，对所述缓冲层进行等离子体处理，去除缓冲层内的氢元素；
执行步骤S5，在所述缓冲层上形成阻挡层；
执行步骤S6，在所述阻挡层上形成应力层；
执行步骤S7，对所述源区和漏区进行热处理，激活位于所述源区和漏区内的掺杂离子；
执行步骤S8，依次去除所述应力层、阻挡层和缓冲层。
图4至图9为本发明一个实施例的NMOS晶体管形成方法结构示意图。
如图4所示，首先提供衬底110，所述衬底110上形成有栅极结构，所述栅极结构包括位于所述衬底110上的栅极氧化层120、位于所述栅极氧化层上120的栅极130及位于所述栅极氧化层120及栅极130两侧的侧墙140。
继续参考图4，以所述侧墙140为掩膜，对所述衬底110进行离子注入，形成位于所述栅极结构两侧衬底110内的源区和漏区。所述掺杂离子可以是硼、磷、砷等掺杂离子。本实施例中，所述掺杂离子为硼离子。至此NMOS晶体管已形成，所述NMOS晶体管的沟道区位于所述栅极氧化层120下方。后续将通过压力记忆技术，对栅极氧化层下方的沟道区增加垂直向下的压力，提高沟道区内载流子迁移率，进而提高驱动电流。
如图5所示，在暴露的衬底110表面及栅极结构表面形成缓冲层210，所述缓冲层210材料为氧化硅。形成所述缓冲层210的目的是为了解决所述衬底110和后续形成的应力层之间应力问题，避免后续形成的应力层因应力过大造成衬底110的断裂。
其中，形成缓冲层210的工艺环境常常导致形成的缓冲层210内含有氢元素。如采用化学气相沉积法形成缓冲层210时，采用的前驱物为正硅酸乙酯(TEOS)，所述前驱物包含有氢元素，则通过所述前驱物形成的缓冲层210中含有氢元素。
进一步地，所述缓冲层210内的氢元素会加强源区/漏区内的掺杂离子的扩散程度，进而降低源区/漏区内的掺杂离子的浓度。尤其硼离子较轻，其扩散程度受到氢元素影响较大。为避免所述缓冲层210内的氢元素对源区/漏区内的掺杂离子的浓度的影响，形成所述缓冲层210后，还包括去除缓冲层210内的氢元素。本实施例中，所述去除氢元素的方法为对所述缓冲层210进行等离子体处理，以去除位于所述缓冲层210内的氢元素。
如图6所示，对所述缓冲层210进行等离子体处理，去除缓冲层210内的氢元素。形成所述等离子体的物质可以为臭氧、氧气、氧化氮、氮气或者氦气中的一种或几种，所述等离子体处理能量的范围为50～1500瓦。通过上述物质进行电离产生的等离子体对位于缓冲层210内的氢元素进行轰击，以去除位于所述缓冲层210内的氢元素。
如图7所示，在所述缓冲层210上形成阻挡层220，所述阻挡层220用于阻止后续形成的应力层中的氢元素进入所述衬底110内。所述阻挡层220的厚度范围为10～100埃。所述阻挡层220的材料为氮化硅或者氮氧化硅。作为其他实施例，还可以采用其他的材料，以阻止后续形成的应力层中的氢元素进入所述衬底110内。其中，所述阻挡层220的厚度过大，如大于100埃，将影响后续形成的应力层对NMOS器件的应力效果，若所述阻挡层220的厚度过小，如小于10埃，所述阻挡层220将不能起到较高的阻挡作用。当阻挡层220的厚度范围位于10～100埃时候，所述阻挡层220既能起到较佳的阻挡作用，又不影响后续形成应力层对NMOS器件的应力效果。
其中，所述阻挡层220的致密度较高，其密度不小于3g/cm3，所述阻挡层220的密度范围大约为3g/cm3～10g/cm3。本实施例中，所述阻挡层220的密度为6g/cm3。在所述致密的阻挡层220内，氢元素难以扩散，进而所述阻挡层220可以阻挡后续形成的应力层内的氢元素穿过所述阻挡层220进入缓冲层210或者衬底110内。
作为一个实施例，形成所述阻挡层220的前驱物包括硅烷、氨气、氮气、氩气、氢气等物质，其对应的流量参数如下：所述硅烷的流量范围为10～1000sccm/min；氨气的流量范围为10～1000sccm/min；氮气的流量范围为10～30000sccm/min；氩气的流量范围为10～10000sccm/min；氢气的流量范围为10～10000sccm/min。
形成阻挡层220的工艺环境也将导致形成的阻挡层220内含有氢元素，但是由于所述阻挡层220的材质致密，氢元素较难通过所述阻挡层220进入衬底110内，仅会有少许的氢元素进入所述衬底110内。
作为更佳的实施例，在形成有所述阻挡层220后，还包括对所述阻挡层220进行等离子体处理，以进一步去除位于所述阻挡层220的氢元素。形成所述等离子体的物质可以为臭氧、氧气、氧化氮、氮气或者氦气中的一种或几种，所述等离子体处理能量的范围为50～1500瓦。
如图8所示，在所述阻挡层220上形成应力层230，所述应力层230的材料为氮化硅。所述应力层230的厚度范围为100～500埃。
所述应力层230的形成方法为化学气相沉积法，作为一个实施例，形成所述应力层230的前驱物包括硅烷、氨气、氮气、氩气、氢气等物质，其对应的流量参数如下：所述硅烷的流量范围为10～1000sccm/min；氨气的流量范围为10～1000sccm/min；氮气的流量范围为10～30000sccm/min；氩气的流量范围为10～10000sccm/min；氢气的流量范围为10～10000sccm/min。
如上所述，形成应力层230的工艺环境会导致形成的应力层230内含有氢元素。如图8所示，阻挡层220因为其材料致密，将阻挡应力层230内的氢元素进入缓冲层210和衬底110内部，改善氢元素加强源区/漏区的掺杂离子的扩散导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性。
继续参考图8，在NMOS晶体管的衬底和栅极表面上形成应力层230后，对所述NMOS晶体管进行热处理，激活掺杂于所述NMOS器件源区和漏区内的掺杂离子并恢复离子注入引起的NMOS器件的衬底001内晶格损伤。
作为一个实施例，所述热处理为对所述NMOS器件进行尖峰退火处理。所述尖峰退火的主要过程包括：首先将所述衬底001加热到一定温度，当所述温度稳定一段时间后，再快速升温，到达峰值温度后立即降温。所述尖峰退火处理的关键参数在于温度曲线的峰值温度、峰值温度的驻留时间以及温度发散度(即退火温度保持在峰值温度附近区域的时间)。在具体实施例中，所述尖峰退火处理的峰值温度为1000至1100摄氏度。
因为热处理的温度较高，如图8所示的NMOS器件会受热而膨胀，尤其地，当栅极130受到高温影响而膨胀。因为所述栅极结构的表面形成有应力层230，所述应力层230应力较大，所述栅极结构受到应力层230的约束而无法在垂直向上的方向和水平方向上形变，导致所述栅极结构因膨胀而产生的能量只能向下作用，以产生较大的向下的压力。所述压力将作用至栅极氧化层120下方衬底001内的沟道区，进而提高沟道区的垂直方向的压应力，提高沟道区内载流子迁移率和驱动电流。
如图9所示，依次去除位于所述衬底110上的应力层230、阻挡层220和缓冲层210，暴露出所述衬底110的表面。若所述应力层230和阻挡层220的材料为氮化硅，则可以采用浓硝酸溶液进行湿法去除，或者采用含氟离子气体进行干法去除；若所述缓冲层210的材料为氧化硅，则可以采用氢氟酸溶液进行湿法去除，或者采用含氟离子气体进行干法去除；进一步地，若所述应力层230为氮氧化硅，则可以采用氢氧化铵和双氧水的混合溶液进行去除，或者采用含氟离子气体进行干法去除。
在暴露出所述衬底110的表面后，还包括形成将所述NMOS晶体管与其他器件进行连接的连接结构，此处就不详细叙述。
与现有技术相比，本发明具有以下优点：
在形成应力层前，先在所述衬底表面和栅极结构表面上形成阻挡层，所述阻挡层密度较高，其密度不小于3g/cm3。所述致密的阻挡层可以用于阻挡形成所述应力层环境中的氢元素进入所述衬底内的源区/漏区，避免氢元素加强源区/漏区的掺杂离子的扩散导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性；
进一步地，在位于所述衬底和阻挡层前形成的缓冲层，避免应力层的应力过大对衬底造成损伤，并且对所述缓冲层进行等离子体处理，以去除位于所述位于缓冲层含有的氢元素，避免缓冲层内的氢元素加强源区/漏区的掺杂离子的扩散导致的阈值电压下降的问题，提高阈值电压的可靠性，进一步提高NMOS晶体管性能的可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种NMOS晶体管的形成方法，其特征在于，包括：
提供衬底，及位于衬底上的栅极结构；
以所述栅极结构为掩膜，对所述衬底进行离子掺杂，在栅极结构两侧的衬底内形成源区和漏区；
在暴露出的衬底表面和栅极结构表面形成阻挡层，并在所述阻挡层上形成应力层；
对所述源区和漏区进行热处理，激活源区和漏区内的掺杂离子；
去除所述阻挡层和应力层。
2.根据权利要求1所述NMOS晶体管的形成方法，其特征在于，所述阻挡层的密度不小于3g/cm3。
3.根据权利要求2所述NMOS晶体管的形成方法，其特征在于，所述阻挡层的厚度范围为10～100埃。
4.根据权利要求3所述NMOS晶体管的形成方法，其特征在于，所述阻挡层为氮化硅层或者氮氧化硅。
5.根据权利要求1所述NMOS晶体管的形成方法，其特征在于，所述应力层为氮化硅层。
6.根据权利要求5所述NMOS晶体管的形成方法，其特征在于，所述应力层的厚度范围为100～500埃。
7.根据权利要求1所述NMOS晶体管的形成方法，其特征在于，形成所述阻挡层前，还包括在所述衬底表面和栅极结构表面形成缓冲层。
8.根据权利要求7所述NMOS晶体管的形成方法，其特征在于，所述缓冲层为氧化硅层。
9.根据权利要求8所述NMOS晶体管的形成方法，其特征在于，形成所述缓冲层、阻挡层和应力层后，还包括分别去除所述缓冲层、阻挡层和应力层内含有的氢元素。
10.根据权利要求9所述NMOS晶体管的形成方法，其特征在于，分别对所述缓冲层、阻挡层和应力层进行等离子体处理，以去除位于所述缓冲层、阻挡层和应力层内含有的氢元素。
CN201010620564.7A 2010-12-31 2010-12-31 Nmos晶体管的形成方法 Active CN102569090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010620564.7A CN102569090B (zh) 2010-12-31 2010-12-31 Nmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010620564.7A CN102569090B (zh) 2010-12-31 2010-12-31 Nmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102569090A true CN102569090A (zh) 2012-07-11
CN102569090B CN102569090B (zh) 2014-09-24

Family

ID=46414196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010620564.7A Active CN102569090B (zh) 2010-12-31 2010-12-31 Nmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102569090B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183478A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106505036A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN109599440A (zh) * 2018-12-05 2019-04-09 上海华力集成电路制造有限公司 应力沟道晶体管及其制造方法
CN112331579A (zh) * 2020-11-12 2021-02-05 上海华虹宏力半导体制造有限公司 测试结构及测试方法
CN112397372A (zh) * 2019-08-19 2021-02-23 芯恩（青岛）集成电路有限公司 半导体器件的制作方法、半导体器件及其处理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763957A (zh) * 2004-10-19 2006-04-26 精工爱普生株式会社 铁电体存储器及其制造方法
CN101320711A (zh) * 2007-06-05 2008-12-10 联华电子股份有限公司 金属氧化物半导体晶体管及其制作方法
CN101496145A (zh) * 2006-06-20 2009-07-29 应用材料股份有限公司 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763957A (zh) * 2004-10-19 2006-04-26 精工爱普生株式会社 铁电体存储器及其制造方法
CN101496145A (zh) * 2006-06-20 2009-07-29 应用材料股份有限公司 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法
CN101320711A (zh) * 2007-06-05 2008-12-10 联华电子股份有限公司 金属氧化物半导体晶体管及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183478A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106505036A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN106505036B (zh) * 2015-09-06 2020-02-07 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN109599440A (zh) * 2018-12-05 2019-04-09 上海华力集成电路制造有限公司 应力沟道晶体管及其制造方法
CN112397372A (zh) * 2019-08-19 2021-02-23 芯恩（青岛）集成电路有限公司 半导体器件的制作方法、半导体器件及其处理装置
CN112397372B (zh) * 2019-08-19 2023-03-24 芯恩（青岛）集成电路有限公司 半导体器件的制作方法、半导体器件及其处理装置
CN112331579A (zh) * 2020-11-12 2021-02-05 上海华虹宏力半导体制造有限公司 测试结构及测试方法
CN112331579B (zh) * 2020-11-12 2023-11-24 上海华虹宏力半导体制造有限公司 测试结构及测试方法

Also Published As

Publication number Publication date
CN102569090B (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN102486999A (zh) 栅极氧化层的形成方法
KR20120035699A (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
CN102569090B (zh) Nmos晶体管的形成方法
CN101271840A (zh) 栅氧化层的制作方法及半导体器件的制作方法
CN102623341A (zh) 一种mos晶体管的制造方法
CN101620995A (zh) 栅极介质层及其制造方法、半导体器件及其制造方法
CN101320711A (zh) 金属氧化物半导体晶体管及其制作方法
CN102054776A (zh) 应力记忆作用半导体器件的制造方法
CN103515238B (zh) Nmos晶体管及形成方法、cmos结构及形成方法
CN103903986A (zh) 栅介质层的制作方法
CN101399191B (zh) 栅层的制造方法及半导体器件的制造方法
CN102087962B (zh) 离子扩散及半导体器件形成的方法
CN102487003B (zh) 辅助侧墙的形成方法
CN102386088B (zh) 用于去除半导体器件结构上的光致抗蚀剂层的方法
CN107799418A (zh) 半导体结构及其形成方法
CN102915968A (zh) Cmos晶体管的制作方法
CN102487007A (zh) 半导体器件的形成方法
CN102737965A (zh) 一种Halo结构的形成方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN103972071A (zh) 含氮栅极氧化层的制作方法
CN102097319B (zh) 半导体器件的制作方法
CN101150071A (zh) 半导体器件的制造方法
CN102468162B (zh) Nmos晶体管的制作方法
CN102800593A (zh) 晶体管形成方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant