CN103972071A - 含氮栅极氧化层的制作方法 - Google Patents

含氮栅极氧化层的制作方法 Download PDF

Info

Publication number
CN103972071A
CN103972071A CN201410163457.4A CN201410163457A CN103972071A CN 103972071 A CN103972071 A CN 103972071A CN 201410163457 A CN201410163457 A CN 201410163457A CN 103972071 A CN103972071 A CN 103972071A
Authority
CN
China
Prior art keywords
oxic horizon
grid oxic
nitrogenous
manufacture method
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410163457.4A
Other languages
English (en)
Inventor
张红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410163457.4A priority Critical patent/CN103972071A/zh
Publication of CN103972071A publication Critical patent/CN103972071A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种含氮栅极氧化层的制作方法,包括:提供半导体衬底;对所述半导体衬底进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底上形成目标厚度的栅极氧化层,所述高温氮化热处理和/或所述热氧化工艺使用稀释气体进行;通过等离子体氮化工艺对所述栅极氧化层进行氮注入,形成含氮栅极氧化层;采用高温退火工艺,以稳定含氮栅极氧化层中的氮分布和修复含氮栅极氧化层中的等离子体损伤。本发明减少了Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键,减少了栅极氧化层中的应力,有效地改善了pMOSFET半导体器件的NBTI性能。

Description

含氮栅极氧化层的制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种含氮栅极氧化层的制作方法。
背景技术
随着半导体器件尺寸以及栅极氧化层的厚度的不断缩小,氮化栅氧工艺被普遍采用。氮化栅氧工艺目的是通过栅极氧化层中通常用掺氮来减少pMOSFET中的硼扩散,以改善抗热载流子能力、增加介电常数。但是,利用氮化栅氧工艺形成的栅极氧化层大大增强了器件的负偏压温度不稳定性(NBTI:Negative Bias Temperature Instability)效应。NBTI效应会影响到半导体器件的使用,并随着半导体器件技术节点的降低,NBTI逐渐成为半导体器件可靠性的瓶颈,因此如何降低NBTI效应是目前的研究重点之一。
NBTI效应主要发生在高温和负偏压偏置应力下的pMOSFET中,它导致了半导体器件的饱和漏极电流Idsat的绝对值和跨导Gm的减小,关态电流Ioff和阈值电压Vth的增加。造成NBTI其主要原因是在NBTI应力的作用下,半导体器件的衬底与栅极氧化层(即Si/SiO2)的界面处的界面态Dit以及氧化层固定正电荷Qf增加造成的。
关于界面态的产生目前主要有两种合理的机制来解释:
第一种机制是基于氢键模型的机制。这种机制认为Si-SiO2界面附近的含氢键结构体由于捕获入射载流子的动能而发生氢原子的脱离,使原有的Si-H和Si-O-H键断裂,造成悬挂键的产生,并由此导致了界面态;
第二种是基于断键模型的机制。这种机制认为Si-SiO2界面附近的Si-Si键和由于结构不规则而存在内应力的Si-O键受到外来载流子的冲击而断裂,从而导致界面态产生。
现有技术中,栅极氧化层通常利用原位水汽生长(ISSG)工艺制备。ISSG工艺的原理是:在放置了半导体衬底(比如硅衬底)的反应腔体内通入初始反应气体(所述反应气体中还掺入少量H2的O2),通过辐射式快速升温技术使半导体衬底的温度升温至800℃-1100℃。它反应所需的氧化气体是由H2和O2直接在半导体衬底的表面发生反应而生成的。在高温氛围下,半导体衬底表面表面会发生类似于爆轰的化学反应,部分主要反应式如下:
H2+O2→2OH
H2+OH→H2O+H
O2+H→OH+O*
H2+O*→OH+H
根据以上反应式,反应中产生大量具有氧化性的气相活性自由基,这些自由基包括活性氧原子(O*)原子氧、水分子(H2O)以及OH基团等,随后,这些自由基参与了半导体衬底的氧化过程。由于O*具有极强的氧化作用,使最终得到的栅极氧化层的缺陷减少,半导体衬底与栅极氧化层(即Si-SiO2的界面)充分氧化,从而有效提高了栅极氧化层的电学特性。由于ISSG工艺具有以上电学优点,目前它已被广泛应用于先进半导体器件栅极氧化层的制作中。
目前被半导体业界广泛接受的栅氧化层的制备工艺请参考图1-图2所示,所述方法包括:
1)提供半导体衬底10,采用ISSG(In-Situ Steam Generation)原位水蒸汽氧化方法生长栅极氧化层20,所述半导体衬底10的材质为硅,所述栅极氧化层20的材质为SiO2
2)采用DPN(Decoupled Plasma Nitridation)氮气等离子体向所述栅极氧化层20中掺杂氮,形成含氮栅氧化层20;
3)采用PNA(Post Nitridation Anneal)高温退火工艺稳定N掺杂及修复介质中的等离子体损伤。
在上述制备工艺中,由于氮离子的注入在栅极氧化层20中形成了大量的氢离子陷阱中心,增加了固定正电荷,导致NBTI效应的增强。并且在ISSG工艺过程中产生大量的Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键。现有技术采用的PNA高温退火工艺以稳定N离子的分布及修复栅极氧化层20中的等离子体损伤,但是高温退火工艺无法及时有效的修复ISSG及其氮化工艺过程中产生的Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键,也无法有效地改善pMOSFET半导体器件的NBTI性能。
因此,需要一种含氮栅极氧化层的制作方法,能够减少Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键,减少或消除栅极氧化层中的应力,有效地改善pMOSFET半导体器件的NBTI性能。
发明内容
本发明解决的问题是提供了一种含氮栅极氧化层的制作方法,减少了Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键,减少了栅极氧化层中的应力,有效地改善了pMOSFET半导体器件的NBTI性能。
为解决上述问题,本发明提供一种含氮栅极氧化层的制作方法,包括:
提供半导体衬底;
对所述半导体衬底进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底上形成目标厚度的栅极氧化层,所述高温氮化热处理和/或所述热氧化工艺使用稀释气体进行,所述稀释气体用于氢气含量的减少在半导体衬底和栅极氧化层的Si-H键和S-O-H键以及界面发生断裂键的数量;
通过等离子体氮化工艺对所述栅极氧化层进行氮注入,形成含氮栅极氧化层;
采用高温退火工艺,以稳定含氮栅极氧化层中的氮分布和修复含氮栅极氧化层中的等离子体损伤。
可选地,所述半导体衬底的材质为硅,所述栅极氧化层的材质为SiO2,所述热氧化工艺过程中利用稀释气体以稀释Si-SiO2界面产生Si-H键和S-O-H键的数量。
可选地,所述稀释气体包括N2或Ar,所述稀释气体的流量范围为5slm-50slm。
可选地,所述实时高温氮化热处理工艺的温度范围为1000-1100摄氏度,时间范围为5-120秒,所述稀释气体用于加快栅极氧化层内的应力释放,减少栅极与衬底界面之间发生断裂键的可能性。
可选地,所述热氧化工艺包括:快速热处理工艺和/或垂直炉管工艺。
可选地,所述快速热处理工艺包括:原位水蒸汽氧化工艺和快速热氧化工艺。
可选地,所述等离子体氮化工艺包括:去耦等离子体氮化工艺、远程等离子体氮化工艺和/或垂直扩散设备氮化处理工艺。
可选地,所述垂直扩散设备氮化处理工艺利用NO、N2O、NH3中的一种或者其中的混合进行。
可选地,所述高温退火工艺的温度范围为1000-1100摄氏度,反应时间范围为5-120秒。
可选地,所述高温退火的气体包括N2、O2或者两者的混合。
与现有技术相比,本发明具有以下优点:
本发明同时对半导体衬底进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底上形成目标厚度的栅极氧化层,所述高温氮化热处理和/或所述热氧化工艺使用稀释气体进行,所述稀释气体用于氢气含量的减少在半导体衬底和栅极氧化层的界面自由键的数量,所述高温氮化热处理能够加快栅极氧化层内的应力释放,减少半导体衬底与栅极氧化层的界面附件发生断裂键的可能。与传统成膜后改善栅极氧化层界面态的方法不同,本发明通过对半导体衬底同时执行热氧化操作和实时高温氮化热处理操作来及时有效的改善栅极氧化层的界面态,并通过改善器件Si/SiO2界面处的界面态来提高pMOSFET器件的NBTI性能。实验结果表明,采用本发明所提供的方法能有效地减少栅极氧化层的界面态总电荷至少一个数量级,pMOSFET半导体器件的NBTI寿命t0.1%和t50%可分别提高28.6%和40.7%。本发明可应用在45nm及其以下技术节点CMOS工艺的含氮栅极氧化层的制备和pMOSFET半导体器件NBTI性能的改善。
附图说明
图1-图2是现有技术的栅极氧化层的制作方法;
图3是本发明一个实施例的含氮栅极氧化层的制作方法剖面结构示意图;
图4-图5是本发明一个实施例的含氮栅极氧化层的制作方法剖面结构示意图。
具体实施方式
请参考图1及图2,现有技术的却显示由于氮离子的注入在栅极氧化层20中形成了大量的氢离子陷阱中心,增加了固定正电荷,导致NBTI效应的增强。并且在ISSG工艺过程中产生大量的Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键。现有技术采用的PNA高温退火工艺以稳定N离子的分布及修复栅极氧化层20中的等离子体损伤,但是高温退火工艺无法及时有效的修复ISSG及其氮化工艺过程中产生的Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键,也无法有效地改善pMOSFET半导体器件的NBTI性能。
为解决上述问题,本发明提供一种含氮栅极氧化层的制作方法,请参考3所示的本发明一个实施例的含氮栅极氧化层的制作方法剖面结构示意图。所述方法包括:
步骤S1,提供半导体衬底;
步骤S2,对所述半导体衬底进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底上形成目标厚度的栅极氧化层,所述高温氮化热处理和/或所述热氧化工艺使用稀释气体进行;
步骤S3,通过等离子体氮化工艺对所述栅极氧化层进行氮注入,形成含氮栅极氧化层;
步骤S4,采用高温退火工艺,以稳定含氮栅极氧化层中的氮分布和修复含氮栅极氧化层中的等离子体损伤。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好的说明本发明的技术方案,请参考图4-图5是本发明一个实施例的含氮栅极氧化层的制作方法剖面结构示意图。
请参考图4,提供半导体衬底100。作为半导体衬底100的材质为硅。为了保证后续对所述半导体衬底100进行清洗。
然后,对所述半导体衬底100进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底100上形成目标厚度的栅极氧化层200。所述栅极氧化层200的材质为SiO2。通过对半导体衬底100同时执行热氧化操作和实时高温氮化热处理操作来及时有效的改善栅极氧化层的界面态,并通过改善器件Si/SiO2界面处的界面态来提高pMOSFET器件的NBTI性能。
作为一个实施例,所述高温氮化热处理使用稀释气体进行,所述稀释气体用于氢气含量的减少在半导体衬底和栅极氧化层的界面自由键(比如Si-H键和S-O-H键)的数量。所述稀释气体包括N2或Ar,所述稀释气体的流量范围为5slm-50slm。所述实时高温氮化热处理工艺的温度范围为1000-1100摄氏度,时间范围为5-120秒。所述高温氮化处理工艺用于加快栅极氧化层内的应力释放,减少栅极与衬底界面之间发生断裂键的可能性。作为本发明的又一实施例,所述热氧化工艺使用稀释气体进行,所述稀释气体用于氢气含量的减少在半导体衬底100和栅极氧化层200的界面自由键(比如Si-H键和S-O-H键)的数量。所述稀释气体包括N2或Ar,所述稀释气体的流量范围为5slm-50slm。
本发明所述的热氧化工艺包括:快速热处理工艺和/或垂直炉管工艺。其中,所述快速热处理工艺可以为原位水蒸汽氧化工艺(ISSG)和快速热氧化工艺(RTO)。
接着,请参考图5,通过等离子体氮化工艺对所述栅极氧化层200(结合图4)进行氮注入,形成含氮栅极氧化层201。
本发明所述的等离子体氮化工艺包括:去耦等离子体氮化工艺、远程等离子体氮化工艺和/或垂直扩散设备氮化处理工艺。其中,所述垂直扩散设备氮化处理工艺利用NO、N2O或NH3或者其中的两种或3种的组合进行。
接着,请继续参考图5,采用高温退火工艺,以稳定含氮栅极氧化层201中的氮分布和修复含氮栅极氧化层201中的等离子体损伤。
作为一个实施例,所述高温退火工艺的温度范围为1000-1100摄氏度,反应时间范围为5-120秒。所述高温退火的气体包括N2、O2或者两者的混合。
综上,本发明同时对半导体衬底进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底上形成目标厚度的栅极氧化层,所述高温氮化热处理和/或所述热氧化工艺使用稀释气体进行,所述稀释气体用于氢气含量的减少在半导体衬底和栅极氧化层的界面自由键的数量,所述高温氮化热处理能够加快栅极氧化层内的应力释放,减少半导体衬底与栅极氧化层的界面附件发生断裂键的可能。与传统成膜后改善栅极氧化层界面态的方法不同,本发明通过对半导体衬底同时执行热氧化操作和实时高温氮化热处理操作来及时有效的改善栅极氧化层的界面态,并通过改善器件Si/SiO2界面处的界面态来提高pMOSFET器件的NBTI性能。实验结果表明,采用本发明所提供的方法能有效地减少栅极氧化层的界面态总电荷至少一个数量级,pMOSFET半导体器件的NBTI寿命t0.1%和t50%可分别提高28.6%和40.7%。本发明可应用在45nm及其以下技术节点CMOS工艺的含氮栅极氧化层的制备和pMOSFET半导体器件NBTI性能的改善。
因此,上述较佳实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种含氮栅极氧化层的制作方法,其特征在于,包括:
提供半导体衬底;
对所述半导体衬底进行热氧化工艺和实时高温氮化热处理,在所述半导体衬底上形成目标厚度的栅极氧化层,所述高温氮化热处理和/或所述热氧化工艺使用稀释气体进行;
通过等离子体氮化工艺对所述栅极氧化层进行氮注入,形成含氮栅极氧化层;
采用高温退火工艺,以稳定含氮栅极氧化层中的氮分布和修复含氮栅极氧化层中的等离子体损伤。
2.如权利要求1所述的含氮栅极氧化层的制作方法,其特征在于,所述半导体衬底的材质为硅,所述栅极氧化层的材质为SiO2,所述热氧化工艺过程中利用稀释气体以稀释Si-SiO2界面产生Si-H键和S-O-H键的数量。
3.如权利要求1所述的含氮栅极氧化层的制作方法,其特征在于,所述稀释气体包括N2或Ar,所述稀释气体的流量范围为5slm-50slm。
4.如权利要求1所述的含氮栅极氧化层的制作方法,其特征在于,所述实时高温氮化热处理工艺的温度范围为1000-1100摄氏度,时间范围为5-120秒,所述稀释气体用于加快栅极氧化层内的应力释放,减少栅极与衬底界面之间发生断裂键的可能性。
5.如权利要求1所述的含氮栅极氧化层的制作方法,其特征在于,所述热氧化工艺包括:快速热处理工艺和/或垂直炉管工艺。
6.如权利要求5所述的含氮栅极氧化层的制作方法,其特征在于,所述快速热处理工艺包括:原位水蒸汽氧化工艺和快速热氧化工艺。
7.如权利要求6所述的含氮栅极氧化层的制作方法,其特征在于,所述等离子体氮化工艺包括:去耦等离子体氮化工艺、远程等离子体氮化工艺和/或垂直扩散设备氮化处理工艺。
8.如权利要求7所述的含氮栅极氧化层的制作方法,其特征在于,所述垂直扩散设备氮化处理工艺利用NO、N2O、NH3中的一种或者其中的混合进行。
9.如权利要求6所述的含氮栅极氧化层的制作方法,其特征在于,所述高温退火工艺的温度范围为1000-1100摄氏度,反应时间范围为5-120秒。
10.如权利要求9所述的含氮栅极氧化层的制作方法,其特征在于,所述高温退火的气体包括N2、O2或者两者的混合。
CN201410163457.4A 2014-04-22 2014-04-22 含氮栅极氧化层的制作方法 Pending CN103972071A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410163457.4A CN103972071A (zh) 2014-04-22 2014-04-22 含氮栅极氧化层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410163457.4A CN103972071A (zh) 2014-04-22 2014-04-22 含氮栅极氧化层的制作方法

Publications (1)

Publication Number Publication Date
CN103972071A true CN103972071A (zh) 2014-08-06

Family

ID=51241436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410163457.4A Pending CN103972071A (zh) 2014-04-22 2014-04-22 含氮栅极氧化层的制作方法

Country Status (1)

Country Link
CN (1) CN103972071A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161525A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种栅介质层的制备方法
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
US10056288B1 (en) 2017-07-28 2018-08-21 United Microelectronics Corp. Semiconductor device and fabrication method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266929A (zh) * 2007-03-16 2008-09-17 日产自动车株式会社 碳化硅半导体装置的制造方法
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101488454A (zh) * 2008-01-14 2009-07-22 中芯国际集成电路制造(上海)有限公司 氮氧化硅栅极电介质的形成方法
CN101620995A (zh) * 2008-06-30 2010-01-06 中芯国际集成电路制造(北京)有限公司 栅极介质层及其制造方法、半导体器件及其制造方法
US20100009528A1 (en) * 2008-07-08 2010-01-14 Semiconductor Manufacturing International (Shanghai) Corporation Method for Rapid Thermal Treatment Using High Energy Electromagnetic Radiation of a Semiconductor Substrate for Formation of Dielectric Films
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266929A (zh) * 2007-03-16 2008-09-17 日产自动车株式会社 碳化硅半导体装置的制造方法
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101488454A (zh) * 2008-01-14 2009-07-22 中芯国际集成电路制造(上海)有限公司 氮氧化硅栅极电介质的形成方法
CN101620995A (zh) * 2008-06-30 2010-01-06 中芯国际集成电路制造(北京)有限公司 栅极介质层及其制造方法、半导体器件及其制造方法
US20100009528A1 (en) * 2008-07-08 2010-01-14 Semiconductor Manufacturing International (Shanghai) Corporation Method for Rapid Thermal Treatment Using High Energy Electromagnetic Radiation of a Semiconductor Substrate for Formation of Dielectric Films
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161525A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种栅介质层的制备方法
CN105161525B (zh) * 2015-07-30 2018-12-18 上海华力微电子有限公司 一种栅介质层的制备方法
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
US10056288B1 (en) 2017-07-28 2018-08-21 United Microelectronics Corp. Semiconductor device and fabrication method thereof

Similar Documents

Publication Publication Date Title
CN102486999A (zh) 栅极氧化层的形成方法
CN103346077A (zh) 一种栅氧化层的制备方法
CN103972070A (zh) 栅氧化层的制造方法
CN101740365A (zh) 制造半导体器件的方法
JP2011205057A5 (zh)
CN103903986A (zh) 栅介质层的制作方法
JP2006332606A5 (zh)
CN103972071A (zh) 含氮栅极氧化层的制作方法
CN103855035A (zh) 一种制备栅介质层的设备
CN102569090B (zh) Nmos晶体管的形成方法
CN105161525B (zh) 一种栅介质层的制备方法
CN107527803B (zh) SiC器件栅介质层及SiC器件结构的制备方法
CN104347370B (zh) 提高pmos器件栅极的负偏压温度稳定性方法
CN103887161A (zh) 一种抑制掺杂原子在栅介质中扩散的方法
EP1852904A1 (en) Dielectric film and method for forming the same
CN103378003A (zh) 一种应力记忆技术的cmos器件制作方法
CN103943479A (zh) 栅氧化层的制备方法
CN103489770A (zh) 栅极氧化层生长方法以及cmos管制作方法
CN102487003B (zh) 辅助侧墙的形成方法
CN107799418A (zh) 半导体结构及其形成方法
WO2021254108A1 (zh) 二氧化硅薄膜的形成方法和金属栅极的形成方法
CN103887162A (zh) 一种高介电SiON栅介质的制备方法
CN103165440A (zh) 高介电常数金属栅极半导体器件制造方法
CN103943480A (zh) 栅氧化层的制备方法
CN102087966A (zh) 栅极再氧化方法及半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806