CN101271840A - 栅氧化层的制作方法及半导体器件的制作方法 - Google Patents
栅氧化层的制作方法及半导体器件的制作方法 Download PDFInfo
- Publication number
- CN101271840A CN101271840A CNA2007100384497A CN200710038449A CN101271840A CN 101271840 A CN101271840 A CN 101271840A CN A2007100384497 A CNA2007100384497 A CN A2007100384497A CN 200710038449 A CN200710038449 A CN 200710038449A CN 101271840 A CN101271840 A CN 101271840A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- oxidation
- semiconductor substrate
- manufacture method
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 159
- 230000003647 oxidation Effects 0.000 claims abstract description 158
- 238000000034 method Methods 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims description 108
- 230000004888 barrier function Effects 0.000 claims description 80
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 58
- 230000008569 process Effects 0.000 claims description 46
- 238000005516 engineering process Methods 0.000 claims description 38
- 229910052757 nitrogen Inorganic materials 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- -1 nitrogen ion Chemical class 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- KVBCYCWRDBDGBG-UHFFFAOYSA-N azane;dihydrofluoride Chemical compound [NH4+].F.[F-] KVBCYCWRDBDGBG-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 150000001804 chlorine Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种栅氧化层的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层。所述方法使栅氧化层的形成速率比较容易控制，形成的栅氧化层的厚度可达到20埃以下。
Description
技术领域
本发明涉及半导体器件制作工艺，尤其是一种栅氧化层的制作方法及含有所述栅氧化层的半导体器件的制作方法。
背景技术
随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体芯片朝向更高的器件密度、高集成度方向发展。因此，半导体器件的尺寸也随之不断减小。
传统的半导体单元例如MOS场效应晶体管(metal-oxide-semiconductorfield-effct-transistor，MOSFET)的结构如附图1所示，半导体衬底1上依次形成有栅氧化层2和栅极3，所述栅氧化层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层，在栅极3两侧的半导体衬底1内形成有源漏极5。
传统的栅氧化层的制作工艺是采用热氧化法，在高温环境下，将半导体衬底暴露在含氧环境中，通常形成的栅氧化层的厚度都在几十埃左右，所述工艺通常在炉管中实现。
申请号为200410089727的中国专利申请文件提供一种栅氧化层的制作方法，参考附图2所示，先提供半导体衬底101，此半导体衬底101上包含隔离结构108，以隔离出有源区，且于有源区隔离结构108的侧壁已形成间隙壁111，半导体衬底101上还形成有垫氧化层102，接着，以具有间隙壁111的隔离结构108当作掩模，于半导体衬底101内注入掺杂剂，所述掺杂剂例如是氮离子，形成掺杂区112，此掺杂区112的氧化速率较其它未掺杂区域的氧化速率低；然后，参考附图3所示，移除间隙壁111后，再移除垫氧化层102与部分隔离结构108，形成隔离结构108a，以暴露出半导体衬底101的表面以及隔离结构顶角附近114的半导体衬底；接着，参考附图4所示，进行热氧化工艺以于半导体衬底101上形成栅氧化层116。
依照上述方法，以具有间隙壁的隔离结构当作掩模，在半导体衬底注入氮离子，以降低其氧化硅成长速率，沟槽顶角周围部分的氧化速率与半导体衬底中心区域的氧化速率大致相同。但是，上述栅氧化层的制作方法目的在于消除隔离结构对形成栅氧化层厚度均匀性的影响，而且，所述技术在沟槽顶角周围部分并未形成阻挡层，当要求形成的栅氧化层的厚度更薄时，沟槽顶角周围部分的氧化速率太快，无法达到控制厚度的要求，因此，形成的栅氧化层的厚度与采用现有热氧化方法形成的栅氧化层的厚度相当，在
以上。
除此之外，所述工艺在半导体衬底内注入氮离子，受离子注入技术的局限，氮离子的注入不均匀，在栅氧化层厚度较薄的情况下，形成的栅氧化层的厚度控制不均匀，而且，离子注入技术对半导体衬底的损伤程度也不均匀，这就使热氧化形成栅氧化层时的氧化速率的不均匀，仍导致形成的栅氧化层厚度控制的不均匀。
随着整个半导体器件的尺寸越来越小，栅氧化层的厚度也越做越薄，利用传统炉管工艺无法实现厚度在
以下的栅氧化层。而且，即便是对于厚度在
至
的栅氧化层，为了控制厚度均匀性，现有炉管工艺只能采用较低的反应温度(通常为700℃至950℃)，致使形成的栅氧化层的缺陷密度增加。因此，在更小的半导体器件下，形成更薄，更易控制厚度的栅氧化层成为一个具有挑战性的任务。
发明内容
本发明解决的问题是提供一种栅氧化层的制作方法，以减少栅氧化层的厚度，解决现有栅氧化层的制作方法形成的栅氧化层的厚度遭遇技术上的瓶颈，不能满足器件尺寸进一步减小的需要。
为解决上述问题，本发明提供一种栅氧化层的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层。
其中，所述氧化阻挡层为对半导体衬底进行氮化处理的产物，为氮化硅或者氮氧化硅或者氮化硅和氮氧化硅的混合物，厚度为5至12埃。
进一步，将半导体衬底在含有N2O或者NO或者NH3的环境中进行氮化处理形成氧化阻挡层，其中，N2O或者NO或者NH3的流量为0.1至10slm。氮化处理形成氧化阻挡层的环境还含有0至10slm的N2或者惰性气体。
其中，所述栅氧化层的厚度小于等于50埃，进一步，所述栅氧化层的厚度小于等于20埃。
对氧化阻挡层以及半导体衬底进行氧化处理形成栅氧化层的工艺为干氧氧化或者湿氧氧化。其中，干氧氧化的温度为700℃至1100℃，湿氧氧化处理的温度为700℃至1000℃。
本发明还提供一种栅氧化层的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；对栅氧化层进行氮化处理。
其中，所述氧化阻挡层为对半导体衬底进行氮化处理的产物，为氮化硅或者氮氧化硅或者氮化硅和氮氧化硅的混合物，厚度为5至12埃。
对氧化阻挡层以及半导体衬底进行氧化处理形成栅氧化层的工艺为干氧氧化或者湿氧氧化。其中，干氧氧化的温度为700℃至1100℃，湿氧氧化处理的温度为700℃至1000℃。
其中，所述栅氧化层的厚度小于等于50埃，进一步，所述栅氧化层的厚度小于等于20埃。
本发明还提供一种半导体器件的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；栅氧化层上形成多晶硅层；刻蚀多晶硅层和栅氧化层形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。所述栅氧化层的厚度小于等于50埃，进一步，所述栅氧化层的厚度小于等于20埃。
本发明提供另一种半导体器件的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；对栅氧化层进行氮化处理；栅氧化层上形成多晶硅层；刻蚀多晶硅层和栅氧化层形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。所述栅氧化层的厚度小于等于50埃，进一步，所述栅氧化层的厚度小于等于20埃。
与现有技术相比，本发明具有以下优点：
1、本发明栅氧化层的制作方法首先在半导体衬底上形成氧化阻挡层，然后对氧化阻挡层以及半导体衬底进行氧化处理，由于半导体衬底上氧化阻挡层的存在降低了进行氧化处理形成栅氧化层的氧化速率，因此，使栅氧化层的形成速率比较容易控制，从而使栅氧化层的厚度比较容易控制，使形成栅氧化层形成的栅氧化层的厚度可达到20埃以下，在半导体器件的尺寸越做越小的情况下，突破了现有技术形成栅氧化层厚度大于等于20埃的瓶颈。
2、采用本发明所述的工艺方法，形成栅氧化层的温度可以设定在较宽的范围内，为700℃至1100℃，也就是说，在目标厚度相同的情况下，可以提高形成栅氧化层的温度，一般情况下，可以将温度提高100℃至150℃。提高形成栅氧化层的温度可以使栅氧化层更致密，衬底与栅氧化层的界面更平滑，减少界面晶格缺陷，从而减小穿过该栅氧化层的漏电流，提高击穿电压，并能够有效提高载流子迁移率。
3、本发明所述方法可直接使用传统的热氧化设备制作栅氧化层，使传统的热氧化设备能够适应器件进一步减小的需要，形成更薄的栅氧化层，使更小器件的栅氧化层制作工艺不需要引入新的昂贵工艺和设备，节约了成本。同时，由于进行氮化处理形成氧化阻挡层以及对氧化阻挡层和半导体衬底进行热氧化形成栅氧化层的工艺均可在炉管实现，因此可以将两个工艺在同一炉管中实现，提高了可制造性和产能。
附图说明
图1是现有技术半导体器件的结构示意图；
图2至图4是现有技术栅氧化层制作方法的剖面结构示意图；
图5是本发明实施例1的工艺流程图；
图6至图7是本发明栅氧化层制作方法的剖面结构示意图；
图8是本发明实施例2的工艺流程图。
具体实施方式
本发明的本质在于首先在半导体衬底上形成氧化阻挡层，所述氧化阻挡层为对半导体衬底进行氮化处理的产物，在随后对氧化阻挡层以及半导体衬底进行氧化处理形成栅氧化层的工艺中，氧化阻挡层的存在大大降低了半导体衬底的氧化速率，因此，使形成栅氧化层的工艺更容易控制，可以形成更薄的栅氧化层。采用本发明的方法形成的栅氧化层的在厚度可小于等于20埃。
下面结合附图对本发明的具体实施方式做详细的说明。
实施例1
首先，本发明提供一种栅氧化层的制作方法，参考附图5所示，步骤S101，提供半导体衬底；步骤S102，在半导体衬底上形成氧化阻挡层；步骤S103，对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层。
首先，参考附图6所示，提供半导体衬底100，所述半导体衬底100较好的是半导体硅，例如n型或者P型硅，还可能是绝缘体上硅、硅锗等半导体材料。
通常情况下，半导体衬底的表面总是存在一定厚度的氧化物，或者其它吸附在半导体衬底表面的杂质，因此，在形成氧化阻挡层之前，应该对半导体衬底进行清洗。清洗工艺可以采用现有技术的任何常规工艺，但是应该尽可能的清除半导体衬底表面上的氧化物以及吸附的其它杂质。
本实施例给出一种可供选择的清洗半导体衬底的实施工艺：采用带有缓冲试剂例如氟化铵的氟化氢溶液、或者采用稀释的氟化氢溶液清洗30秒至300秒，之后，再采用RCA清洗工艺清洗1至10min，清洗过程可以辅助兆声波清洗。所述RCA清洗工艺为：先使用SC1清洗液(NH4OH/H2O2/H2O＝1∶1∶5)清洗，再使用SC2清洗液(HCL/H2O2/H2O＝1∶1∶6)清洗。
清洗以后，为使半导体衬底表面形成的原生氧化层的厚度尽可能小，应使半导体衬底衬底尽快进入形成氧化阻挡层的工艺，通常情况下，应该在清洗之后12小时以内进行氧化阻挡层的形成工艺，较好的是在4小时甚至1小时之内在半导体表面形成氧化阻挡层。在本实施例的一个具体实施方式中，在氧化阻挡层110形成工艺之前，半导体衬底100表面形成的原生氧化层的厚度小于等于7埃，在较佳的工艺条件下，形成的原生氧化层的厚度在5埃甚至2埃以下。
清洗半导体衬底100之后，在半导体衬底100表面形成氧化阻挡层110，所述氧化阻挡层110为对半导体衬底以及半导体衬底上的原生氧化层进行氮化处理的产物。在本发明中，如果没有特殊说明，所述的半导体衬底100包括在半导体衬底100上生成的原生氧化层，在随后的氮化或者氧化工艺中，对半导体衬底100进行工艺处理时，包括对原生氧化层的氮化或者氧化处理。
形成氧化阻挡层110的工艺为对半导体衬底100进行氮化处理，将半导体衬底100放置在反应室内，通入N2O或者NO或者NH3等含氮气体，所述含氮气体的流量为0.1slm至10slm(1slm＝1/min)，同时，通入0至10slm的N2或者惰性气体，在650℃至1000℃的温度条件下，5min至60min之后，在半导体衬底100上形成厚度在5埃至12埃的氧化阻挡层110，半导体衬底100为硅或者绝缘体上硅时，形成的氧化阻挡层110为氮化硅或者氮氧化硅中的一种或者两种的混合物。
参考附图7所示，对氧化阻挡层110以及半导体衬底100进行氧化处理，形成栅氧化层120，所述栅氧化层120的厚度易于控制，更好的是，可以形成厚度较小的栅氧化层。本实施例形成的栅氧化层120的厚度小于等于100埃，更进一步，形成的栅氧化层的厚度小于等于50埃，最优选的，形成的栅氧化层的厚度小于等于20埃。
对氧化阻挡层110以及半导体衬底100进行氧化处理的工艺过程中，氧化剂通过氧化阻挡层110对半导体衬底100进行氧化时，对所述的氧化阻挡层110也产生氧化作用，最终，使所述的氧化阻挡层110以及半导体衬底100被氧化成为栅氧化层120。随着氧化处理工艺以及氧化处理时间的不同，对所述的氧化阻挡层110进行氧化的程度也存在一定的差异，可能存在氧化阻挡层110没有被完全氧化的程度。但是在本发明中，即使部分氧化阻挡层110没有被氧化，由于其厚度较小，也同样构成栅氧化层120的一部分，对最终栅氧化层120的性能也不会产生不良影响。
对氧化阻挡层110以及半导体衬底100进行氧化处理的工艺例如采用热氧化法，可以是干氧氧化或者湿氧氧化。干氧氧化的温度为700℃至1100℃，较好的是800℃至1000℃，湿氧氧化的温度为700℃至1000℃，较好的是800℃至1000℃。
在本发明的一个具体实施方式中，在反应室内通入氧化性的气体，例如流量为1slm至10slm的O2，同时通入流量为0至10slm的N2或者惰性气体做为稀释气体还可以通入含氯气体以消除半导体衬底与栅氧化层界面的电荷。例如，该含氯气体为流量为0至1slm的三氯乙烯。氧化温度为700℃至1000℃，氧化时间为1min至60min。
采用本实施例所述的工艺，形成的栅氧化层的厚度可达到20埃以下，较好的栅氧化层的厚度为12埃至18埃，在半导体器件的尺寸越做越小的情况下，突破了现有技术形成栅氧化层厚度大于20埃的瓶颈。
现有技术中，为了控制栅氧化层的厚度均匀性，只有通过降低氧化温度以减缓氧化速率，因此，通常将栅氧化层的形成温度设定700℃至950℃，采用本实施例所述的工艺方法，由于在半导体衬底上形成的氧化阻挡层可以起到降低氧化速率的作用，因此，形成栅氧化层的温度可以设定在较宽的范围内，为700℃至1100℃，较好的是700℃至1000℃。也就是说，在目标厚度相同的情况下，可以提高形成栅氧化层的温度，一般情况下，可以将温度提高100℃至150℃。提高形成栅氧化层的温度可以减少半导体衬底与栅氧化层的界面晶格缺陷，使界面平滑，从而使半导体衬底内掺杂离子例如硼离子的电阻增大；而且，使半导体器件的栅氧化层产生较小的漏电流，并产生更高的载流子迁移率。在较佳的实施方式中，在氧化温度为700℃至1000℃的工艺条件下可形成厚度小于等于20埃的栅氧化层，在氧化温度为1000℃至1100℃的工艺条件下，较佳的是形成的厚度在30埃至70埃的栅氧化层。
本实施例所述的在半导体衬底上形成氧化阻挡层的工艺以及对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层的工艺都可在传统的炉管中进行，避免了现有技术利用传统的炉管直接进行热氧化工艺形成的栅氧化层厚度大于20埃的缺陷。使传统的热氧化设备能够适应器件进一步减小的需要，形成更薄的栅氧化层，使更小器件的栅氧化层制作工艺不需要引入新的昂贵工艺和设备，节约了成本。同时，由于进行氮化处理形成氧化阻挡层以及对氧化阻挡层和半导体衬底进行热氧化形成栅氧化层的工艺均可在炉管实现，因此可以将两个工艺在同一炉管中实现，提高了可制造性和产能。
综上所述，本实施例所述栅氧化层的制作方法，不仅可以使形成的栅氧化层的厚度易于控制，形成厚度较小的栅氧化层，例如形成厚度在20埃以下的栅氧化层，而且，相比现有技术，可以提高采用氧化工艺形成栅氧化层的温度，改善形成的栅氧化层的性能。
实施例2
本发明还提供一种栅氧化层的制作方法，参考附图8所示，步骤S201，提供半导体衬底；步骤S202，在半导体衬底上形成氧化阻挡层；步骤S203，对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；步骤S204，对栅氧化层进行氮化处理。
本实施例中，在半导体衬底上形成氧化阻挡层，对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层的工艺与实施例1中的工艺方法完全相同，可参考实施例1，在此不做进一步的描述。
对栅氧化层进行氮化处理的目的在于在栅氧化层中掺入氮元素，以提高所述栅氧化层的性能，例如提高所述栅氧化层抵抗硼离子渗入的能力，并使栅氧化层具有更好的击穿电流特性，降低栅氧化层的热载流子注入效应。
对栅氧化层进行氮化处理的工艺为为现有技术，本实施例给出一种实施方式，在反应室内，通入N2O或者NO或者NH3等含氮气体，在800℃至1000℃的温度条件下对栅氧化层进行氮化处理。
本实施例通过对栅氧化层进行氮化处理，在栅氧化层中掺入氮，进一步提高了所述栅氧化层的介电常数，从而可减小穿过该栅氧化层的隧道漏电流并提高击穿电压，并能够有效阻止后续工艺中形成的栅极中的掺杂离子例如磷穿透所述栅氧化层，提高了形成的器件的稳定性。
实施例3
本实施例还一种半导体器件的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；栅氧化层上形成多晶硅层；刻蚀多晶硅层和栅氧化层形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。所述栅氧化层的厚度小于等于20埃。
其中，在半导体衬底上形成氧化阻挡层，对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层的工艺与实施例1中的工艺方法完全相同，可参考实施例1，在此不做进一步的描述。
在半导体衬底上形成栅氧化层之后，在栅氧化层上形成多晶硅层，形成多晶硅层的工艺例如采用化学气相沉积法，之后，刻蚀多晶硅层、栅氧化层，形成栅极结构。
之后，在栅极两侧的半导体衬底中进行离子注入，形成源极和漏极，离子注入的深度为现有技术，可根据不同的注入深度要求调整离子注入的能量和剂量。离子注入之后，也可以进行热退火的工艺，使注入的离子更好的分散。最后，去除光刻胶层以及抗反射层。
随着半导体器件的逐渐缩小，对于器件的栅极以及栅氧化层的尺寸控制变的越来越重要，本发明通过调整形成栅氧化层的制作工艺，使形成的栅氧化层的厚度小于等于100埃，甚至小于等于20埃，使形成的半导体器件的尺寸进一步减小。
实施例4
本实施例提供一种半导体器件的制作方法，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；对栅氧化层进行氮化处理；栅氧化层上形成多晶硅层；刻蚀多晶硅层和栅氧化层形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。
其中，在半导体衬底上形成氧化阻挡层，对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层的工艺与实施例1中的工艺方法完全相同，可参考实施例1，对栅氧化层进行氮化处理的工艺与实施例2的工艺相同，在此不做进一步的描述。
对栅氧化层进行氮化处理之后，在栅氧化层上形成多晶硅层，形成多晶硅层的工艺例如采用化学气相沉积法，之后，刻蚀多晶硅层、栅氧化层，形成栅极结构。
之后，在栅极两侧的半导体衬底中进行离子注入，形成源极和漏极，离子注入的深度为现有技术，可根据不同的注入深度要求调整离子注入的能量和剂量。离子注入之后，也可以进行热退火的工艺。最后，去除光刻胶层以及抗反射层。
随着半导体器件的逐渐缩小，对于器件的栅极以及栅氧化层的尺寸控制变的越来越重要，本发明通过调整形成栅氧化层的制作工艺，使形成的栅氧化层的厚度小于等于100埃，甚至小于等于20埃，使形成的半导体器件的尺寸进一步减小。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (25)
1. 一种栅氧化层的制作方法，其特征在于，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层。
2. 根据权利要求1所述栅氧化层的制作方法，其特征在于，所述氧化阻挡层为对半导体衬底进行氮化处理的产物。
3. 根据权利要求2所述栅氧化层的制作方法，其特征在于，所述氧化阻挡层为为氮化硅或者氮氧化硅或者氮化硅和氮氧化硅的混合物。
4. 根据权利要求1所述栅氧化层的制作方法，其特征在于，所述氧化阻挡层的厚度为5至12埃。
5. 根据权利要求1至4中任一项所述栅氧化层的制作方法，其特征在于，将半导体衬底在含有N2O或者NO或者NH3的环境中进行氮化处理形成氧化阻挡层。
6. 根据权利要求5所述栅氧化层的制作方法，其特征在于，N2O或者NO或者NH3的流量为0.1至10s1m。
7. 根据权利要求5所述栅氧化层的制作方法，其特征在于，氮化处理形成氧化阻挡层的环境还含有0至10s1m的N2或者惰性气体。
8. 根据权利要求1所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于50埃。
9. 根据权利要求8所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于20埃。
10. 根据权利要求1所述栅氧化层的制作方法，其特征在于，对氧化阻挡层以及半导体衬底进行氧化处理形成栅氧化层的工艺为干氧氧化或者湿氧氧化。
11. 根据权利要求10所述栅氧化层的制作方法，其特征在于，干氧氧化的温度为700℃至1100℃，湿氧氧化处理的温度为700℃至1000℃。
12. 一种栅氧化层的制作方法，其特征在于，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；对栅氧化层进行氮化处理。
13. 根据权利要求12所述栅氧化层的制作方法，其特征在于，所述氧化阻挡层为对半导体衬底进行氮化处理的产物。
14. 根据权利要求13所述栅氧化层的制作方法，其特征在于，所述氧化阻挡层为氮化硅或者氮氧化硅或者氮化硅和氮氧化硅的混合物。
15. 根据权利要求12所述栅氧化层的制作方法，其特征在于，所述氧化阻挡层的厚度为5至12埃。
16. 根据权利要求12所述栅氧化层的制作方法，其特征在于，对氧化阻挡层以及半导体衬底进行氧化处理形成栅氧化层的工艺为干氧氧化或者湿氧氧化。
17. 根据权利要求16所述栅氧化层的制作方法，其特征在于，干氧氧化的温度为700℃至1100℃，湿氧氧化的温度为700℃至1000℃。
18. 根据权利要求12所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于50埃。
19. 根据权利要求18所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于20埃。
20. 一种半导体器件的制作方法，其特征在于，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；栅氧化层上形成多晶硅层；刻蚀多晶硅层和栅氧化层形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。
21. 根据权利要求20所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于50埃。
22. 根据权利要求21所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于20埃。
23. 一种半导体器件的制作方法，其特征在于，包括：在半导体衬底上形成氧化阻挡层；对氧化阻挡层以及半导体衬底进行氧化处理，形成栅氧化层；对栅氧化层进行氮化处理；栅氧化层上形成多晶硅层；刻蚀多晶硅层和栅氧化层形成栅极结构；在栅极结构两侧的半导体衬底内形成源极和漏极。
24. 根据权利要求23所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于50埃。
25. 根据权利要求24所述栅氧化层的制作方法，其特征在于，所述栅氧化层的厚度小于等于20埃。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100384497A CN101271840A (zh) | 2007-03-22 | 2007-03-22 | 栅氧化层的制作方法及半导体器件的制作方法 |
| US12/052,640 US7851383B2 (en) | 2007-03-22 | 2008-03-20 | Method and system for forming a controllable gate oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100384497A CN101271840A (zh) | 2007-03-22 | 2007-03-22 | 栅氧化层的制作方法及半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101271840A true CN101271840A (zh) | 2008-09-24 |
Family
ID=39775155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100384497A Pending CN101271840A (zh) | 2007-03-22 | 2007-03-22 | 栅氧化层的制作方法及半导体器件的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7851383B2 (zh) |
| CN (1) | CN101271840A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900594A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器件的形成方法 |
| TWI551710B (zh) * | 2013-01-16 | 2016-10-01 | 東京威力科創股份有限公司 | 矽氧化物膜的成膜方法 |
| CN110600428A (zh) * | 2018-06-12 | 2019-12-20 | 联华电子股份有限公司 | 制作半导体元件的方法 |
| CN114242578A (zh) * | 2022-02-21 | 2022-03-25 | 威海银创微电子技术有限公司 | SGT Mosfet中IPO厚度的可控方法、装置及介质 |
| CN114724940A (zh) * | 2022-06-09 | 2022-07-08 | 合肥新晶集成电路有限公司 | 半导体器件制备方法 |
| WO2022151650A1 (zh) * | 2021-01-14 | 2022-07-21 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN114999907A (zh) * | 2022-08-08 | 2022-09-02 | 合肥新晶集成电路有限公司 | 栅极氧化层的制作方法及场效应晶体管的制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012079785A (ja) * | 2010-09-30 | 2012-04-19 | Tokyo Electron Ltd | 絶縁膜の改質方法 |
| FR2997420B1 (fr) | 2012-10-26 | 2017-02-24 | Commissariat Energie Atomique | Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes |
| FR2997557B1 (fr) | 2012-10-26 | 2016-01-01 | Commissariat Energie Atomique | Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif |
| US9537044B2 (en) * | 2012-10-26 | 2017-01-03 | Aledia | Optoelectric device and method for manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1125482C (zh) | 1997-10-15 | 2003-10-22 | 世界先进积体电路股份有限公司 | 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| CN1157770C (zh) | 2001-08-06 | 2004-07-14 | 旺宏电子股份有限公司 | 制作栅极介电层的方法 |
| CN1282223C (zh) | 2002-05-20 | 2006-10-25 | 台湾积体电路制造股份有限公司 | 栅极介电层的制造方法 |
| CN1770402A (zh) | 2004-11-02 | 2006-05-10 | 力晶半导体股份有限公司 | 栅氧化层的制造方法 |
| US20080121932A1 (en) * | 2006-09-18 | 2008-05-29 | Pushkar Ranade | Active regions with compatible dielectric layers |
| KR100678473B1 (ko) * | 2005-11-28 | 2007-02-02 | 삼성전자주식회사 | 다중 게이트 절연막을 갖는 반도체 소자의 제조방법 |
-
2007
- 2007-03-22 CN CNA2007100384497A patent/CN101271840A/zh active Pending
-
2008
- 2008-03-20 US US12/052,640 patent/US7851383B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI551710B (zh) * | 2013-01-16 | 2016-10-01 | 東京威力科創股份有限公司 | 矽氧化物膜的成膜方法 |
| CN104900594A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器件的形成方法 |
| CN110600428A (zh) * | 2018-06-12 | 2019-12-20 | 联华电子股份有限公司 | 制作半导体元件的方法 |
| WO2022151650A1 (zh) * | 2021-01-14 | 2022-07-21 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN114242578A (zh) * | 2022-02-21 | 2022-03-25 | 威海银创微电子技术有限公司 | SGT Mosfet中IPO厚度的可控方法、装置及介质 |
| CN114242578B (zh) * | 2022-02-21 | 2022-06-17 | 威海银创微电子技术有限公司 | SGT Mosfet中IPO厚度的可控方法、装置及介质 |
| CN114724940A (zh) * | 2022-06-09 | 2022-07-08 | 合肥新晶集成电路有限公司 | 半导体器件制备方法 |
| CN114999907A (zh) * | 2022-08-08 | 2022-09-02 | 合肥新晶集成电路有限公司 | 栅极氧化层的制作方法及场效应晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7851383B2 (en) | 2010-12-14 |
| US20080233692A1 (en) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101271840A (zh) | 栅氧化层的制作方法及半导体器件的制作方法 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| CN1841772A (zh) | 半导体器件及其制造方法 | |
| CN101055872A (zh) | 半导体结构及其制造方法 | |
| CN102569394B (zh) | 晶体管及其制作方法 | |
| CN103378134B (zh) | 栅极结构及形成方法、半导体结构及形成方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN103903986A (zh) | 栅介质层的制作方法 | |
| KR100607346B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN100468650C (zh) | 半导体存储器件的制造方法 | |
| CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN102709186A (zh) | 减小器件负偏压温度不稳定性效应的方法及器件制造方法 | |
| US6664172B2 (en) | Method of forming a MOS transistor with improved threshold voltage stability | |
| CN102569090B (zh) | Nmos晶体管的形成方法 | |
| CN102800595A (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| CN101740389A (zh) | Mos晶体管及其形成方法 | |
| CN101752235A (zh) | 形成、处理高k栅介质层的方法及形成晶体管的方法 | |
| CN101677065B (zh) | 制造半导体元件的方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN103000501A (zh) | Nmos晶体管形成方法 | |
| CN102487003A (zh) | 辅助侧墙的形成方法 | |
| CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN101728258A (zh) | 栅氧化层及半导体器件的制作方法 | |
| CN101393892B (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080924 |