CN1841772A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1841772A
CN1841772A CNA2005100965710A CN200510096571A CN1841772A CN 1841772 A CN1841772 A CN 1841772A CN A2005100965710 A CNA2005100965710 A CN A2005100965710A CN 200510096571 A CN200510096571 A CN 200510096571A CN 1841772 A CN1841772 A CN 1841772A
Authority
CN
China
Prior art keywords
film
semiconductor device
high dielectric
grid layer
utmost point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100965710A
Other languages
English (en)
Other versions
CN100485962C (zh
Inventor
迫田恒久
山口正臣
南方浩志
杉田义博
池田和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1841772A publication Critical patent/CN1841772A/zh
Application granted granted Critical
Publication of CN100485962C publication Critical patent/CN100485962C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法。氮化硅膜16的防透膜被插置于硅衬底10与高k栅极绝缘膜18之间，由此防止高k栅极绝缘膜18被脱氧，同时在已经形成栅电极层20之后进行氧退火，由此补充氧。作为防透膜的氮化硅膜16变成氮氧化硅膜17而膜厚不变，由此能够防止由于氧损失引起的高k栅极绝缘膜18的特性退化，同时不会降低晶体管的特性。即使半导体器件的栅极绝缘膜是由高介电常数材料制成，其阈值电压也不会偏移。

Description

半导体器件及其制造方法
相关申请的交叉参考
本申请基于并要求在2005年3月28日申请的日本专利申请NO.2005-092227的优先权，在此通过参考援引其全部内容。
技术领域
本发明涉及一种包括高介电常数材料制成的栅极绝缘膜的半导体器件，以及该半导体器件的制造方法。
背景技术
随着近来用于提高半导体器件的集成度及速度的技术的进步，金属氧化物半导体场效应晶体管(MOSFET)逐渐被纳米化(nanonize)。随着日益纳米化，栅极绝缘膜逐渐变薄，由于隧道电流等引起的栅极漏电流增加等问题变得显著。
为了抑制这个问题，人们进行了各种尝试，以通过使用高介电常数材料例如HfO2、Ta2O5等制成的栅极绝缘膜(下文称为“高k栅极绝缘膜”)来实现比较小、但可保证物理膜厚的电容等效氧化物厚度(CET，capacitanceequivalent oxide thickness)。
专利文献1为日本专利申请未审公开No.2003-303820的说明书。
但是，当栅极绝缘膜由高k栅极绝缘膜构成且例如多晶硅制成的栅极形成在该栅极绝缘膜上时，会出现晶体管的阈值电压偏离设计值的问题。
发明内容
本发明的目的是提供一种具有栅极绝缘膜的半导体器件及该半导体器件的制造方法，其中该栅极绝缘膜即使由高介电常数材料制成，其阈值电压仍然不会偏移。
如上所述，当栅极绝缘膜为高k栅极绝缘膜时，晶体管的阈值电压偏离设计值。这是因为高k栅极绝缘膜形成之后的处理会使高k栅极绝缘膜脱氧。
于是，为使高k栅极绝缘膜不被脱氧，进行了这样的尝试，即在硅衬底与高k栅极绝缘膜之间插入用于防止氧渗透的防透膜(permeation preventingfilm)。
但是，当防透膜的膜厚较大时晶体管的特性会降低，而当防透膜的膜厚较小时不能充分防止氧的渗透。
进行的另一种尝试是在已经形成多晶硅的栅极之后，进行氧化气氛(ambient atmospheric)退火，由此补充高k栅极绝缘膜中损失的氧。
但是，用于补充损失的氧的氧化气氛退火会增加硅衬底与高k栅极绝缘膜之间界面处的二氧化硅膜的膜厚，这会增加栅极绝缘膜的电容等效膜厚(CET)。
本申请的发明人为解决上述问题进行了认真的研究以并获得了这样的想法，即在硅衬底与高k栅极绝缘膜之间插入氮化硅膜作为防透膜，借此防止高k栅极绝缘膜被脱氧，并且在形成栅极层之后进行氧退火，由此作为防透膜的氮化硅膜成为氮氧化硅膜而膜厚不变，并且能够防止由于高k栅极绝缘膜的氧损失引起的特性退化，同时不会降低晶体管的性能。
根据本发明的一个方案，本发明提供一种半导体器件，包括：半导体衬底；氮氧化硅膜，其形成在该半导体衬底上；高介电常数材料制成的高介电栅极绝缘膜，其形成在该氮氧化硅膜上；栅极层，其形成在该高介电栅极绝缘膜上；以及源极区和漏极区，其形成在该半导体衬底中。
根据本发明的另一方案，本发明提供一种半导体器件的制造方法，该半导体器件包括在半导体衬底上形成的晶体管，该方法包括如下步骤：在该半导体衬底上形成氮化硅膜；在该氮化硅膜上形成高介电常数材料制成的高介电栅极绝缘膜；在该高介电栅极绝缘膜上形成栅极层；将该氮化硅膜、该高介电栅极绝缘膜及该栅极层图案化，以形成栅极层结构；以及以该栅极层结构作为掩模，在该半导体衬底中形成结区(junction region)，并且在形成该栅极层的步骤之后，进一步包括按规定的定时在氧化气氛中进行热处理的步骤。
根据本发明的又一个方案，本发明提供一种半导体器件的制造方法，该半导体器件包括在半导体衬底的第一区域中形成的p型晶体管和在该半导体衬底的第二区域中形成的n型晶体管，该方法包括如下步骤：在该半导体衬底上形成氮化硅膜；在该氮化硅膜上形成高介电常数材料制成的高介电栅极绝缘膜；在该高介电栅极绝缘膜上形成栅极层；将该氮化硅膜、该高介电栅极绝缘膜及该栅极层图案化，以在该半导体衬底的第一区域中形成第一栅极层结构并在该半导体衬底的第二区域中形成第二栅极层结构；以及以该第一栅极层结构作为掩模，在该半导体衬底的第一区域中形成第一结区，并以该第二栅极层结构作为掩模，在该半导体衬底的第二区域中形成第二结区，并且在形成该栅极层的步骤之后，进一步包括按规定的定时在氧化气氛中进行热处理的步骤。
本发明能够制造包括高介电常数材料制成的栅极绝缘膜的半导体器件，其能够防止由于高介电常数材料制成的栅极绝缘膜的氧损失引起的特性退化，并且不会产生阈值电压的偏移。
附图说明
图1为根据本发明一个实施例的半导体器件的剖视图。
图2为根据本发明该实施例的半导体器件在说明其制造方法(部分1)的步骤中的剖视图。
图3为根据本发明该实施例的半导体器件在说明其制造方法(部分2)的步骤中的剖视图。
图4为根据本发明该实施例的半导体器件在说明其制造方法(部分3)的步骤中的剖视图。
图5为根据本发明该实施例的半导体器件在说明其制造方法(部分4)的步骤中的剖视图。
具体实施方式
[第一实施例]
下面参照图1至5说明根据本发明第一实施例的半导体器件的制造方法。图1为根据本实施例的半导体器件的剖视图，其示出了该半导体器件的结构。图2至4为根据本实施例的半导体器件在说明其制造方法的步骤中的剖视图。
(半导体器件)
下面参照图1说明根据本实施例的半导体器件的结构。
根据本实施例的半导体器件包括在n型阱区14a中形成的p-MOS晶体管及在p型阱区14b中形成的n-MOS晶体管11b。n型阱区14a和p型阱区14b由硅衬底10中形成的器件隔离区12限定。
在n型阱区14a上形成约0.5-1nm厚的氮氧化硅膜17。在氮氧化硅膜17上形成约0.5-3nm厚且由高介电常数材料HfO2的高k栅极绝缘膜18。氮氧化硅膜17和高k栅极绝缘膜18用作栅极绝缘膜。
在高k栅极绝缘膜18上形成约50-200nm厚的多晶硅栅极20。在氮氧化硅膜17、高k栅极绝缘膜18及栅极20的栅极层结构的侧壁上形成约10-100nm厚的侧壁绝缘膜30。
在n型阱区14a中，与栅极20相对准地形成p型浅结区24a。与栅极20及侧壁绝缘膜30相对准地形成p型深结区32a。形成LDD(轻掺杂漏极)结构的p-MOS晶体管11a，其具有p型浅结区24a和p型深结区作为源极区和漏极区。
在p型阱区14b上形成约0.5-1nm厚的氮氧化硅膜17。在氮氧化硅膜17上形成约0.5-3nm厚且由高介电常数材料制成的高k栅极绝缘膜。氮氧化硅膜17和高k栅极绝缘膜18用作栅极绝缘膜。
在高k栅极绝缘膜18上形成约50-200nm厚的多晶硅栅极20。在氮氧化硅膜17、高k栅极绝缘膜18及栅极20的栅极层结构的侧壁上形成约10-100nm厚的侧壁绝缘膜30。
在p型阱区14b中，与栅极20相对准地形成n型浅结区24b，并且与栅极20及侧壁绝缘膜30相对准地形成n型深结区32b。形成LDD(轻掺杂漏极)结构的n-MOS晶体管11b，其具有n型浅结区24b和n型深结区32b作为源极区和漏极区。
形成高k栅极绝缘膜18的高介电常数材料可以是：Hf基高介电常数材料，除了HfO2之外，例如HfSiOx、HfSiON、HfAlOx、HfAlON、HfON或其他；Ta基高介电常数材料，例如Ta2O5、TaON或其他；Zr基高介电常数材料，例如ZrO、ZrSiO、ZrSiON或其他；Al基高介电常数材料，例如Al2O3、AlON或其他；等等。
(半导体器件的制造方法)
下面参照图2至5说明根据本实施例的半导体器件的制造方法。
在图2A的步骤中，通过STI(浅沟隔离)技术在硅衬底10中形成器件隔离区12。具体来说，通过沟槽蚀刻在硅衬底10中形成沟槽，并通过热氧化沟槽的内壁及通过CVD在沟槽中填充二氧化硅膜，并将该二氧化硅膜平坦化以形成器件隔离区12。
硅衬底10可以是块体衬底(bulk substrate)或者SOI(绝缘体上硅)衬底。SOI衬底的使用降低了寄生电容，其原因是后续步骤中在源极/漏极区与衬底之间产生的耗尽层，从而提高了晶体管的运行速度。STI技术为公知工艺。
此外，在图2A的步骤中，n型杂质离子例如As+、P+等被注入到硅衬底10的p-MOS区，而在n-MOS区中，p型杂质离子例如B、BF2 +等被注入。从而，分别形成n型阱区14a和p型阱区14b。
然后，在图2B的步骤中，通过HF(氢氟酸)处理去除硅衬底10表面上的硅的自然氧化膜(未示出)，并通过CVD、直接氮化或者溅射形成例如约0.5-1nm厚的氮化硅。
具体来说，在CVD中，硅衬底10的表面被暴露在硅原料以及氮化气体或者氮等离子体的气氛下，由此形成氮化硅膜16。此时，硅衬底的温度优选高于室温。
在溅射中，在氮气氛中溅射硅原料，由此形成氮化硅膜16。
然后，在图2C的步骤中，通过CVD或者溅射在氮化硅膜16上进一步形成由高介电常数材料例如HfO2制成的高k栅极绝缘膜18。
具体来说，在CVD中，例如通过将衬底温度设置为等于或高于200℃并供给Hf原料和Si原料，并且同时或依次供给氧化气体或氮化气体，形成高k栅极绝缘膜18。
在溅射中，例如在氮化气体或氧化气体中溅射硅原料和Hf原料，以形成高k栅极绝缘膜18。
形成高k栅极绝缘膜18的高介电常数材料可以是：Hf基高介电常数材料，除了HfO2之外，例如HfSiOx、HfSiON、HfAlOx、HfAlON、HfON或其他；Ta基高介电常数材料，例如Ta2O5、TaON或其他；Zr基高介电常数材料，例如ZrO、ZrSiO、ZrSiON或其他；Al基高介电常数材料，例如Al2O3、AlON或其他；等等。
接下来，在图3A的步骤中，通过CVD在高k栅极绝缘膜18上形成约50-200nm厚、未掺杂的多晶硅膜20(将在以后成为栅极)。
具体来说，例如，在10-50Pa的室内压强、600-650℃的衬底温度下且以50-300sccm的流速供给甲硅烷气体5-60分钟，通过低压CVD形成50-200nm厚的多晶硅膜20。通过混合PH3气体等可以形成掺杂P+或B+的掺杂多晶硅膜。
接下来，在图3B的步骤中，进行氧退火。
具体来说，在1-100Pa的室内压强、200-1000℃的衬底温度下且以10-1000sccm的流速供给氧气和惰性气体(例如氮)的混合气体5-10分钟，对高k栅极绝缘膜进行氧退火。优选地，在600℃的衬底温度且以300sccm的流速供给氧气和惰性气体(例如氮)的混合气体300秒，对高k栅极绝缘膜18进行氧退火。
由此补充高k栅极绝缘膜18损失的氧。由于作为防透膜形成在硅衬底10与高k栅极绝缘膜18之间的氮化硅膜16，高k栅极绝缘膜18的氧决不会穿过防透膜而进入硅衬底10中。
通过氧退火，氮化硅膜16变成氮氧化硅膜17而膜厚不变。因此，不会引起晶体管的特性退化，例如阈值电压变化等。
接下来，在图3C的步骤中，抗蚀膜(未示出)形成在多晶硅膜20上并通过光刻将该抗蚀膜图案化，以在将成为栅极的区域中留下抗蚀膜。然后，以抗蚀膜作为掩模，蚀刻多晶硅膜20、高k栅极绝缘膜18及氮氧化硅膜17，以形成栅极20、高k栅极绝缘膜18(其为栅极绝缘膜)及氮氧化硅膜17的栅极层结构。栅极长度设置在例如10-90nm的范围内。
然后，在图4A的步骤中，形成掩蔽n-MOS区且露出p-MOS区的抗蚀膜22。然后，以抗蚀膜22和p-MOS区的栅极20作为掩模，通过离子注入在栅极20两侧的n型阱区14a中注入p型杂质，以形成浅结区24a。具体来说，p型杂质例如为B+，加速能量为1keV，以及剂量为4×1014cm-2。
然后，在图4B的步骤中，去除抗蚀膜22，并形成掩蔽p-MOS且露出n-MOS的抗蚀膜26。然后，以抗蚀膜26和n-MOS区的栅极20作为掩模，通过离子注入在栅极20两侧的p型阱区14b中注入n型杂质，以形成浅结区24b。具体来说，n型杂质例如为As+，加速能量为2keV，以及剂量为5×1014cm-2。
然后，在图4C的步骤中，通过CVD形成10-100nm厚的氮化硅膜28，以覆盖图4B中的结构。
具体来说，通过使用TEOS的低压CVD在600-800℃的衬底温度下形成10-100nm厚的氮化硅膜28。
接下来，在图5A的步骤中，通过RIE各向异性地蚀刻氮化硅膜，直到露出硅衬底10的表面以形成覆盖栅极20、高k栅极绝缘膜18及氮氧化硅膜17两侧的氮化硅膜的侧壁绝缘膜30为止。
具体来说，用于RIE的蚀刻气体为含氢氟烃，例如二氟甲烷(CH2F2)、1，1-二氟乙烷(C2H4F2)或其他，以及侧壁绝缘膜30的厚度设置在10-100nm的范围内。
然后，在图5B的步骤中，形成掩蔽n-MOS区且露出p-MOS区的抗蚀膜31。然后，以抗蚀膜31、p-MOS区的栅极20及侧壁绝缘膜30作为掩模，通过离子注入在栅极和栅极绝缘膜30两侧的n型阱区14a中注入p型杂质，以形成深结区32a。具体来说，p型杂质例如为B+，加速能量为6keV，以及剂量为4×1015cm-2。
然后，在图5C的步骤中，去除抗蚀膜31，并形成掩蔽p-MOS区且露出n-MOS区的抗蚀膜34。接下来，以抗蚀膜34、n-MOS区的栅极20及侧壁绝缘膜30作为掩模，在栅极20和栅极绝缘膜30两侧的p型阱区14b中注入n型杂质，以形成深结区32b。具体来说，n型杂质例如为As+，加速能量为10keV，以及剂量为4×1015cm-2。
然后，去除抗蚀膜34，接着激活结区24a、24b、32a、32b。由此制成的半导体器件包括：如图1所示，LDD(轻掺杂漏极)结构的p-MOS晶体管11a，其具有p型浅结区24a和p型深结区32a作为源极区和漏极区；以及LDD(轻掺杂漏极)结构的n-MOS晶体管11b，其具有n型浅结区24b和n型深结区32b作为源极区和漏极区。
根据本实施例的半导体器件的制造方法，氮化硅膜的防透膜被设置在硅衬底与高k栅极绝缘膜之间，且在已经形成多晶硅膜之后进行氧退火，从而补充高k栅极绝缘膜中的氧，由此防止高k栅极绝缘膜被脱氧，并且作为防透膜的氮化硅膜变成氮氧化硅膜而膜厚不变。因此，能够防止由于氧损失引起的高k栅极绝缘膜的特性退化，同时不会降低晶体管的特性。
[修改实施例]
本发明不限于上述实施例，并且可涵盖其他各种修改。
例如，在上述实施例中，在图3A的步骤中已经形成多晶硅膜20之后，进行氧退火，以防止由于高k栅极绝缘膜的氧损失引起特性退化。但是，氧气氛退火可以在已经形成多晶硅膜20之后的任何时间进行，或者可以通过另一步骤的热处理来进行。例如，氧气氛退火可以在图3C的步骤中已经形成栅极之后进行、在图4C的步骤中已经形成浅结区24a、24b之后进行、在图4C的步骤中已经形成氮化硅膜28之后进行、在图5A的步骤中已经形成侧壁绝缘膜30之后进行、或在图5C的步骤中已经形成深结区32a、32b之后进行。氧气氛退火可以通过另一步骤的热处理例如用于激活结区24a、24b、32a、32b的热处理进行。
在上述实施例中，本发明应用于包括p-MOS晶体管和n-MOS晶体管的CMOS晶体管。但是，本发明可单独应用于p-MOS晶体管或单独应用于n-MOS晶体管。
本发明可应用于全硅化栅极MOS晶体管。全硅化(full-silicide)栅极MOS晶体管是通过在已经形成侧壁绝缘膜、LDD、源极/漏极区之后对一直到栅极上方的部分进行硅化处理来制造，这时源极/漏极区和栅极被硅化。

Claims (14)

1.一种半导体器件，包括：
半导体衬底；
氮氧化硅膜，其形成在该半导体衬底上；
高介电常数材料制成的高介电栅极绝缘膜，其形成在该氮氧化硅膜上；
栅极层，其形成在该高介电栅极绝缘膜上；以及
源极区和漏极区，其形成在该半导体衬底中。
2.如权利要求1所述的半导体器件，其中，
该高介电栅极绝缘膜的高介电常数材料为HfO2、HfSiOx、HfSiON、HfAlOx、HfAlON、HfON、Ta2O5、TaON、ZrO、ZrSiO、ZrSiON、Al2O3或AlON。
3.如权利要求1所述的半导体器件，其中，
该氮氧化硅膜的膜厚为0.5-1.0nm，并且
该高介电栅极绝缘膜的膜厚为0.5-3.0nm。
4.如权利要求2所述的半导体器件，其中，
该氮氧化硅膜的膜厚为0.5-1.0nm，并且
该高介电栅极绝缘膜的膜厚为0.5-3.0nm。
5.一种半导体器件的制造方法，该半导体器件包括在半导体衬底上形成的晶体管，该方法包括如下步骤：
在该半导体衬底上形成氮化硅膜；
在该氮化硅膜上形成高介电常数材料制成的高介电栅极绝缘膜；
在该高介电栅极绝缘膜上形成栅极层；
将该氮化硅膜、该高介电栅极绝缘膜及该栅极层图案化，以形成栅极层结构；以及
以该栅极层结构作为掩模，在该半导体衬底中形成结区，并且
在形成该栅极层的步骤之后，进一步包括按规定的定时在氧化气氛中进行热处理的步骤。
6.一种半导体器件的制造方法，该半导体器件包括在半导体衬底的第一区域中形成的p型晶体管和在该半导体衬底的第二区域中形成的n型晶体管，该方法包括如下步骤：
在该半导体衬底上形成氮化硅膜；
在该氮化硅膜上形成高介电常数材料制成的高介电栅极绝缘膜；
在该高介电栅极绝缘膜上形成栅极层；
将该氮化硅膜、该高介电栅极绝缘膜及该栅极层图案化，以在该半导体衬底的第一区域中形成第一栅极层结构并在该半导体衬底的第二区域中形成第二栅极层结构；以及
以该第一栅极层结构作为掩模，在该半导体衬底的第一区域中形成第一结区，并以该第二栅极层结构作为掩模，在该半导体衬底的第二区域中形成第二结区，并且
在形成该栅极层的步骤之后，进一步包括按规定的定时在氧化气氛中进行热处理的步骤。
7.如权利要求5所述的半导体器件的制造方法，其中，
在形成该栅极层的步骤之后还包括立即执行进行热处理的步骤。
8.如权利要求6所述的半导体器件的制造方法，其中，
在形成该栅极层的步骤之后还包括立即执行进行热处理的步骤。
9.如权利要求5所述的半导体器件的制造方法，其中，
在形成该栅极层结构的步骤之后还包括立即执行进行热处理的步骤。
10.如权利要求6所述的半导体器件的制造方法，其中，
在形成该栅极层结构的步骤之后还包括立即执行进行热处理的步骤。
11.如权利要求5所述的半导体器件的制造方法，其中，
该高介电栅极绝缘膜的高介电常数材料为HfO2、HfSiOx、HfSiON、HfAlOx、HfAlON、HfON、Ta2O5、TaON、ZrO、ZrSiO、ZrSiON、Al2O3或AlON。
12.如权利要求6所述的半导体器件的制造方法，其中，
该高介电栅极绝缘膜的高介电常数材料为HfO2、HfSiOx、HfSiON、HfAlOx、HfAlON、HfON、Ta2O5、TaON、ZrO、ZrSiO、ZrSiON、Al2O3或AlON。
13.如权利要求5所述的半导体器件的制造方法，其中，
该氮氧化硅膜的膜厚为0.5-1.0nm，并且
该高介电栅极绝缘膜的膜厚为0.5-3.0nm。
14.如权利要求6所述的半导体器件的制造方法，其中，
该氮氧化硅膜的膜厚为0.5-1.0nm，并且
该高介电栅极绝缘膜的膜厚为0.5-3.0nm。
CNB2005100965710A 2005-03-28 2005-08-25 半导体器件及其制造方法 Expired - Fee Related CN100485962C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005092227A JP4128574B2 (ja) 2005-03-28 2005-03-28 半導体装置の製造方法
JP2005092227 2005-03-28

Publications (2)

Publication Number Publication Date
CN1841772A true CN1841772A (zh) 2006-10-04
CN100485962C CN100485962C (zh) 2009-05-06

Family

ID=37030686

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100965710A Expired - Fee Related CN100485962C (zh) 2005-03-28 2005-08-25 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7521325B2 (zh)
JP (1) JP4128574B2 (zh)
KR (1) KR100757026B1 (zh)
CN (1) CN100485962C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207024B (zh) * 2006-12-18 2010-08-18 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法
CN105679677A (zh) * 2011-06-28 2016-06-15 瑞萨电子株式会社 制造半导体器件的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858458B2 (en) * 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
KR100860471B1 (ko) * 2007-04-02 2008-09-25 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US20080272438A1 (en) * 2007-05-02 2008-11-06 Doris Bruce B CMOS Circuits with High-K Gate Dielectric
JP5103056B2 (ja) * 2007-05-15 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
KR100936577B1 (ko) * 2007-12-03 2010-01-13 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP5289069B2 (ja) 2009-01-09 2013-09-11 株式会社東芝 半導体装置およびその製造方法
JP2014140025A (ja) * 2012-12-19 2014-07-31 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
JP2015216176A (ja) * 2014-05-08 2015-12-03 キヤノン株式会社 半導体装置の製造方法、及び、半導体装置
JP2016004952A (ja) * 2014-06-18 2016-01-12 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
CN113078112B (zh) * 2021-03-29 2023-03-31 电子科技大学 一种氧化物基耗尽型负载反相器的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340762A (en) * 1985-04-01 1994-08-23 Fairchild Semiconductor Corporation Method of making small contactless RAM cell
JP2000307083A (ja) 1999-04-22 2000-11-02 Hitachi Ltd 半導体装置およびその製造方法
JP3647785B2 (ja) 2001-09-28 2005-05-18 株式会社東芝 半導体装置の製造方法
JP2003303820A (ja) 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207024B (zh) * 2006-12-18 2010-08-18 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法
CN105679677A (zh) * 2011-06-28 2016-06-15 瑞萨电子株式会社 制造半导体器件的方法
CN105679677B (zh) * 2011-06-28 2019-03-15 瑞萨电子株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
CN100485962C (zh) 2009-05-06
JP4128574B2 (ja) 2008-07-30
US20060214243A1 (en) 2006-09-28
US7521325B2 (en) 2009-04-21
JP2006278488A (ja) 2006-10-12
KR100757026B1 (ko) 2007-09-07
KR20060103805A (ko) 2006-10-04

Similar Documents

Publication Publication Date Title
CN1841772A (zh) 半导体器件及其制造方法
TWI697100B (zh) 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合
EP1711959B1 (en) Transistor with doped gate dielectric and method of manufacturing the same
US20050070123A1 (en) Method for forming a thin film and method for fabricating a semiconductor device
WO2010137093A1 (ja) 半導体装置及びその製造方法
US20070212829A1 (en) Method of manufacturing a semiconductor device
CN1870289A (zh) 材料叠层
US8470662B2 (en) Semiconductor device and method of manufacturing the same
US20070187774A1 (en) Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
CN1913111A (zh) 半导体元件及其形成方法
US20070287199A1 (en) Base oxide engineering for high-K gate stacks
JPWO2011101931A1 (ja) 半導体装置及びその製造方法
JPWO2007091302A1 (ja) 半導体装置及びその製造方法
US20040126956A1 (en) Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
CN1906768A (zh) 半导体器件及其制造方法
US20140124835A1 (en) Semiconductor structure
US8395221B2 (en) Depletion-free MOS using atomic-layer doping
JP2005251801A (ja) 半導体装置
US8466019B2 (en) Semiconductor device and bipolar-CMOS-DMOS
CN102543744B (zh) 晶体管及其制作方法
JP2005064052A (ja) 半導体装置の製造方法
JP3834564B2 (ja) 半導体装置及びその製造方法
JP2006019615A (ja) 半導体装置及びその製造方法
JP2007266552A (ja) 半導体装置および半導体装置の製造方法
JP2002343965A (ja) Ｍｉｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

Termination date: 20160825

CF01 Termination of patent right due to non-payment of annual fee