JP2015216176A - 半導体装置の製造方法、及び、半導体装置 - Google Patents

半導体装置の製造方法、及び、半導体装置 Download PDF

Info

Publication number
JP2015216176A
JP2015216176A JP2014097110A JP2014097110A JP2015216176A JP 2015216176 A JP2015216176 A JP 2015216176A JP 2014097110 A JP2014097110 A JP 2014097110A JP 2014097110 A JP2014097110 A JP 2014097110A JP 2015216176 A JP2015216176 A JP 2015216176A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
ion implantation
gate electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014097110A
Other languages
English (en)
Other versions
JP2015216176A5 (ja
Inventor
英明 石野
Hideaki Ishino
英明 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014097110A priority Critical patent/JP2015216176A/ja
Priority to US14/700,379 priority patent/US9570362B2/en
Publication of JP2015216176A publication Critical patent/JP2015216176A/ja
Publication of JP2015216176A5 publication Critical patent/JP2015216176A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

【課題】トランジスタの信頼性を維持しつつ、レジストを除去可能とする技術を提供する。【解決手段】ＭＯＳトランジスタを含む半導体装置の製造方法であって、半導体基板の上に形成された第１絶縁膜の上にゲート電極を形成し、半導体基板にイオン注入を行って第１の拡散領域を形成し、ゲート電極が形成された半導体基板の上に第２絶縁膜を形成する。第１の拡散領域の形成では、第１のレジストパターンによりイオン注入を行う。その後、第１のレジストパターンのうちイオン注入により硬化した部分をアッシングにより除去し、さらに残りの部分を硫酸過水洗浄により除去する。【選択図】図１

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
半導体装置において、ＭＯＳトランジスタの特性ばらつきを低減するための方法として、ゲート電極エッチング後のＭＯＳトランジスタを保護膜で覆う技術が提案されている（特許文献１を参照）。
特許文献１では、ゲート電極エッチング、またはそれに引き続いて実施されるプロセス処理によって保護膜を形成し、引き続き拡散層形成などのプロセス処理を実施した後、保護膜を覆うように絶縁膜を形成する。このとき保護膜を除去することなく該絶縁膜を形成している。
特開２０１３−８４６９４号公報
特許文献１では、ゲート電極エッチング直後の半導体基板表面に保護膜を形成することで、ＭＯＳトランジスタ特性のばらつきを抑制している。当該保護膜を形成した後に、半導体基板にイオン注入を行って拡散領域を形成することになるが、その際フォトレジストパターンにもイオン注入される。しかし、イオン注入されたフォトレジストパターンのアッシングについては特に考慮されていない。当該レジストパターンをアッシングするとレジストの残渣が発生する場合がある。このレジストの残渣を除去するには特定の洗浄処理の実施が必要となるが、その際にシリコン酸化膜をベースとする保護膜がウエットエッチングされてその一部ないしは全部が除去され、結果として保護膜としての機能を有しなくなってしまうおそれがある。また、保護膜がない場合においても、ゲート絶縁膜がウエットエッチングされてその一部ないしは全部が除去され、結果として、トランジスタの信頼性を低下させてしまう可能性がある。
そこで、本願発明は、トランジスタの信頼性を維持しつつ、レジストを除去可能とする技術を提供することを目的とする。
上記課題を解決するための本発明は、ＭＯＳトランジスタを含む半導体装置の製造方法であって、
半導体基板の上に形成された第１絶縁膜の上にゲート電極を形成する工程と、
前記半導体基板にイオン注入を行って第１の拡散領域を形成する第１の注入工程と、
前記第１の注入工程の後に、前記半導体基板の上に第２絶縁膜を形成する工程とを含み、
前記第１の注入工程は、
前記イオン注入を行うための第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとして前記イオン注入を行う工程と、
前記第１のレジストパターンを除去する第１の除去工程であって、前記第１のレジストパターンのうち前記イオン注入により硬化した部分をアッシングにより除去した後、残りの部分を硫酸過水洗浄により除去する工程とを含むことを特徴とする。
本発明によれば、トランジスタの信頼性を維持しつつ、レジストを除去可能にすることができる。
半導体装置の一例としての固体撮像装置の画素部の一部および周辺部の一部を模式的に示す断面図。 発明の実施形態１に対応する半導体装置の製造工程を示す図。 発明の実施形態１に対応する半導体装置の製造工程を示す図。 発明の実施形態１に対応する半導体装置の製造工程を示す図。 発明の実施形態１に対応する半導体装置の製造工程を示す図。 発明の実施形態１に対応する半導体装置の製造工程を示す図。 発明の実施形態１に対応する半導体装置の製造工程を示す図。 イオン注入されたフォトレジストパターンにより発生するレジストの残渣を説明するための図。 発明の実施形態２に対応するフォトレジストパターンの形成方法を説明するための図。 発明の実施形態３に対応するフォトレジストパターンの形成方法を説明するための図。
以下、添付の図面を参照して発明の実施形態を説明する。
［実施形態１］
本発明の一つの実施形態は、ＭＯＳトランジスタを含む半導体装置の製造方法に関する。図１を参照しながら、本発明の一つの実施形態として、ＭＯＳトランジスタを含む半導体装置として、固体撮像装置の例を説明する。
図１は、半導体装置の一例としての固体撮像装置の構成を模式的に示す断面図である。固体撮像装置は、光電変換素子ＰＤを有する画素が配列された画素部１０と、画素部１０から画素の信号を読み出すための周辺回路部２０とを含む。図１では、画素部１０の構成要素として、代表的に、１つの光電変換部ＰＤと、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョンＦＤに転送する転送ＭＯＳトランジスタ（転送ゲート）ＴＸと、１つのＭＯＳトランジスタＴＲ１とが示されている。ＭＯＳトランジスタＴＲ１は、例えば、増幅トランジスタ、リセットトランジスタまたは選択トランジスタでありうる。光電変換部ＰＤ、フローティングディフュージョンＦＤ、転送ＭＯＳトランジスタＴＸ、ＭＯＳトランジスタＴＲ１を構成する拡散領域は、例えば、半導体基板１０１に形成されたウエル１０１ａに配置されうる。図１では、周辺回路部２０の構成要素として、代表的に、１つのＭＯＳトランジスタＴＲ２が示されている。ＭＯＳトランジスタＴＲ２を構成する拡散領域は、例えば、半導体基板１０１に形成されたウエル１０１ｂに配置されうる。
画素部１０では、転送ＭＯＳトランジスタ（転送ゲート）ＴＸおよびＭＯＳトランジスタＴＲ１を含むＭＯＳトランジスタが形成されている。そして、これらのＭＯＳトランジスタを覆う保護膜の上にシリコン窒化膜１０２、シリコン酸化膜１０３、層間絶縁膜１０４などの絶縁膜が形成されている。一方の周辺回路部２０では、ＭＯＳトランジスタＴＲ２のゲート電極の上面の保護膜が除去されている。しかし、サイドスペーサとゲート電極との間および該サイドスペーサとゲート絶縁膜との間には保護膜が残っている。
以下、図２乃至図８を参照しながら、本発明の実施形態として、上記周辺回路部２０におけるＭＯＳトランジスタを含む半導体装置の製造方法を説明する。まず、図２（ａ）に示す工程では、素子分離膜２０２、Ｐ型ウェル２０３、Ｎ型ウェル２０４を有する半導体基板２０１上に第１絶縁膜２０５を形成し、次いで、第１絶縁膜２０５の上にゲート電極材料層２０６を形成する。ここで、半導体基板２０１は、シリコン基板でありうる。第１絶縁膜２０５は、該シリコン基板を熱酸化して形成されたシリコン酸化膜でありうる。ゲート電極材料層２０６は、ポリシリコン層でありうる。ゲート電極材料層２０６は、例えばＣＶＤ法によって形成されうる。
次に、図２（ｂ）、（ｃ）に示す工程では、ゲート電極材料層２０６の上にエッチングマスク２０７'を形成する。より具体的には、図２（ｂ）、（ｃ）に示す工程では、ゲート電極材料層２０６の上に絶縁膜２０７を形成し、絶縁膜２０７の上にフォトレジストパターン２２０を形成する。次いで、フォトレジストパターン２２０をマスクとして絶縁膜２０７をエッチングする。これにより絶縁膜２０７がパターニングされてエッチングマスク２０７'が形成される。フォトレジストパターン２２０は、エッチングマスク２０７'の形成後に除去されうる。絶縁膜２０７は、シリコン酸化膜でありうる。
次に、図２（ｄ）に示す工程では、ゲート電極材料層２０６をパターニングすることによりゲート電極２０６'を形成する。この工程では、ゲート電極材料層２０６がパターニングされるとともに、少なくとも、ゲート電極２０６'の側面の下部１と、第１絶縁膜２０５のうちゲート電極２０６'の側面に隣接する部分２とを保護する保護膜２０８が形成される。保護膜２０８は、典型的には、エッチングマスク２０７'および／またはゲート電極材料層２０６'の上にも形成される。図２（ｄ）に示す例では、保護膜２０８は、ゲート電極２０６'の側面、エッチングマスク２０７'および第１絶縁膜２０５及び素子分離膜２０２を覆うように連続的に形成されている。
ゲート電極材料層２０６のパターニングは、ゲート電極材料層２０６のうちエッチングマスク２０７'によって覆われていない部分をエッチングによって除去することによってなされる。ゲート電極材料層２０６をエッチングするためのガスとしては、例えば、Ｃｌ２、ＨＢｒおよびＯ２の混合ガスを使用することができる。保護膜２０８は、ゲート電極材料層２０６のエッチングによって発生するシリコンとエッチングのために使用するガスとの反応によって、即ちゲート電極材料層２０６のエッチングの副産物として形成されうる。保護膜２０８は、あるいは、ゲート電極材料層２０６のエッチングの終了後に、保護膜２０８を堆積するためのガスを処理チャンバに導入することによって形成してもよい。例えば、ＨＢｒの流量を多くする等の方法がある。なお、ゲート電極材料層２０６のエッチングにおいて、エッチングマスク２０７'、および、第１絶縁膜２０５の露出した部分の厚さが薄くなりうる。
次に、図３（ａ）に示す工程では、保護膜２０８が存在する状態でフォトレジストパターン２０９を形成する。次に、図３（ｂ）に示す工程では、フォトレジストパターン２０９をマスクとして半導体基板２０１にリンやヒ素などをイオン注入する。このイオン注入で拡散領域２１０を形成する。その際、フォトレジストパターン２０９にもイオン注入される。拡散領域２１０は、例えば、Ｎ型のＬＤＤ（Ｌｉｇｉｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）に該当する。イオン注入のドーズ量はＭＯＳトランジスタの目標性能によって任意に決めうるが、ＬＤＤの場合は例えば１４乗台のオーダーが選択されうる（例えば、１×１０１４ａｔｏｍｓ／ｃｍ２から５×１０１４ａｔｏｍｓ／ｃｍ２の範囲）。このイオン注入によって、フォトレジストパターン２０９が、硬化層２０９'と非硬化層２０９''とで形成されることとなる。
当該フォトレジストパターン２０９はレジストアッシング（レジスト剥離処理）により除去されるところであるが、イオン注入されたフォトレジストをレジストアッシングによって完全に除去する場合、イオン注入のドーズ量によっては、アッシング後にレジストの残渣が発生しうる。図８（ａ）及び（ｂ）はその一例であり、半導体基板上に形成されたパターンを平面図で示している。図８（ａ）では素子分離膜８０１の一部を開口して、Ｎ型の拡散領域８０２及び、Ｐ型の拡散領域８０３、ゲート電極８０４が形成されており、Ｎ型の拡散領域８０２を覆うようにフォトレジストパターン８０５が形成されている。
図８（ｂ）は、フォトレジストパターン８０５上にイオン注入を実施して、引き続きレジストアッシングを実施した直後の様子である。フォトレジストパターンの線幅長がフォトレジストの厚さよりも小さい場合、イオン注入のドーズ量によっては８０５'に示すレジストの残渣が発生しうる。この残渣は、フォトレジストの残留成分と、イオン注入された不純物からなる凝集によるものであり、もともとのフォトレジストパターン８０５の中央付近に発生する。フォトレジストに対して等方的にレジストアッシングが進んだ結果、フォトレジストパターンが最終的に消失する中央付近で、レジストの残渣が発生する。
図８（ｃ）は、イオンドーズ量とレジストアッシング後のレジストの残渣の発生の有無の関係を示す一例である。ここでは、ドーズ量が３Ｅ１３／ｃｍ２（３×１０１３ａｔｏｍｓ／ｃｍ２、単位表記につき以下同様）の場合はレジストの残渣が残らないが、２Ｅ１４／ｃｍ２、１Ｅ１５／ｃｍ２、４Ｅ１４／ｃｍ２のようにイオン注入のドーズ量が１４乗台のオーダー以上に高くなると、レジストの残渣が発生することを示している。このレジストの残渣は硫酸過水（硫酸と過酸化水素の混合液）洗浄では完全に除去できない。完全に除去するためには、硫酸過水洗浄後にさらにアンモニア過水洗浄（アンモニア水、過酸化水素、水の混合液による洗浄、以下ＳＣ−１洗浄と呼ぶ）、またはフッ酸系の洗浄を実施する必要がある。ただし、これらの洗浄はエッチング性を有する。したがって、図３（ｂ）の状態でレジストの残渣を除去するためにＳＣ−１洗浄やフッ酸系の洗浄を行うと保護膜がウエットエッチングされてしまい、その一部ないしは全部が除去され、結果として保護膜としての機能を有しなくなってしまうおそれがある。保護膜が無い場合においても、例えば、シリコン酸化膜のゲート絶縁膜がウエットエッチングされてしまい、その一部ないしは全部が除去され、結果としてトランジスタの信頼性が低下してしまうおそれがある。
図３の説明に戻ると、図３（ｂ）で行ったイオン注入のドーズ量は１４乗台のオーダーが選択されたのでレジストアッシングによりレジストを完全に除去しようとする場合、レジストの残渣が発生しうる。そこで、本実施形態では図３（ｂ）に示すようなフォトレジスト２０９にイオン注入がなされた状態では、以下に説明する第１のレジストアッシングを実施してイオン注入により形成された硬化層２０９'を除去する一方、非硬化層２０９''を残すようにする。具体的に図３（ｃ）に示す工程では、第１のレジストアッシングによって硬化層２０９'を除去し、非硬化層２０９''を残す。このとき第１のレジストアッシング後の非硬化層２０９''は、第１のレジストアッシング前の図３（ｂ）の非硬化層２０９''と比較して薄くなりうる。第１のレジストアッシングのためのガスとしては例えばＯ２を使用することができる。なお、第１のレジストアッシングでは、シリコン酸化膜に対してエッチャントとなりうるガスは使用しない。例えば、ＣＦ４などがそれに該当する。これによって保護膜２０８が保護される。次に、図３（ｄ）に示す工程では、硫酸過水洗浄を実施して、非硬化層２０９''を除去する。なお、非硬化層２０９''を除去したのちに、ＳＣ−１洗浄やフッ酸系の洗浄は実施しない。これによって保護膜２０８が保護される。
次に、図４（ａ）に示す工程では、保護膜２０８が存在する状態でフォトレジストパターン２１１を形成する。次に、図４（ｂ）に示す工程では、フォトレジストパターン２１１をマスクとして半導体基板２０１にボロンなどをイオン注入する。このイオン注入で拡散領域２１２を形成する。その際、フォトレジストパターン２１１にもイオン注入される。拡散領域２１２は、例えば、Ｐ型のＬＤＤ（Ｌｉｇｉｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）に該当する。イオン注入のドーズ量はＭＯＳトランジスタの目標性能によって任意に決めうるが、ＬＤＤの場合は例えば１４乗台のオーダーが選択されうる。このイオン注入によって、フォトレジストパターン２１１が硬化層２１１'と非硬化層２１１''とで形成されることになる。
このとき、イオン注入のドーズ量は１４乗台のオーダーが選択されたのでレジストアッシングによりレジストを完全に除去しようとする場合、レジストの残渣が発生しうる。そこで、図４（ｃ）に示す工程では、第１のレジストアッシングによって硬化層２１１'を除去し、非硬化層２１１''を残す。第１のレジストアッシング後の非硬化層２１１''は、第１のレジストアッシング前の図４（ｂ）の非硬化層２１１''と比較して薄くなりうる。レジストアッシングするためのガスとしては例えばＯ２を使用する。なお、シリコン酸化膜に対してエッチャントとなりうるＣＦ４のようなガスは使用しない。これによって保護膜２０８が保護される。次に、図４（ｄ）に示す工程では、硫酸過水洗浄を実施して、非硬化層２１１''を除去する。なお、非硬化層２１１''を除去したのちに、ＳＣ−１洗浄やフッ酸系の洗浄は実施しない。これによって保護膜２０８は保持されるので、保護膜で覆われているトランジスタも保護される。
次に、図５（ａ）に示す工程では、保護膜２０８の上に絶縁膜２１３を形成する。絶縁膜２１３は単層膜であってもよいし、種類の異なる膜からなる積層膜であっても良い。例えば、シリコン酸化膜とシリコン窒化膜の積層膜などがありうる。ここで、ゲート電極２０６'の形成の際に形成される保護膜２０８を覆うように絶縁膜２１３を形成することは、形成された保護膜２０８を除去することなく絶縁膜２１３を形成することを意味する。
次に、図５（ｂ）に示す工程では、絶縁膜２１３をエッチバックすることでサイドスペーサ２１３'を形成する。これにより保護膜２０８および絶縁膜２１３のうち、主としてゲート電極２０６'の側面を覆っている部分が残る。その際、保護膜１０８のうち、サイドスペーサで覆われていない領域は、エッチバックによって薄くなるか、或いは除去されうる。また、ゲート電極２０６'の側面の下部１と、第１絶縁膜２０５のうちゲート電極２０６'の側面に隣接する部分２は、保護膜２０８'とサイドスペーサ２１３'とで保護される。
以上のように、ゲート電極エッチングからサイドスペーサデポまでの工程間で実施されるイオン注入後のレジスト剥離工程では、第１のレジストアッシングを実施する。この第１のレジストアッシングでは、まず第一段階でＯ２ガスを使用し、イオン注入の影響によってフォトレジストの表面が硬化した硬化層と、硬化しなかった非硬化層のうち非硬化層を残す。次いで第二段階で硫酸過水洗浄を実施して非硬化層を除去する。第一段階で非硬化層のみを残したのは、硬化層を残すと硫酸過水洗浄でフォトレジストを剥離することが困難である一方、第１のレジストアッシングで非硬化層まで除去してしまうと、レジストの残渣が発生しうるためである。このような第１のレジストアッシングでレジストの残渣が発生しないので、レジストの残渣を除去するためのＳＣ−１洗浄、乃至はフッ酸系の洗浄を実施する必要がない。それにより、保護膜が保持される。
次に、サイドスペーサ２１３を形成した後の工程をさらに説明する。図６（ａ）に示す工程では、フォトレジストパターン２１４を形成する。次に、図６（ｂ）に示す工程では、フォトレジストパターン２１４をマスクとして半導体基板２０１にリンやヒ素などをイオン注入する。このイオン注入でＮ＋拡散領域２１５を形成する。その際、フォトレジストパターン２１４にもイオン注入される。拡散領域２１５は、例えば、Ｎ型のソース／ドレインに該当する。イオン注入のドーズ量はＭＯＳトランジスタの目標性能によって任意に決めうるが、ソース／ドレインの場合は例えば１５乗台のオーダーが選択されうる（例えば、１×１０１５ａｔｏｍｓ／ｃｍ２から６×１０１５ａｔｏｍｓ／ｃｍ２の範囲）。このイオン注入によって、フォトレジストパターン２１４は硬化層２１４'と非硬化層２１４''とで形成されることになる。
このとき、イオン注入のドーズ量は１５乗台のオーダーが選択されたので図１（ｃ）に示すようにレジストアッシングによりレジストを完全に除去しようとする場合、レジストの残渣が発生しうる。しかし、この時点ではサイドスペーサ２１３がすでに形成され、これにより保護膜２０８が保護されている。そこで図６（ｃ）に示す工程では、第２のレジストアッシングによって硬化層２１４'と非硬化層２１４''との両方を除去する。第２のレジストアッシングするためのガスとしては例えばＯ２を使用することができる。また、ゲート電極２０６'の側面を覆っている保護膜２０８はサイドスペーサ２１３により保護されているので、シリコン酸化膜に対してエッチャントとなりうるＣＦ４を用いてもよい。その際に発生しうるレジストの残渣２１６はレジストアッシングに引き続いて実施される硫酸過水洗浄後にも残りうる。次に、図６（ｄ）に示す工程では、ＳＣ−１洗浄またはフッ酸系の洗浄を実施する。この洗浄により、残渣２１６は除去される。また、この洗浄により、素子分離膜２０２、拡散領域２１２及び２１５、エッチングマスク２０７'、サイドスペーサ２１３'、保護膜２０８'はその一部がエッチングされうるが、ゲート電極２０６'の側面の下部１と、第１絶縁膜２０５のうちゲート電極２０６'の側面に隣接する部分２は、保護膜２０８'とサイドスペーサ２１３'によってエッチングから保護される。
次に、図７（ａ）に示す工程では、フォトレジストパターン２１７を形成する。次に、図７（ｂ）に示す工程では、フォトレジストパターン２１７をマスクとして半導体基板２０１にボロンなどをイオン注入する。このイオン注入でＰ型拡散領域２１８を形成する。その際、フォトレジストパターン２１７にもイオン注入される。拡散領域２１８は、例えば、Ｐ型のソース／ドレインに該当する。イオン注入のドーズ量はＭＯＳトランジスタの目標性能によって任意に決めうるが、ソース／ドレインの場合は例えば１５乗台のオーダーが選択されうる。このイオン注入によって、フォトレジストパターンに硬化層２１７'が形成されうる。２１７''は非硬化層である。
次に、図７（ｃ）に示す工程では、図６（ｃ）と同様に第２のレジストアッシングによって硬化層２１７'と非硬化層２１７''との両方を除去する。その際、レジストの残渣２１９が発生しうる。この残渣２１９はレジストアッシングに引き続いて実施される硫酸過水洗浄後にも残りうる。次に、図７（ｄ）に示す工程では、ＳＣ−１洗浄またはフッ酸系の洗浄を実施する。この洗浄により、残渣２１９は除去される。また、この洗浄により、素子分離膜２０２、拡散領域２１５及び２１８、エッチングマスク２０７'、サイドスペーサ２１３'、保護膜２０８'はその一部がエッチングされうるが、ゲート電極２０６'の側面の下部１と、第１絶縁膜２０５のうちゲート電極２０６'の側面に隣接する部分２は、保護膜２０８'とサイドスペーサ２１３'によってエッチングから保護される。
図７（ｅ）は、図７（ｄ）に示すサイドスペーサ形成後のＭＯＳトランジスタの断面を拡大して示した図である。ここに示す通り、第２のレジストアッシングが保護膜２０８がサイドスペーサ２１３により保護された状態で処理が実施されるので、ゲート電極２０６'直下のシリコン表面２０５と、それに隣接する保護膜２０８及びサイドスペーサ２１３直下のシリコン表面２０５と間（ａ−ａ'で示す面）とを実質的に平坦に維持することができる。
このようにサイドスペーサ２１３の形成以降に実施されるイオン注入後のレジスト剥離工程では、第２のレジストアッシングが実施される。この第２のレジストアッシングでは、イオン注入でフォトレジストに形成された硬化層と非硬化層との両方が除去されるが、その際にレジストの残渣が発生しうる。そこで硫酸過水洗浄を実施し、さらにＳＣ−１洗浄、乃至はフッ酸系の洗浄を実施する。この洗浄により、レジストの残渣が除去されると同時に、半導体基板上のシリコンあるいはシリコン酸化膜の一部がエッチングされる。しかし、この時点では保護膜を覆うようにサイドスペーサが形成されているので、保護膜のうちサイドスペーサで覆われた箇所は保護膜が保持され、ＳＣ−１洗浄やフッ酸系の洗浄の影響を受けない。
以上に説明したとおり、本実施形態によればゲート電極エッチング以降からサイドスペーサデポまで工程間で実施されるイオン注入後のレジスト剥離工程（第１のレジストアッシング）と、サイドスペーサ形成以降に実施されるイオン注入後のレジスト剥離工程（第２のレジストアッシング）とで、異なるレジスト剥離プロセスを適用し、保護膜を適切に保護しながらレジストを剥離することができる。
［実施形態２］
以下、サイドスペーサ形成後のフォトレジストパターンの形成方法について、実施形態１を補充する。本実施形態では、サイドスペーサ形成以降の工程で、Ｎ型拡散領域、Ｐ型拡散領域を形成するイオン注入工程では、使用するフォトレジストパターンの大きさを設計上許容されうる最小とすることを特徴とする。これらのイオン注入工程は、一般的にＮ＋ソース／ドレイン及びＰ＋ソース／ドレイン形成を目的としており、図６（ｂ）、図７（ｂ）との関連で説明したとおりイオン注入のドーズ量は１５乗台と高くなる。ドーズ量が高いため、イオン注入中にフォトレジストパターンが導電性を有し、一種のアンテナ効果が生じる。このアンテナ効果によりチャージアップダメージを与えうる。アンテナ効果は、電荷を蓄積する導電体の面積が大きい場合に増大する。そのため、アンテナとなり得るレジストの面積を最小とすることで、チャージアップダメージを抑制することができる。
以下、本実施形態の詳細を図９を用いて説明する。図９（ａ）は、半導体基板上に形成されたパターンを平面的に示した一例である。素子分離領域９００内にイオン注入によりＮ型拡散領域を形成する領域９０１、イオン注入によりＰ型拡散領域を形成する領域９０２、ゲート電極９０３が含まれる。なお、ゲート電極９０３の周囲にはサイドスペーサ（図６等の２１３）が形成されているが、図９では簡単のために省略している。
まず、図９（ｂ）に示す工程では、Ｐ型拡散領域を形成する領域９０２をフォトレジストパターン９０４で覆い、リンやヒ素などをイオン注入することによりＮ型拡散領域９０５を形成する。当該プロセスは図６（ａ）、（ｂ）と対応する。イオン注入のドーズ量は、ＭＯＳトランジスタの目標性能によって任意に決めうるが、Ｎ型のソース・ドレインを形成する場合は、一般的に１５乗台のオーダーになる。該イオン注入の際に使用するマスクは、Ｐ型拡散領域を形成する領域９０２をデザインルール上許容しうる最小面積のレジストで覆うように遮光部が規定されたものを用いる。ここでフォトレジストパターン９０４の最小面積は、領域９０２に対してデザインルールにおいて予め規定されたマージンを持たせることにより特定される。例えば、デザインルールにおいて０．１μｍのマージンが指定されている場合には、領域９０２を構成する四辺に対するフォトレジストパターン９０４の四辺のマージンＭ１からＭ４は０．１μｍを有する。なお、マージンの値はデザインルールよって指定されるものであって、０．１μｍに限らず、例えば０．０５μｍや０．２μｍを取り得る。これにより、半導体基板上に形成されるフォトレジストパターン９０４は、Ｐ型拡散領域を形成する領域９０２をデザインルール上許容しうる最小面積で覆うように形成される。
このように形成されたレジストパターンは、イオン注入後に第２のレジストアッシングによって硬化層及び非硬化層が除去され、発生しうるレジストの残渣（図６（ｃ）に対応）は硫酸過水洗浄後、ＳＣ−１洗浄またはフッ酸系の洗浄を経て除去され、図６（ｄ）に対応する状態となる。
次に、図９（ｃ）に示す工程では、Ｎ型拡散領域を形成する領域９０１をフォトレジストパターン９０６で覆い、ボロンなどをイオン注入することによりＰ型拡散領域９０７を形成する。当該プロセスは図７（ａ）、（ｂ）と対応する。イオン注入のドーズ量は、ＭＯＳトランジスタの目標性能によって任意に決めうるが、Ｐ型のソース・ドレインを形成する場合は、一般的に１５乗台のオーダーになる。該イオン注入の際に使用するマスクは、Ｎ型拡散領域を形成する領域９０１をデザインルール上許容しうる最小面積のレジストで覆うように遮光部が規定されたものを用いる。これにより、半導体基板上に形成されるフォトレジストパターン９０６は、Ｎ型拡散領域を形成する領域９０１をデザインルール上許容しうる最小面積で覆うように形成される。
このように形成されたレジストパターンは、イオン注入後に第２のレジストアッシングによって硬化層及び非硬化層が除去され、発生しうるレジストの残渣（図７（ｃ）に対応）は硫酸過水洗浄後、ＳＣ−１洗浄またはフッ酸系の洗浄を経て除去され、図７（ｄ）に対応する状態となる。
以上によれば、トランジスタのソース／ドレインの形成を目的とするイオン注入工程において、フォトレジストパターンによるアンテナ効果を低減し、チャージアップダメージを抑制することができる。
［実施形態３］
以下、サイドスペーサ形成前のフォトレジストパターンの形成方法について、実施形態１および２を補充する。本実施形態では、フォトレジストの非硬化層を残すためのプロセスマージンを広げることを目的として、サイドスペーサ形成前のイオン注入工程で使用するマスクのレイアウトデータを、イオン注入の注入領域を包含する方を用いて演算処理により算出する。
以下、本実施形態の詳細を、図１０を用いて説明する。図１０（ａ）の１０００は、ゲート電極形成以降からサイドスペーサデポまでの工程間で実施されるイオン注入工程で使用するマスクのレイアウトデータを演算処理で発生させる場合のレイアウトデータの一例を示す。この演算処理に際し、実施形態ではサイドスペーサ形成以降にＮ型拡散領域を形成するためのレイアウトデータ、またはＰ型拡散領域を形成するためのレイアウトデータのどちらか一方を用いる。
まず、図１０（ａ）に１００１はＰ型のウェル領域、１００２は該イオン注入の対象となる拡散領域、１００３は該イオン注入の対象外となる拡散領域である。１００６はゲート電極レイヤである。図１０（ｂ）の１００４はＰ型拡散領域を形成するためのレイヤであり、Ｎ型拡散領域となる領域１００２を最小面積で覆うようにレイアウトされている。１００５はＮ型拡散領域を形成するためのレイヤであり、Ｐ型拡散領域となる領域１００３を最小面積で覆うようにレイアウトされている。
ここで、該イオン注入の対象となる拡散領域１００２を開口し、該イオン注入の対象外となる拡散領域１００３をマスクするレイアウトを演算処理で発生させるために、該イオン注入の対象領域を包含するＰ型拡散領域を形成するレイヤ１００４を使用する。この場合、Ｐ型ウェル１００１のデータからＰ型拡散領域を形成する１００４のデータを減算して、図９（ｃ）のデータ１００７を作成し、これを遮光領域とする。このとき半導体基板上に形成されるフォトレジストパターンの線幅はＲになる。これをマスクとして使用することで、拡散領域１００２にイオン注入して拡散領域１００８を形成する。
一方、演算処理にイオン注入の対象領域を包含しないＮ型拡散領域を形成するレイヤ１００５を使用する場合は、Ｐ型ウェル１００１のデータとＮ型拡散領域を形成する１００５のデータとのＡＮＤをとって、図９（ｃ）のデータ１００９を形成し、これを遮光領域とする。このとき半導体基板上に形成されるフォトレジストパターンの線幅はＲ'になる。なお、Ｎ型拡散領域を形成するレイヤ１００２とＰ型拡散領域を形成するレイヤ１００３は遮光部の面積が最小となるようにレイアウトされているので、Ｒの線幅はＲ'と比較して等しいか、大きくなる。
従って、本実施形態では、イオン注入の対象領域を包含するＰ型拡散領域を形成するレイヤ１００４を使用して、フォトレジストパターンを形成することにより第１のレジストアッシングで非硬化層を残す際のプロセスマージンを広げることができる。
２０１：半導体基板、２０２：素子分離膜２０２、２０３：Ｐ型ウェル、２０４：Ｎ型ウェル、２０５：第１絶縁膜、２０６：ゲート電極材料層、２０７：絶縁膜、２０７'：エッチングマスク、２０８：保護膜、２０９：フォトレジストパターン、２１０：拡散領域、２１１：フォトレジストパターン、２１２：拡散領域、２１３：サイドスペーサ、２１５：Ｎ型拡散領域、２１８：Ｐ型拡散領域

Claims (11)

  1. ＭＯＳトランジスタを含む半導体装置の製造方法であって、
    半導体基板の上に形成された第１絶縁膜の上にゲート電極を形成する工程と、
    前記半導体基板にイオン注入を行って第１の拡散領域を形成する第１の注入工程と、
    前記半導体基板の上に第２絶縁膜を形成する工程と、
    をこの順に含み、
    前記第１の注入工程は、
    前記イオン注入を行うための第１のレジストパターンを形成する工程と、
    前記第１のレジストパターンをマスクとして前記イオン注入を行う工程と、
    前記第１のレジストパターンを除去する第１の除去工程であって、前記第１のレジストパターンのうち前記イオン注入により硬化した部分をアッシングにより除去した後、残りの部分を硫酸過水洗浄により除去する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記ゲート電極を形成する工程では、前記第１絶縁膜の上に形成されたゲート電極材料層がパターニングされるとともに、少なくとも、前記ゲート電極の側面の下部と、前記第１絶縁膜のうち前記側面に隣接する部分とを保護する保護膜が形成され、
    前記第２絶縁膜を形成する工程では、前記保護膜を覆うように前記第２絶縁膜が形成される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の除去工程では、前記保護膜に対してエッチャントとならないガスを使用して前記アッシングを行うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第１の除去工程では、Ｏ２ガスを使用して前記アッシングを行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記イオン注入は、１×１０１４ａｔｏｍｓ／ｃｍ２から５×１０１４ａｔｏｍｓ／ｃｍ２の範囲のドーズ量で行われることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第２絶縁膜が形成された後に、前記半導体基板にさらにイオン注入を行って第２の拡散領域を形成する第２の注入工程を更に含み、
    前記第２の注入工程は、
    イオン注入を行うための第２のレジストパターンを形成する工程と、
    前記第２のレジストパターンをマスクとしてイオン注入を行う工程と、
    前記第２のレジストパターンを除去する第２の除去工程であって、前記第２のレジストパターンに対してアッシングを行った後、レジストの残渣を洗浄により除去する工程と
    を含むことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記残渣の洗浄は、アンモニア過水洗浄またはフッ酸系の洗浄を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２のレジストパターンは、該第２のレジストパターンによりマスクすべき領域と、予め規定されたマージンとにより特定される大きさを有することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記第２の注入工程におけるイオン注入は、１×１０１５ａｔｏｍｓ／ｃｍ２から６×１０１５ａｔｏｍｓ／ｃｍ２の範囲のドーズ量で行われることを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記半導体装置は、固体撮像装置を含む、
    ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
  11. ＭＯＳトランジスタを含む半導体装置であって、
    半導体基板の上に形成された第１絶縁膜の上に形成された前記ＭＯＳトランジスタのゲート電極と、
    前記半導体基板に形成された拡散領域と、
    前記第１絶縁膜の上に形成された、前記ゲート電極の側面の下部と、前記第１絶縁膜のうち前記側面に隣接する部分とを保護する保護膜と、
    前記保護膜を覆うように形成された第２絶縁膜と
    を備え、
    前記第１の絶縁膜は、前記ゲート電極と前記保護膜との下において前記半導体基板上で平坦に形成されていることを特徴とする半導体装置。
JP2014097110A 2014-05-08 2014-05-08 半導体装置の製造方法、及び、半導体装置 Pending JP2015216176A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014097110A JP2015216176A (ja) 2014-05-08 2014-05-08 半導体装置の製造方法、及び、半導体装置
US14/700,379 US9570362B2 (en) 2014-05-08 2015-04-30 Method for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097110A JP2015216176A (ja) 2014-05-08 2014-05-08 半導体装置の製造方法、及び、半導体装置

Publications (2)

Publication Number Publication Date
JP2015216176A true JP2015216176A (ja) 2015-12-03
JP2015216176A5 JP2015216176A5 (ja) 2017-06-15

Family

ID=54368533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097110A Pending JP2015216176A (ja) 2014-05-08 2014-05-08 半導体装置の製造方法、及び、半導体装置

Country Status (2)

Country Link
US (1) US9570362B2 (ja)
JP (1) JP2015216176A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183668A (ja) * 2016-03-31 2017-10-05 キヤノン株式会社 固体撮像装置の製造方法
CN107068706A (zh) * 2017-04-14 2017-08-18 上海华虹宏力半导体制造有限公司 Cmos图像传感器的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152176A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法及びその製造方法
US20040102047A1 (en) * 2002-10-31 2004-05-27 Fujitsu Limited Semiconductor device fabrication method
JP2004165464A (ja) * 2002-11-14 2004-06-10 Sony Corp 半導体装置の製造方法
US20060214243A1 (en) * 2005-03-28 2006-09-28 Fujitsu Limited Semiconductor device and method for fabricating the same
US20130089975A1 (en) * 2011-10-06 2013-04-11 Canon Kabushiki Kaisha Method for manufacturing semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
US5201960A (en) * 1991-02-04 1993-04-13 Applied Photonics Research, Inc. Method for removing photoresist and other adherent materials from substrates
JPH0992827A (ja) 1995-09-27 1997-04-04 Sony Corp 半導体装置の製造方法
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6429142B1 (en) * 1999-02-23 2002-08-06 Taiwan Semiconductor Manufacturing Company In-situ photoresist removal by an attachable chamber with light source
US6579809B1 (en) * 2002-05-16 2003-06-17 Advanced Micro Devices, Inc. In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
KR100508756B1 (ko) 2003-03-12 2005-08-17 삼성전자주식회사 반도체 장치의 트랜지스터 형성 방법
JP4011024B2 (ja) * 2004-01-30 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005277146A (ja) 2004-03-25 2005-10-06 Fujitsu Ltd 半導体装置の製造方法
JP2009170554A (ja) 2008-01-11 2009-07-30 Panasonic Corp 半導体装置の製造方法
JP2009277771A (ja) 2008-05-13 2009-11-26 Panasonic Corp 半導体装置とその製造方法
JP5315784B2 (ja) 2008-05-14 2013-10-16 日本電気株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152176A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法及びその製造方法
US20030153170A1 (en) * 2001-11-14 2003-08-14 Matsushita Electric Industrial Co., Ltd. Method for cleaning semiconductor device and method for fabricating the same
US20040102047A1 (en) * 2002-10-31 2004-05-27 Fujitsu Limited Semiconductor device fabrication method
JP2004153076A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004165464A (ja) * 2002-11-14 2004-06-10 Sony Corp 半導体装置の製造方法
US20060214243A1 (en) * 2005-03-28 2006-09-28 Fujitsu Limited Semiconductor device and method for fabricating the same
JP2006278488A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US20130089975A1 (en) * 2011-10-06 2013-04-11 Canon Kabushiki Kaisha Method for manufacturing semiconductor device
JP2013084694A (ja) * 2011-10-06 2013-05-09 Canon Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US9570362B2 (en) 2017-02-14
US20150325609A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
JP5933953B2 (ja) 半導体装置の製造方法
KR100731096B1 (ko) 반도체 소자 및 이의 제조방법
JP5976500B2 (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
JP2015216176A (ja) 半導体装置の製造方法、及び、半導体装置
JP2014003333A5 (ja) 固体撮像装置の製造方法
US7586138B2 (en) Image sensor and method of forming the same
US6815274B1 (en) Resist protect oxide structure of sub-micron salicide process
JP2006253499A (ja) 半導体装置およびその製造方法
JP2009224648A (ja) 半導体装置及びその製造方法
JP2013149685A (ja) 半導体装置の製造方法および半導体装置
TWI499005B (zh) 3d記憶體製造方法及結構
JP6598830B2 (ja) 光電変換装置の製造方法
KR100559572B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100937661B1 (ko) 반도체 소자 및 이의 제조방법
KR101057691B1 (ko) 반도체 소자의 실리사이드층 형성방법
KR20010029874A (ko) 반도체 장치 및 그 제조 방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR20110078878A (ko) 이미지 센서 및 이미지 센서의 제조 방법
KR100835103B1 (ko) 반도체 장치의 제조 방법
KR100565452B1 (ko) 반도체 소자 및 그 제조 방법
JP2006216604A (ja) 半導体装置及びその製造方法
KR100628218B1 (ko) 반도체 소자의 제조방법
KR100565448B1 (ko) 반도체 소자 및 그 제조 방법
CN117174659A (zh) 晶体管的制造方法
KR20060077125A (ko) 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180817