JP4011024B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4011024B2
JP4011024B2 JP2004023568A JP2004023568A JP4011024B2 JP 4011024 B2 JP4011024 B2 JP 4011024B2 JP 2004023568 A JP2004023568 A JP 2004023568A JP 2004023568 A JP2004023568 A JP 2004023568A JP 4011024 B2 JP4011024 B2 JP 4011024B2
Authority
JP
Japan
Prior art keywords
film
mis transistor
gate electrode
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004023568A
Other languages
English (en)
Other versions
JP2005217275A (ja
Inventor
勝 門島
浩二 秋山
守史 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Tokyo Electron Ltd
Oki Electric Industry Co Ltd
Original Assignee
Renesas Technology Corp
Tokyo Electron Ltd
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Tokyo Electron Ltd, Oki Electric Industry Co Ltd filed Critical Renesas Technology Corp
Priority to JP2004023568A priority Critical patent/JP4011024B2/ja
Priority to US11/037,333 priority patent/US7429770B2/en
Publication of JP2005217275A publication Critical patent/JP2005217275A/ja
Application granted granted Critical
Publication of JP4011024B2 publication Critical patent/JP4011024B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、しきい値電圧を低減するＭＩＳ(Metal Insulator Semiconductor)トランジスタおよびその製造技術に適用して有効な技術に関するものである。
従来、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタのｎ型ＭＯＳトランジスタとｐ型ＭＯＳトランジスタの両方において低いしきい値電圧を実現するために、互いに異なる仕事関数（ポリシリコンの場合、フェルミ準位）を有する材料を使用してゲート電極を形成する、いわゆるデュアルゲート化が行われている。つまり、ｎ型ＭＯＳトランジスタとｐ型ＭＯＳトランジスタを形成しているポリシリコン膜に対して、それぞれｎ型不純物とｐ 型不純物を導入することにより、ｎ型ＭＯＳトランジスタのゲート電極材料の仕事関数（フェルミ準位）をシリコンの伝導帯近傍にするとともにｐ型ＭＯＳトランジスタのゲート電極材料の仕事関数（フェルミ準位）をシリコンの価電子帯近傍にして、しきい値電圧の低下を図っている。
しかし、近年ＣＭＯＳトランジスタの微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化が無視できなくなってきている。すなわち、微細化によって、酸化シリコン膜等よりなるゲート絶縁膜の電気的酸化シリコン等価膜厚を２ｎｍ以下程度にする必要がでてきたが、この場合、ゲート電極の空乏化によりゲート電極内に生ずる寄生容量が無視出来なくなってきているのである。このため、ゲート電極材料としてポリシリコン膜ではなく金属膜を使用することが検討されている（例えば、特許文献１参照）。
特開２００２−１１８１７５号公報（第３頁〜第６頁、図１）
ゲート電極材料として金属膜を使用する場合、ｎ型ＭＩＳトランジスタおよびｐ型ＭＩＳトランジスタの両方でしきい値電圧を下げるため、ｎ型ＭＩＳトランジスタおよびｐ型ＭＩＳトランジスタのそれぞれで異なる仕事関数の金属膜が使用される（デュアルメタルゲート）。すなわち、ｎ型ＭＩＳトランジスタでは、仕事関数の値が相対的に低く、シリコンの伝導帯近傍の値を有する金属膜が使用される一方、ｐ型ＭＩＳトランジスタでは、仕事関数の値が相対的に高く、シリコンの価電子帯近傍の値を有する金属膜が使用される。
しかし、これまでのＣＭＩＳトランジスタの製造工程では、ゲート電極形成後にソース領域およびドレイン領域を形成しているが、ソース領域およびドレイン領域を形成する際には、イオン注入法で導入された不純物の活性化のため、高温の熱処理（活性化アニール）が行なわれる。この高温の熱処理によって、ｎ型ＭＩＳトランジスタではゲート電極を構成している金属とゲート絶縁膜が反応してしまいＭＩＳトランジスタの電気的特性が劣化してしまう問題点がある。また、ｐ型ＭＩＳトランジスタでは、高温の熱処理によって、ゲート電極を構成している金属がゲート絶縁膜から剥離したり、ゲート絶縁膜さらにはシリコン基板へ金属原子が拡散してしまい、ＭＩＳトランジスタの電気的特性が劣化してしまう問題点がある。
本発明の目的は、しきい値電圧の低減とゲート電極形成後に行なう高温の熱処理の抑制を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、（ａ）ｎチャネル型の第１ＭＩＳトランジスタと、（ｂ）ｐチャネル型の第２ＭＩＳトランジスタとを備え、前記第１ＭＩＳトランジスタの第１ゲート電極と前記第２ＭＩＳトランジスタの第２ゲート電極とは互いに異なる金属シリサイド膜から形成されていることを特徴とするものである。
また、本発明は、ｎチャネル型の第１ＭＩＳトランジスタとｐチャネル型の第２ＭＩＳトランジスタを製造する半導体装置の製造方法であって、（ａ）半導体基板上に絶縁膜を形成する工程と、（ｂ）前記絶縁膜上にポリシリコン膜を形成する工程と、（ｃ）前記ポリシリコン膜を選択的にエッチングして前記第１ＭＩＳトランジスタの第１ダミー電極および前記第２ＭＩＳトランジスタの第２ダミー電極を形成する工程と、（ｄ）前記第１ダミー電極に整合して第１ｎ型不純物領域を形成する工程と、（ｅ）前記第２ダミー電極に整合して第１ｐ型不純物領域を形成する工程と、（ｆ）前記第１ダミー電極の側壁に第１サイドウォールを形成し、前記第２ダミー電極の側壁に第２サイドウォールを形成する工程と、（ｇ）前記第１サイドウォールに整合して前記第１ｎ型不純物領域より不純物濃度の高い第２ｎ型不純物領域を形成する工程と、（ｈ）前記第２サイドウォールに整合して前記第１ｐ型不純物領域より不純物濃度の高い第２ｐ型不純物領域を形成する工程と、（ｉ）前記第１ダミー電極上に第１金属膜を形成する工程と、（ｊ）熱処理を施すことにより前記第１ダミー電極を構成する前記ポリシリコン膜と前記第１金属膜を反応させて第１金属シリサイド膜よりなる第１ゲート電極を形成する工程と、（ｋ）前記第２ダミー電極上に前記第１金属膜とは異なる第２金属膜を形成する工程と、（ｌ）熱処理を施すことにより前記第２ダミー電極を構成する前記ポリシリコン膜と前記第２金属膜を反応させて第２金属シリサイド膜よりなる第２ゲート電極を形成する工程とを備えるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＭＩＳトランジスタのしきい値電圧を低減することができる。また、不純物の活性化に必要とされる約１０００℃の高温の熱処理を金属シリサイドよりなるゲート電極の形成前に行なうことができ、金属シリサイドゲート形成後に熱処理をした場合の電気特性の劣化を回避することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本実施の形態１におけるｎチャネル型ＭＩＳトランジスタＱ1（以下、ｎ型ＭＩＳトランジスタＱ1という）およびｐチャネル型ＭＩＳトランジスタＱ2（以下、ｐ型ＭＩＳトランジスタＱ2という）を示した断面図である。図１において、半導体基板１上には素子を分離するための素子分離領域２が形成されており、この素子分離領域２で分離された活性領域にはｐ型ウェル３またはｎ型ウェル４が形成されている。
ｐ型ウェル３上にはｎ型ＭＩＳトランジスタＱ1が形成されており、ｎ型ウェル４上にはｐ型ＭＩＳトランジスタＱ2が形成されている。
ｎ型ＭＩＳトランジスタＱ1は、例えば酸化シリコン膜よりなるゲート絶縁膜（第１ゲート絶縁膜）５ａを有しており、このゲート絶縁膜５ａ上にゲート電極（第１ゲート電極）２４ａを有している。ゲート電極２４ａは、例えばハフニウムシリサイド膜２３から構成されている。ハフニウムシリサイド膜２３の仕事関数の値は約４ｅＶであるため、ハフニウムシリサイド膜は、シリコンの伝導帯近傍の仕事関数を有している。したがって、ゲート電極２４ａとしてハフニウムシリサイド膜２３を使用することにより、しきい値電圧を低くすることができる。なお、ゲート電極２４ａの例として、ハフニウムシリサイド膜２３を使用する例を示したが、これに限らず仕事関数の値がシリコンの伝導帯近傍である他の金属シリサイド膜を使用することにより、ｎ型ＭＩＳトランジスタＱ1のしきい値電圧を低くすることができる。
次に、ゲート電極２４ａの側壁には、絶縁膜よりなるサイドウォール（第１サイドウォール）１４が形成されており、サイドウォール１４下のｐ型ウェル３内には半導体領域である低濃度ｎ型不純物拡散領域（第１ｎ型不純物領域）１０、１１が形成されている。
低濃度ｎ型不純物拡散領域１０、１１の外側には低濃度ｎ型不純物拡散領域１０、１１より不純物濃度が高い高濃度ｎ型不純物拡散領域（第２ｎ型不純物領域）１６、１７が形成されている。低濃度ｎ型不純物拡散領域１０および高濃度ｎ型不純物拡散領域１６によりｎ型ＭＩＳトランジスタＱ1のソース領域（第１ソース領域）が形成され、低濃度ｎ型不純物拡散領域１１および高濃度ｎ型不純物拡散領域１７によりｎ型ＭＩＳトランジスタＱ1のドレイン領域（第１ドレイン領域）が形成される。
次に、ｐ型ＭＩＳトランジスタＱ2は、例えば酸化シリコン膜よりなるゲート絶縁膜（第２ゲート絶縁膜）５ｂを有しており、このゲート絶縁膜５ｂ上にゲート電極（第２ゲート電極）２４ｂを有している。ゲート電極２４ｂは、例えばプラチナシリサイド膜２８から形成されている。プラチナシリサイド膜２８の仕事関数の値は約５ｅＶであるため、プラチナシリサイド膜２８は、シリコンの価電子帯近傍の仕事関数を有している。したがって、ゲート電極２４ｂとしてプラチナシリサイド膜２８を使用することにより、ｐ型ＭＩＳトランジスタのしきい値電圧を低くすることができる。
次に、ゲート電極２４ｂの側壁には、絶縁膜よりなるサイドウォール（第２サイドウォール）１５が形成されており、サイドウォール１５下のｎ型ウェル４内には半導体領域である低濃度ｐ型不純物拡散領域（第１ｐ型不純物領域）１２、１３が形成されている。
低濃度ｐ型不純物拡散領域１２、１３の外側には低濃度ｐ型不純物拡散領域１２、１３より不純物濃度が高い高濃度ｐ型不純物拡散領域（第２ｐ型不純物領域）１８、１９が形成されている。低濃度ｐ型不純物拡散領域１２および高濃度ｐ型不純物拡散領域１８によりｐ型ＭＩＳトランジスタＱ2のソース領域（第２ソース領域）が形成され、低濃度ｐ型不純物拡散領域１３および高濃度ｐ型不純物拡散領域１９によりｐ型ＭＩＳトランジスタＱ2のドレイン領域（第２ドレイン領域）が形成される。
以上述べたように、本実施の形態１では、ｎ型ＭＩＳトランジスタＱ1のゲート電極２４ａとｐ型ＭＩＳトランジスタＱ2のゲート電極２４ｂに異なる金属シリサイド膜を使用している。すなわち、ｎ型ＭＩＳトランジスタＱ1のゲート電極２４ａにシリコンの伝導帯近傍の仕事関数を有するハフニウムシリサイド膜２３を使用する一方、ｐ型ＭＩＳトランジスタＱ2のゲート電極２４ｂにはシリコンの価電子帯近傍の仕事関数を有するプラチナシリサイド膜２８を使用している。したがって、ｎ型ＭＩＳトランジスタＱ1およびｐ型ＭＩＳトランジスタＱ2の両方において、しきい値電圧を低くすることができ、トランジスタの低電力化および高速化を図ることができる。
次に、ゲート電極２４ａやゲート電極２４ｂに使用されるハフニウムシリサイド膜２３やプラチナシリサイド膜２８を形成する方法について実験を行なった。実験は、半導体基板上に酸化シリコン膜よりなるゲート絶縁膜を１０ｎｍ形成した後、このゲート絶縁膜上にポリシリコン膜を１００ｎｍ形成し、このポリシリコン膜上にＤＣマグネトロンスパッタリング法により、１００ｎｍのプラチナ膜を形成した条件で行なった。このような構成のもと窒素ガス中で４００℃の熱処理を１時間施した結果、ポリシリコン膜とプラチナ膜が反応してプラチナシリサイド膜が形成されていることが確認された。
一方、半導体基板上に１０ｎｍの酸化シリコン膜よりなるゲート絶縁膜を形成した後、このゲート絶縁膜上にプラチナ膜を成膜した状態で上記した条件と同様の熱処理を行なった。この結果、シリサイド反応は進まないことが確認された。したがって、ポリシリコン膜とプラチナ膜が接触している領域でシリサイド反応が進み、酸化シリコン膜とプラチナ膜が接触している領域ではシリサイド反応が進まないことが確認された。このことはプラチナ膜の代わりにハフニウム膜を使用して、５００℃の熱処理を施した場合も同様であることが確認された。
このような実験結果をふまえ、次に本実施の形態１におけるｎ型ＭＩＳトランジスタＱ1およびｐ型ＭＩＳトランジスタＱ2の製造方法について、図面を参照しながら説明する。
まず、図２に示すように、例えば単結晶シリコンにボロン（Ｂ）などのｐ型不純物を導入した半導体基板１を用意する。次に、半導体基板１の主面上に素子分離領域２を形成する。素子分離領域２は、例えば酸化シリコン膜よりなり、ＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxidization Of Silicon）法などによって形成される。図２では、窒化シリコン膜の耐酸化性を利用して半導体基板の所定領域を選択酸化するＬＯＣＯＳ法によって形成された素子分離領域２を示している。
次に、半導体基板１内にｐ型ウェル３を形成する。ｐ型ウェル３は、例えばフォトリソグラフィ技術およびイオン注入法を使用して、ボロンやフッ化ボロンなどのｐ型不純物を半導体基板１内に導入することにより形成される。同様に、半導体基板１内にｎ型ウェル４を形成する。ｎ型ウェル４は、例えばフォトリソグラフィ技術およびイオン注入法を使用して、リンや砒素などのｎ型不純物を半導体基板１内に導入することにより形成される。
続いて、図３に示すように、半導体基板１上にゲート絶縁膜となる絶縁膜５を形成する。絶縁膜５は、例えば酸化シリコン膜から形成され、例えば熱酸化法を使用して形成することができる。
従来、絶縁膜５としては、絶縁耐性が高い、リーク電流が少ない、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、酸化シリコン膜が使用されている。
しかし、素子の微細化に伴い、絶縁膜５の膜厚について、極薄化が要求されるようになってきている。このように薄いゲート酸化膜を使用すると、ＭＯＳトランジスタのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
そこで、酸化シリコンより誘電率の高い材料を使用して物理的膜厚を増加させることができるＨｉｇｈ−ｋ膜が使用されるようになってきている。したがって、絶縁膜５として、酸化シリコン膜から形成されている例を示したが、これに限らず、例えば、酸化ハフニウム、アルミナ（酸化アルミニウム）、ハフニウムアルミネ−ト、ジルコニア（酸化ジルコニウム）、窒化シリコン、Ｌａ2Ｏ3などの希土類酸化物などのいわゆるＨｉｇｈ−ｋ膜や酸窒化シリコン膜を使用してもよい。
次に、絶縁膜５上にポリシリコン膜６を形成する。ポリシリコン膜６は、例えば約５５０℃〜約６５０℃の加熱下において、シランガスを窒素ガス中で熱分解させるＣＶＤ（Chemical Vapor Deposition）法を使用して形成できる。
続いて、ポリシリコン膜６上に酸化シリコン膜７を形成する。酸化シリコン膜７は、後述するダミーゲート電極を形成する際のハードマスクとして機能する膜であり、例えば約６００℃〜７００℃の加熱下においてＴＥＯＳ（Tetra Ethyl Ortho Silicate）を使用したＣＶＤ法によって形成することができる。
次に、この酸化シリコン膜７上に例えばスピン塗布法を使用してレジスト膜８を形成する。そして、塗布したレジスト膜８に対して露光・現像をすることによりパターニングする。パターニングは、ダミー電極を形成する領域にレジスト膜８が残るようにする。
続いて、パターニングしたレジスト膜８をマスクにして、酸化シリコン膜７をドライエッチングした後、レジスト膜８を除去する。その後、図４に示すように、パターニングした酸化シリコン膜７をハードマスクにして、ポリシリコン膜６をドライエッチングすることにより、ダミー電極（第１ダミー電極）９ａ、ダミー電極（第２ダミー電極）９ｂを形成する。その後、ポリシリコン膜６をエッチングすることにより露出した絶縁膜５を希フッ酸で除去することにより、ダミー電極９ａ、９ｂの下にだけ絶縁膜５よりなるゲート絶縁膜（第１ゲート絶縁膜）５ａおよびゲート絶縁膜（第２ゲート絶縁膜）５ｂを形成する。
次に、図５に示すように、ダミー電極９ａに整合して、半導体領域である低濃度ｎ型不純物拡散領域（第１ｎ型不純物領域）１０、１１を形成する。低濃度ｎ型不純物拡散領域１０、１１は、例えばフォトリソグラフィ技術およびイオン注入法を使用して、リンや砒素などのｎ型不純物を半導体基板１内に導入することにより形成することができる。同様に、ダミー電極９ｂに整合して、半導体領域である低濃度ｐ型不純物拡散領域（第１ｐ型不純物領域）１２、１３を形成する。低濃度ｐ型不純物拡散領域１２、１３は、例えばフォトリソグラフィ技術およびイオン注入法を使用して、ボロンなどのｐ型不純物を半導体基板１内に導入することにより形成することができる。
続いて、図６に示すように、半導体基板１の主面上に例えばプラズマＣＶＤ法を使用して窒化シリコン膜を形成した後、この窒化シリコン膜に対して異方性エッチングすることにより、ダミー電極９ａ、９ｂの側壁にサイドウォール（第１サイドウォール）１４、サイドウォール（第２サイドウォール）１５を形成する。なお、サイドウォール１４、１５を窒化シリコン膜より形成したが、これに限らず例えば酸化シリコン膜、酸窒化シリコン膜あるいは酸化シリコン膜と窒化シリコン膜の積層膜から形成してもよい。
次に、サイドウォール１４に整合して、半導体基板１内の領域に高濃度ｎ型不純物拡散領域（第２ｎ型不純物領域）１６、１７を形成する。高濃度ｎ型不純物拡散領域１６、１７は、例えばフォトリソグラフィ技術およびイオン注入法を使用して形成され、低濃度ｎ型不純物拡散領域１０、１１よりも高濃度にリンや砒素などのｎ型不純物が導入されている。同様に、サイドウォール１５に整合して、半導体基板１内の領域に高濃度ｐ型不純物拡散領域（第２ｐ型不純物領域）１８、１９を形成する。高濃度ｐ型不純物拡散領域１８、１９は、例えばフォトリソグラフィ技術およびイオン注入法を使用して形成され、低濃度ｐ型不純物拡散領域１２、１３よりも高濃度にボロンなどのｐ型不純物が導入されている。
続いて、図７に示すように、半導体基板１の主面上に酸化シリコン膜２０を形成する。酸化シリコン膜２０は、例えば約６００℃〜７００℃の加熱下においてＴＥＯＳを使用したＣＶＤ法によって形成することができる。
次に、低濃度ｎ型不純物拡散領域１０、１１、低濃度ｐ型不純物拡散領域１２、１３、高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９に導入した不純物を活性化するため活性化アニールを行なう。この活性化アニールは、例えば約８５０℃〜約１０５０℃の高温で実施される。
続いて、図８に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、ダミー電極９ａ上に形成されていた酸化シリコン膜２０および酸化シリコン膜７を除去する。そして、図９に示すように、半導体基板１の主面上にハフニウム膜２１および酸化シリコン膜２２を順次形成する。ハフニウム膜２１は、例えばＣＶＤ法やスパッタリング法を使用して形成することができる。また、酸化シリコン膜２２は、ＴＥＯＳを使用したプラズマＣＶＤ法やシランガスと酸素ガスを使用したＣＶＤ法を使用することにより形成することができる。この酸化シリコン膜２２は、後述する熱処理においてハフニウム膜２１の表面が酸化されるのを防止する機能や異常な結晶成長を抑制する機能を有する。プロセスによっては、この酸化シリコン膜２２は省略しても良い。
次に、半導体基板１に対して約４５０℃〜約７００℃の熱処理を施す。この熱処理により、ダミー電極９ａを構成するポリシリコン膜６とハフニウム膜２１との間にシリサイド反応が生じ、図１０に示すようなハフニウムシリサイド膜（第１金属シリサイド膜）２３からなるゲート電極２４ａが形成される。なお、ダミー電極９ａ以外の場所において、ハフニウム膜２１はシリコンではなく酸化シリコン膜２０と接触しているため、前述した実験で示したようにシリサイド反応は生じない。
続いて、図１０に示すように、未反応のハフニウム膜２１および酸化シリコン膜２２を除去する。酸化シリコン膜２２の除去には、例えば希フッ酸が使用される。また、未反応のハフニウム膜２１は、フッ酸と硝酸の混合液によって除去される。
次に、図１１に示すように、半導体基板１の主面上に酸化シリコン膜２５を形成する。酸化シリコン膜２５は、ＴＥＯＳを使用したプラズマＣＶＤ法やシランガスと酸素ガスを使用したＣＶＤ法によって形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用して、ダミー電極９ｂ上に形成されている酸化シリコン膜２５および酸化シリコン膜７を除去する。これにより、ダミー電極９ｂの上部にだけポリシリコン膜６が露出する一方、ダミー電極９ｂ以外の領域は酸化シリコン膜２５により覆われている。
続いて、図１２に示すように、酸化シリコン膜２５およびダミー電極９ｂ上にプラチナ膜２６、酸化シリコン膜２７を順次形成する。プラチナ膜２６は、例えばスパッタリング法を使用して形成でき、また酸化シリコン膜２７は、例えばＣＶＤ法によって形成することができる。この酸化シリコン膜２７は、後述する熱処理においてプラチナ膜２６が酸化されることを防止する機能や異常な結晶成長を抑制する機能を有する。またプラチナによる汚染を防止する機能も有する。
次に、約３００℃〜約５００℃の熱処理を施す。この熱処理により、ダミー電極９ｂを構成するポリシリコン膜６とプラチナ膜２６との間にシリサイド反応が生じ、図１３に示すようなプラチナシリサイド膜（第２金属シリサイド膜）２８からなるゲート電極２４ｂが形成される。一方、ダミー電極９ｂ以外の領域は酸化シリコン膜２５により覆われているため、シリサイド反応は生じない。なお、上記では、酸化シリコン膜２７を形成した後、約３００℃〜約５００℃の熱処理を施すことによってポリシリコン膜６とプラチナ膜２６のシリサイド反応を起させていたが、これに代えて例えば酸化シリコン膜２７を形成する際の熱処理によってポリシリコン膜６とプラチナ膜２６とのシリサイド反応を起させるようにしてもよい。
その後、図１３に示すように酸化シリコン膜２７および未反応のプラチナ膜２６を除去する。酸化シリコン膜２７の除去には、例えば希フッ酸が使用され、プラチナ膜２６の除去には、例えば塩酸と硝酸の割合が約３対１の希釈王水が使用される。
続いて、半導体基板１の主面に形成されている酸化シリコン膜２５も除去する。次に、配線工程について説明する。図１に示すように、半導体基板１の主面上に酸化シリコン膜３０を形成する。この酸化シリコン膜３０は例えばＣＶＤ法を使用して形成することができる。その後、酸化シリコン膜３０の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
続いて、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜３０にコンタクトホール３１を形成する。そして、コンタクトホール３１の底面および内壁を含む酸化シリコン膜３０上にチタン／窒化チタン膜３２ａを形成する。チタン／窒化チタン膜３２ａは、チタン膜と窒化チタン膜の積層膜から形成され、例えばスパッタリング法を使用することにより形成できる。
次に、コンタクトホール３１を埋め込むように、半導体基板１の主面上にタングステン膜３２ｂを形成する。タングステン膜３２ｂは、例えばＣＶＤ法を使用することにより形成することができる。そして、酸化シリコン膜３０上に形成された不要なチタン／窒化チタン膜３２ａおよびタングステン膜３２ｂを例えばＣＭＰ法を使用して除去することにより、プラグ３３を形成する。
次に、酸化シリコン膜３０およびプラグ３３上にチタン／窒化チタン膜３４ａ、アルミニウム膜３４ｂ、チタン／窒化チタン膜３４ｃを順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成できる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線３５を形成する。
このようにして、ハフニウムシリサイド膜２３をゲート電極２４ａとしたｎ型ＭＩＳトランジスタＱ1およびプラチナシリサイド膜２８をゲート電極２４ｂとしたｐ型ＭＩＳトランジスタＱ2を形成することができる。したがって、ｎ型ＭＩＳトランジスタＱ1とｐ型ＭＩＳトランジスタＱ2の両方においてしきい値電圧を低くすることができる。
また、本実施の形態１における半導体装置の製造方法では、まず、ポリシリコン膜６よりなるダミー電極９ａ、９ｂを形成した後、このダミー電極９ａ、９ｂに整合してＭＩＳトランジスタのソース領域およびドレイン領域を形成している。そして、ソース領域およびドレイン領域内の不純物を活性化するための活性化アニールを行なった後、ハフニウムシリサイド膜２３よりなるゲート電極２４ａおよびプラチナシリサイド膜２８よりなるゲート電極２４ｂを形成している。したがって、従来のＭＩＳトランジスタの製造方法のように、ゲート電極を形成した後に活性化アニールを行なっていない。すなわち、ソース領域およびドレイン領域を形成した後にゲート電極２４ａ、２４ｂを形成しているため、本実施の形態１における半導体装置の製造方法では、ゲート電極２４ａ、２４ｂに高温の熱負荷がかからない。
このように、本実施の形態１ではゲート電極２４ａ、２４ｂに高温の熱負荷がかからないため、以下に示すような効果が得られる。
活性化アニール時のように高温の熱負荷が金属シリサイド膜よりなるゲート電極２４ａにかかると、ゲート電極２４ａとその下層に形成されているゲート絶縁膜５ａが反応してしまい、反応により新たな絶縁膜がゲート絶縁膜５ａとゲート電極２４ａの間に形成される。すると、ゲート電極２４ａの下層に形成されているゲート絶縁膜５ａの膜厚が実質的に増加してしまい、しきい値電圧の変動などＭＩＳトランジスタの電気的特性が変動してしまう。しかし、本実施の形態１では、活性化アニールの後に金属シリサイド膜よりなるゲート電極２４ａを形成しているため、ゲート電極２４ａには高温の熱負荷がかからず、ゲート電極２４ａとゲート絶縁膜５ａとの反応を防止することができる。したがって、本実施の形態１によれば、ＭＩＳトランジスタの電気的特性の変動を抑制することができる。
また、ゲート電極２４ａ、２４ｂに高温の熱負荷をかけると、ゲート電極２４ａ、２４ｂに生ずる応力（ストレス）が増加するとともに界面における界面準位が増加する傾向がある。しかし、本実施の形態１では、ゲート電極２４ａ、２４ｂの形成後に活性化アニールのような高温の熱処理を加えないため、応力の増加および界面準位の増加を抑制でき、応力や界面準位に起因したしきい値の変動およびキャリアの移動度の低下を抑制することができる。
また、ゲート電極２４ａ、２４ｂに高温の熱負荷をかけると、ゲート電極２４ａ、２４ｂを構成する金属元素がゲート電極２４ａ、２４ｂからゲート絶縁膜５ａ、５ｂ中や半導体基板１内に拡散する。ゲート絶縁膜５ａ、５ｂ中に金属元素が拡散するとゲート絶縁膜５ａ、５ｂの絶縁耐性が低下するとともにリーク電流が増加する。一方、ゲート絶縁膜５ａ、５ｂを突き抜けて半導体基板１内に金属元素が拡散すると、しきい値電圧の変動を引き起こすことになる。しかし、本実施の形態１ではゲート電極２４ａ、２４ｂの形成後に活性化アニールのような高温の熱処理を加えないため、ゲート電極２４ａ、２４ｂを構成する金属元素がゲート絶縁膜５ａ、５ｂや半導体基板１内へ拡散することを抑制することができる。
また、ゲート電極２４ａ、２４ｂの形成時には、活性化アニールのような高温がかからないため、ソース領域、ドレイン領域またはチャネル領域に導入した不純物のプロファイルを変化させずに済む。
（実施の形態２）
前記実施の形態１では、ゲート電極に金属シリサイド膜を使用する例について説明したが本実施の形態２では、ゲート電極を構成する金属シリサイド膜と同種類の膜をソース領域およびドレイン領域上にも形成する例について説明する。
図１４は、本実施の形態２におけるｎ型ＭＩＳトランジスタＱ3およびｐ型ＭＩＳトランジスタＱ4を示した断面図である。図１４において、ｎ型ＭＩＳトランジスタＱ3およびｐ型ＭＩＳトランジスタＱ4のそれぞれの構成は、前記実施の形態１のｎ型ＭＩＳトランジスタＱ1およびｐ型ＭＩＳトランジスタＱ2の構成とほぼ同様であるため、異なる部分だけ説明する。
本実施の形態２のｎ型ＭＩＳトランジスタＱ3と前記実施の形態１のｎ型ＭＩＳトランジスタＱ1との相違点は、高濃度ｎ型不純物拡散領域１６、１７上にハフニウムシリサイド膜３６、３７が形成されているか否かという点である。すなわち、ｎ型ＭＩＳトランジスタＱ3の高濃度ｎ型不純物拡散領域１６、１７上にはハフニウムシリサイド膜３６、３７が形成されている一方、ｎ型ＭＩＳトランジスタＱ1の高濃度ｎ型不純物拡散領域１６、１７上にはハフニウムシリサイド膜３６、３７が形成されていない。
このように、ｎ型ＭＩＳトランジスタＱ3のソース領域の一部である高濃度ｎ型不純物拡散領域１６およびドレイン領域の一部である高濃度ｎ型不純物拡散領域１７上にハフニウムシリサイド膜３６、３７を形成することにより、ソース領域およびドレイン領域の抵抗値を低減することができる。
同様に、本実施の形態２のｐ型ＭＩＳトランジスタＱ4と前記実施の形態１のｐ型ＭＩＳトランジスタＱ2との相違点は、高濃度ｐ型不純物拡散領域１８、１９上にプラチナシリサイド膜３８、３９が形成されているか否かという点であり、ｐ型ＭＩＳトランジスタＱ4においては、プラチナシリサイド膜３８、３９が形成されているため、ソース領域およびドレイン領域の抵抗値を低減することができる。
本実施の形態２におけるｎ型ＭＩＳトランジスタＱ3およびｐ型ＭＩＳトランジスタＱ4は上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。
図２〜図７で示した工程までは前記実施の形態１と同様である。次に、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、ｎ型ＭＩＳトランジスタＱ3形成領域に形成されている酸化シリコン膜２０およびダミー電極９ａ上に形成されている酸化シリコン膜７を除去する。これにより、ダミー電極９ａの上部および高濃度ｎ型不純物拡散領域１６、１７の表面が露出される。
続いて、図１６に示すように、半導体基板１の主面上にハフニウム膜２１、酸化シリコン膜２２を順次形成する。ハフニウム膜２１は、例えばスパッタリング法を使用して形成することができ、酸化シリコン膜２２は、例えばＣＶＤ法を使用して形成することができる。このとき、ダミー電極９ａの上部および高濃度ｎ型不純物拡散領域１６、１７の表面にはハフニウム膜２１が直接密着することになる。
次に、約４５０℃〜約７００℃の熱処理を行なう。これによりダミー電極９ａを構成するポリシリコン膜６とこのポリシリコン膜６に密着しているハフニウム膜２１の間でシリサイド反応が生じて図１７に示すようにハフニウムシリサイド膜２３よりなるゲート電極２４ａが形成される。このとき、高濃度ｎ型不純物拡散領域１６、１７の表面においてもシリサイド反応が進み、高濃度ｎ型不純物拡散領域１６、１７にハフニウムシリサイド膜３６、３７が形成される。
ここで、近年ＭＩＳトランジスタの微細化に伴い、高濃度ｎ型不純物拡散領域１６、１７の深さが浅くなってきている。したがって、上述したハフニウムシリサイド膜３６、３７を高濃度ｎ型不純物拡散領域１６、１７上に形成する際、表面だけでなく内部を突き抜ける程にハフニウムシリサイド膜３６、３７が形成されることが考えられる。この場合ソース領域あるいはドレイン領域と半導体基板１の間が導通状態となってしまい問題となる。そこで、例えばｎ型ＭＩＳトランジスタＱ3形成領域上に形成されていた酸化シリコン膜２０を除去した後（図１５参照）、露出した高濃度ｎ型不純物拡散領域１６、１７上に選択的にシリコンを成長させることが考えられる。このようにすることにより、ハフニウム膜２１と反応するシリコン層を厚くすることができ、ハフニウムシリサイド膜３６、３７が高濃度ｎ型不純物拡散領域１６、１７を突き抜けて形成されることを防止できる。
次に、図１８に示すように、半導体基板１の主面上に酸化シリコン膜２５を形成する。酸化シリコン膜２５は、例えばＣＶＤ法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、ｐ型ＭＩＳトランジスタＱ4形成領域に形成されている酸化シリコン膜２５および酸化シリコン膜２０を除去するとともにダミー電極９ｂ上に形成されている酸化シリコン膜７を除去する。これにより、ダミー電極９ｂの上部および高濃度ｐ型不純物拡散領域１８、１９の表面が露出する。
次に、図１９に示すように、半導体基板１の主面上にプラチナ膜２６、酸化シリコン膜２７を順次形成する。プラチナ膜２６は、例えばスパッタリング法を使用して形成することができ、また酸化シリコン膜２７は、例えばＣＶＤ法を使用して形成することができる。このとき、ｐ型ＭＩＳトランジスタＱ4形成領域において、高濃度ｐ型不純物拡散領域１８、１９およびダミー電極９ｂの上部に密着するようにプラチナ膜２６が形成される。
続いて、約３００℃〜約５００℃の熱処理を施すことにより、高濃度ｐ型不純物拡散領域１８、１９およびダミー電極９ｂを構成しているシリコンとプラチナ膜２６とを反応させて、プラチナシリサイド膜２８よりゲート電極２４ｂを形成するとともに、高濃度ｐ型不純物拡散領域１８、１９にプラチナシリサイド膜３８、３９を形成する（図２０参照）。
そして、図２０に示すように、酸化シリコン膜２７および未反応のプラチナ膜２６を除去した後、前記実施の形態１で説明したのと同様の工程を経ることにより配線を形成する（図１４参照）。なお、図２０に示すように、未反応のプラチナ膜２６を除去した後、ｎ型ＭＩＳトランジスタＱ3形成領域には、酸化シリコン膜２５が残存するが、この酸化シリコン膜２５を除去した後、層間絶縁膜を形成してもよいし、酸化シリコン膜２５を除去せずに残したまま層間絶縁膜を形成してもよい。
このようにして、ｎ型ＭＩＳトランジスタＱ3およびｐ型ＭＩＳトランジスタＱ4を形成することができる。本実施の形態２によれば、ｎ型ＭＩＳトランジスタＱ3のゲート電極２４ａをハフニウムシリサイド膜２３から形成し、ｐ型ＭＩＳトランジスタＱ4のゲート電極２４ｂをプラチナシリサイド膜２８から形成しているので、ｎ型ＭＩＳトランジスタＱ3とｐ型ＭＩＳトランジスタＱ4の両方でしきい値電圧を下げることができる。
また、ｎ型ＭＩＳトランジスタＱ3の高濃度ｎ型不純物拡散領域１６、１７にハフニウムシリサイド膜３６、３７を形成し、ｐ型ＭＩＳトランジスタＱ4の高濃度ｐ型不純物拡散領域１８、１９にプラチナシリサイド膜３８、３９を形成したので、それぞれのトランジスタにおいてソース領域およびドレイン領域の抵抗を低減することができる。
また、本実施の形態２においてハフニウムシリサイド膜３６、３７は、ハフニウムシリサイド膜２３よりなるゲート電極２４ａを形成する工程で一緒に形成するようにしたため、ハフニウムシリサイド膜３６、３７を独自に形成する場合に比べて工程数を削減することができる。これは、プラチナシリサイド膜３８、３９を形成する場合も同様であり、工程数の削減を図ることができる。
なお、本実施の形態２においても前記実施の形態１と同様にゲート電極２４ａ、２４ｂを形成する前に活性化アニールを行なっている。したがって、ゲート電極２４ａ、２４ｂを形成した後には活性化アニールのような高温の熱処理を行なわないため、前記実施の形態１で述べた効果と同様の効果を得ることができる。
（実施の形態３）
前記実施の形態２では、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタにおいて、それぞれのゲート電極を構成する金属シリサイド膜と同様の金属シリサイド膜をソース領域およびドレイン領域上に形成する例について説明したが、本実施の形態３では、ｎ型ＭＩＳトランジスタのソース領域およびドレイン領域上に形成される金属シリサイド膜を、ｐ型ＭＩＳトランジスタのソース領域およびドレイン領域に形成される金属シリサイド膜と同様の膜から形成する例について説明する。
図２１は、本実施の形態３におけるｎ型ＭＩＳトランジスタＱ5およびｐ型ＭＩＳトランジスタＱ6を示した断面図である。図２１において、ｎ型ＭＩＳトランジスタＱ5の構成は、前記実施の形態２におけるｎ型ＭＩＳトランジスタＱ3の構成とほぼ同様であるため、異なる部分だけ説明する。
本実施の形態３におけるｎ型ＭＩＳトランジスタＱ5と前記実施の形態２におけるｎ型ＭＩＳトランジスタＱ3との相違点は、ｎ型ＭＩＳトランジスタＱ5の高濃度ｎ型不純物拡散領域１６、１７には、プラチナシリサイド膜４０、４１が形成されているのに対し、ｎ型ＭＩＳトランジスタＱ3の高濃度ｎ型不純物拡散領域１６、１７にはハフニウムシリサイド膜３６、３７が形成されている点である。すなわち本実施の形態３のｎ型ＭＩＳトランジスタＱ5において、低濃度ｎ型不純物拡散領域（第１不純物領域）１０、１１の外側には、高濃度ｎ型不純物拡散領域（第３不純物領域）１６、１７が形成されており、この高濃度ｎ型不純物拡散領域１６、１７にはプラチナシリサイド膜４０、４１が形成されている。
ここで、ハフニウムシリサイド膜３６、３７に比べてプラチナシリサイド膜４０、４１を形成した方が抵抗を小さくすることができる。したがって、本実施の形態３のｎ型ＭＩＳトランジスタＱ5によればソース領域およびドレイン領域のシート抵抗をさらに低減することができ、ｎ型ＭＩＳトランジスタＱ5の駆動速度を向上することができる。
また、本実施の形態３におけるｐ型ＭＩＳトランジスタＱ6と前記実施の形態２におけるｐ型ＭＩＳトランジスタＱ4とは同じ構成をしている。すなわち、本実施の形態３のｐ型ＭＩＳトランジスタＱ6も低濃度ｐ型不純物拡散領域（第２不純物領域）１２、１３の外側に高濃度ｐ型不純物拡散領域（第４不純物領域）１８、１９が形成されており、この高濃度ｐ型不純物拡散領域１８、１９にプラチナシリサイド膜３８、３９が形成されている。
本実施の形態３におけるｎ型ＭＩＳトランジスタＱ5およびｐ型ＭＩＳトランジスタＱ6は上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。
図２〜図１０で示した工程までは前記実施の形態１と同様である。次に、半導体基板１の素子形成面（主面）上に酸化シリコン膜２５を例えばＣＶＤ法を使用して形成した後、図２２に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜２５をパターニングするとともに図１０に示した酸化シリコン膜７、２０を除去する。パターニングは、ゲート電極２４ａ上にだけ酸化シリコン膜２５が残るようにする。
続いて、図２３に示すように、半導体基板１の主面上にプラチナ膜２６、酸化シリコン膜２７を順次形成する。プラチナ膜２６は、例えばスパッタリング法を使用して形成することができ、また酸化シリコン膜２７は、例えばＣＶＤ法を使用して形成することができる。このとき、ダミー電極９ｂの上部および高濃度ｎ型不純物拡散領域１６、１７や高濃度ｐ型不純物拡散領域１８、１９の表面にはプラチナ膜２６が直接密着することになる。
次に、約３００℃〜約５００℃の熱処理を施す。この熱処理により、ダミー電極９ｂを構成するポリシリコン膜６とプラチナ膜２６との間でシリサイド反応が生じ、図２４に示すようなプラチナシリサイド膜２８よりなるゲート電極２４ｂが形成される。このとき、高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９の表面においてもシリサイド反応が進み、高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９にプラチナシリサイド膜３８〜４１が形成される。
そして、図２４に示すように酸化シリコン膜２５、２７および未反応のプラチナ膜を除去した後、前記実施の形態１で説明したのと同様の工程を経ることにより配線を形成する（図２１参照）。
このようにして、ｎ型ＭＩＳトランジスタＱ5およびｐ型ＭＩＳトランジスタＱ6を形成することができる。本実施の形態３によれば、ｎ型ＭＩＳトランジスタＱ5のゲート電極２４ａをハフニウムシリサイド膜２３から形成し、ｐ型ＭＩＳトランジスタＱ6のゲート電極２４ｂをプラチナシリサイド膜２８から形成しているので、ｎ型ＭＩＳトランジスタＱ5とｐ型ＭＩＳトランジスタＱ6の両方でしきい値電圧を下げることができる。
また、ｎ型ＭＩＳトランジスタＱ5において、高濃度ｎ型不純物拡散領域１６、１７にハフニウムシリサイド膜３６、３７ではなくプラチナシリサイド膜４０、４１を形成したので、さらなるシート抵抗の低減を図ることができる。
また、ｐ型ＭＩＳトランジスタＱ6のゲート電極２４ｂを形成する工程で同時にプラチナシリサイド膜３８〜４１を形成しているので、プラチナシリサイド膜３８〜４１を独自に形成する場合に比べて工程数を削減することができる。ここで、本実施の形態３ではｐ型ＭＩＳトランジスタＱ6のゲート電極２４ｂに使用されているプラチナシリサイド膜２８と同種のプラチナシリサイド膜３８〜４１を高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９に形成したがこれに限らず、ｎ型ＭＩＳトランジスタＱ5のゲート電極２４ａに使用するシリサイド膜と同種のシリサイド膜を高濃度ｎ型不純物拡散領域１６、１７および高濃度ｐ型不純物拡散領域１８、１９に形成してもよい。
なお、本実施の形態３においても前記実施の形態１と同様にゲート電極２４ａ、２４ｂを形成する前に活性化アニールを行なっている。したがって、ゲート電極２４ａ、２４ｂを形成した後には活性化アニールのような高温の熱処理を行なわないため、前記実施の形態１で述べた効果と同様の効果を得ることができる。
（実施の形態４）
本実施の形態４では、ゲート電極を形成する際に行なわれるシリサイド反応での異常結晶成長の抑制を図ることができる例について説明する。
本実施の形態４におけるｎ型ＭＩＳトランジスタおよびｐ型ＭＩＳトランジスタは例えば図１に示すｎ型ＭＩＳトランジスタＱ1およびｐ型ＭＩＳトランジスタＱ2と同様の構成をしている。ただし、ハフニウムシリサイド膜（第１金属シリサイド膜）２３よりなるゲート電極２４ａやプラチナシリサイド膜（第２金属シリサイド膜）２８よりなるゲート電極２４ｂには、不活性元素であるアルゴンやヘリウムが含まれていることがある。
以下に、本実施の形態４における半導体装置の製造方法について図面を参照しながら説明する。
まず、図２〜図８に示した工程までは前記実施の形態１と同様である。次に、図２５に示すように、ポリシリコン膜よりなるダミー電極９ａ内にイオン注入法を使用してアルゴンやヘリウムなどの不活性元素あるいはシリコンを導入する。するとダミー電極９ａを構成しているポリシリコン膜の結晶構造が導入した元素により破壊されアモルファス化する。
続いて、図９に示すように、半導体基板１の主面上にハフニウム膜２１、酸化シリコン膜２２を順次形成する。このとき、アモルファス化したシリコン膜よりなるダミー電極９ａ上には直接ハフニウム膜２１が密着して形成されている。
次に、約４５０℃〜約７００℃の熱処理を施す。この熱処理によってアモルファス化したシリコン膜とハフニウム膜とがシリサイド反応して、ハフニウムシリサイド膜２３よりなるゲート電極２４ａが形成される（図１０参照）。
次に、図１１に示すように、半導体基板１の主面上に酸化シリコン膜２５を形成した後、ダミー電極９ｂ上に形成された酸化シリコン膜２５を除去してダミー電極９ｂの上部を露出する。
続いて、イオン注入法を使用してダミー電極９ｂ内にアルゴンやヘリウムなどの不活性元素あるいはシリコンを導入する。このとき、ダミー電極９ｂを構成しているポリシリコン膜の結晶構造が破壊されアモルファス化する。
次に、半導体基板１の主面上にプラチナ膜２６、酸化シリコン膜２７を順次形成する。このとき、アモルファス化したシリコン膜よりなるダミー電極９ｂ上には直接プラチナ膜２６が形成されている（図１２参照）。
そして、約３００℃〜約５００℃の熱処理をすることにより、アモルファス化したシリコン膜とプラチナ膜とがシリサイド反応して、プラチナシリサイド膜２８よりなるゲート電極２４ｂが形成される（図１３参照）。なお、この後の工程は、前記実施の形態１と同様である。
このように本実施の形態４では、ポリシリコン膜と金属膜（ハフニウム膜２１やプラチナ膜２６）とのシリサイド反応ではなく、アモルファス化したシリコン膜と金属膜とのシリサイド反応によって、金属シリサイド膜よりなるゲート電極を形成している。
ポリシリコン膜は、小さな結晶粒が多数集まってできている構造をしており、それぞれの結晶粒は、結晶粒界によって分けられている。ここで、ポリシリコン膜と金属膜とのシリサイド反応は、ポリシリコン膜内を均一に進行するのではなく、結晶粒と結晶粒との間にある結晶粒界での反応が結晶粒内における反応より進みやすい傾向がある。したがってポリシリコン膜と金属膜との反応では、不均一にシリサイド反応が進むことになりやすく、異常結晶成長が生じる可能性がある。
そこで、本実施の形態４ではポリシリコン膜中に不活性元素やシリコンを導入することにより結晶構造（結晶粒）を破壊して不均一にシリサイド反応が進むことを抑制している。したがって、シリサイド反応での異常結晶成長の抑制を図ることができ、製品歩留まりの向上を図ることができる。
なお、本実施の形態４では、図１に示す構造について説明したが、これに限らず例えば図１４に示す構造や図２１に示す構造についても適用することができる。
（実施の形態５）
本実施の形態５ではサイドウォールを形成せずに、ＬＤＤ（Lightly Doped Drain）構造をしたＭＩＳトランジスタを形成する例について説明する。
図２６は、本実施の形態５におけるｎ型ＭＩＳトランジスタＱ7を示した断面図である。図２６において、半導体基板５０には素子分離領域５１が形成されており、この素子分離領域５１で分離された活性領域にはｐ型ウェル５２が形成されている。ｐ型ウェル５２にはｎ型ＭＩＳトランジスタＱ7が形成されている。
ｎ型ＭＩＳトランジスタＱ7は、ｐ型ウェル５２上に形成されたゲート絶縁膜５３とこのゲート絶縁膜５３上に形成されたゲート電極５７を有している。ゲート絶縁膜５３は、例えば酸化シリコン膜より構成されるが、酸化シリコン膜より誘電率が高いいわゆるＨｉｇｈ−ｋ膜から構成してもよい。また、ゲート電極５７は、金属シリサイド膜から構成されている。具体的には、ハフニウム膜から構成されるが、これに限らず、例えばジルコニウム、タンタル、チタン、ニオブあるいは希土類金属などのシリサイド膜から形成してもよい。
ゲート電極５７下のｐ型ウェル５２内には半導体領域である低濃度ｎ型不純物拡散領域（第１不純物領域）５５、５６が形成されており、この低濃度ｎ型不純物拡散領域５５、５６の外側には低濃度ｎ型不純物拡散領域５５、５６よりも高濃度に導電型不純物が導入された高濃度ｎ型不純物拡散領域（第２不純物領域）５８、５９が形成されている。この高濃度ｎ型不純物拡散領域５８、５９は、ゲート電極５７に整合して形成されている。
そして、低濃度ｎ型不純物拡散領域５５と高濃度ｎ型不純物拡散領域５８によりｎ型ＭＩＳトランジスタＱ7のソース領域が形成され、低濃度ｎ型不純物拡散領域５６と高濃度ｎ型不純物拡散領域５９によりｎ型ＭＩＳトランジスタＱ7のドレイン領域が形成されている。このようにｎ型ＭＩＳトランジスタＱ7は、ＬＤＤ構造をしている。
本実施の形態５におけるｎ型ＭＩＳトランジスタＱ7は上記のように構成されており、以下にその製造方法について、図面を参照しながら説明する。
まず、図２７に示すように半導体基板１上に素子分離領域５１を形成する。素子分離領域５１は、例えば酸化シリコン膜よりなり、ＳＴＩ法やＬＯＣＯＳ法などによって形成される。
次に、素子分離領域５１で分離された活性領域にｐ型ウェル５２を形成する。ｐ型ウェル５２は、フォトリソグラフィ技術およびイオン注入法を使用してｐ型不純物を半導体基板１に導入することにより形成することができる。ｐ型不純物としては、ボロン（ホウ素）やフッ化ボロンなどがある。
続いて、半導体基板１の主面上にゲート絶縁膜５３を形成する。ゲート絶縁膜５３は、例えば酸化シリコン膜よりなり、例えば熱酸化法により形成することができる。なお、ゲート絶縁膜５３として、酸化ハフニウム、アルミナ（酸化アルミニウム）、ハフニウムアルミネ−ト、ジルコニア（酸化ジルコニウム）、窒化シリコン、Ｌａ2Ｏ3などの希土類酸化物などのいわゆるＨｉｇｈ−ｋ膜や酸窒化シリコン膜を使用してもよい。
次に、ゲート絶縁膜５３上にポリシリコン膜を形成する。ポリシリコン膜は、例えばＣＶＤ法を使用することにより形成することができる。そして、このポリシリコン膜上に例えばスピン塗布法を使用してレジスト膜（図示せず）を形成した後、露光・現像することによりレジスト膜をパターニングする。パターニングは、ダミー電極を形成する領域にレジスト膜が残るようにする。
続いて、パターニングしたレジスト膜をマスクにしたエッチングにより、図２７に示すダミー電極５４を形成する。そして、このダミー電極５４に整合して、低濃度ｎ型不純物拡散領域５５、５６を形成する。低濃度ｎ型不純物拡散領域５５、５６は、例えばフォトリソグラフィ技術およびイオン注入法を使用して、リンや砒素などのｎ型不純物を導入することにより形成することができる。
次に、半導体基板１の主面上にハフニウム膜を形成する。ハフニウム膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、約４５０℃〜約７００℃の熱処理を施すことにより、ダミー電極５４を構成するポリシリコン膜とハフニウム膜とをシリサイド反応させ、図２８に示すゲート電極５７を形成する。このゲート電極５７はハフニウムシリサイド膜より形成されている。このとき、ハフニウムシリサイド膜よりなるゲート電極５７は、ポリシリコン膜よりなるダミー電極５４に比べて体積が膨張する。
続いて、図２６に示すように体積が膨張したゲート電極５７に整合して、高濃度ｎ型不純物拡散領域５８、５９を形成する。このようにして、本実施の形態５におけるｎ型ＭＩＳトランジスタＱ7を形成することができる。
本実施の形態５によれば、ポリシリコン膜よりなるダミー電極５４に整合して低濃度ｎ型不純物拡散領域５５、５６を形成した後、ダミー電極５４のポリシリコン膜とハフニウム膜をシリサイド反応させて、ダミー電極５４より体積が膨張したゲート電極５７を形成する。そして、この体積が膨張したゲート電極５７に整合して、高濃度ｎ型不純物拡散領域５８、５９を形成することにより、ＬＤＤ構造のｎ型ＭＩＳトランジスタＱ7を形成することができる。したがって、サイドウォールを形成せずにＬＤＤ構造を形成することができる。このため、サイドウォールを形成する工程を省くことができ、ｎ型ＭＩＳトランジスタＱ7の製造工程を簡略化することができる。
なお、本実施の形態５では、ｎ型ＭＩＳトランジスタを例にとって説明したが、ｐ型ＭＩＳトランジスタであっても適用することができる。この場合、ゲート電極は、例えばプラチナ、イリジウム、ニッケル、コバルト、タングステン、モリブデンあるいは貴金属のシリサイド膜などより形成することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１〜前記実施の形態４では、先にハフニウムシリサイド膜よりなるｎ型ＭＩＳトランジスタのゲート電極を形成した後、プラチナシリサイド膜よりなるｐ型ＭＩＳトランジスタのゲート電極を形成したが、これに限らず、先にプラチナシリサイド膜よりなるｐ型ＭＩＳトランジスタのゲート電極を形成し、その後ハフニウムシリサイド膜よりなるｎ型ＭＩＳトランジスタのゲート電極を形成してもよい。
一般に、ｎ型ＭＩＳトランジスタのゲート電極に使用する金属シリサイド膜を形成するためには、ｐ型ＭＩＳトランジスタのゲート電極に使用する金属シリサイド膜を形成する場合に比べて高温の熱処理を必要とする。このため、ｎ型ＭＩＳトランジスタのゲート電極となる金属シリサイド膜を形成した後、ｐ型ＭＩＳトランジスタのゲート電極となる金属シリサイド膜を形成することが望ましいが、先にｐ型ＭＩＳトランジスタのゲート電極となる金属シリサイド膜を形成した後に、ｎ型ＭＩＳトランジスタのゲート電極となる金属シリサイド膜を形成してもよい。
また、前記実施の形態では、ｎ型ＭＩＳトランジスタとして一種類の金属シリサイド膜を使用していたが、例えば異なる金属シリサイド膜をゲート電極とする複数のｎ型ＭＩＳトランジスタを半導体基板上に形成してもよい。このようにすることにより、しきい値電圧の異なる複数のｎ型ＭＩＳトランジスタを形成することができる。さらに、金属シリサイド膜ではなく、ポリシリコン膜に導電型不純物を導入したゲート電極を有するｎ型ＭＩＳトランジスタやポリシリコン膜上の一部に金属シリサイド膜を形成したゲート電極を有するｎ型ＭＩＳトランジスタが半導体基板上の一部に形成されていてもよい。なお、ｐ型ＭＩＳトランジスタについても同様である。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
本発明の実施の形態１における半導体装置を示した断面図である。 実施の形態１における半導体装置の製造工程を示した断面図である。 図２に続く半導体装置の製造工程を示した断面図である。 図３に続く半導体装置の製造工程を示した断面図である。 図４に続く半導体装置の製造工程を示した断面図である。 図５に続く半導体装置の製造工程を示した断面図である。 図６に続く半導体装置の製造工程を示した断面図である。 図７に続く半導体装置の製造工程を示した断面図である。 図８に続く半導体装置の製造工程を示した断面図である。 図９に続く半導体装置の製造工程を示した断面図である。 図１０に続く半導体装置の製造工程を示した断面図である。 図１１に続く半導体装置の製造工程を示した断面図である。 図１２に続く半導体装置の製造工程を示した断面図である。 本発明の実施の形態２における半導体装置を示した断面図である。 実施の形態２における半導体装置の製造工程を示した断面図である。 図１５に続く半導体装置の製造工程を示した断面図である。 図１６に続く半導体装置の製造工程を示した断面図である。 図１７に続く半導体装置の製造工程を示した断面図である。 図１８に続く半導体装置の製造工程を示した断面図である。 図１９に続く半導体装置の製造工程を示した断面図である。 本発明の実施の形態３における半導体装置を示した断面図である。 実施の形態３における半導体装置の製造工程を示した断面図である。 図２２に続く半導体装置の製造工程を示した断面図である。 図２３に続く半導体装置の製造工程を示した断面図である。 本発明の実施の形態４における半導体装置の製造工程を示した断面図である。 本発明の実施の形態５における半導体装置を示した断面図である。 実施の形態５における半導体装置の製造工程を示した断面図である。 図２７に続く半導体装置の製造工程を示した断面図である。
符号の説明
１ 半導体基板
２ 素子分離領域
３ ｐ型ウェル
４ ｎ型ウェル
５ 絶縁膜
５ａ ゲート絶縁膜（第１ゲート絶縁膜）
５ｂ ゲート絶縁膜（第２ゲート絶縁膜）
６ ポリシリコン膜
７ 酸化シリコン膜
８ レジスト膜
９ａ ダミー電極（第１ダミー電極）
９ｂ ダミー電極（第２ダミー電極）
１０ 低濃度ｎ型不純物拡散領域（第１ｎ型不純物領域）
１１ 低濃度ｎ型不純物拡散領域（第１ｎ型不純物領域）
１２ 低濃度ｐ型不純物拡散領域（第１ｐ型不純物領域）
１３ 低濃度ｐ型不純物拡散領域（第１ｐ型不純物領域）
１４ サイドウォール（第１サイドウォール）
１５ サイドウォール（第２サイドウォール）
１６ 高濃度ｎ型不純物拡散領域（第２ｎ型不純物領域）
１７ 高濃度ｎ型不純物拡散領域（第２ｎ型不純物領域）
１８ 高濃度ｐ型不純物拡散領域（第２ｐ型不純物領域）
１９ 高濃度ｐ型不純物拡散領域（第２ｐ型不純物領域）
２０ 酸化シリコン膜
２１ ハフニウム膜（第１金属膜）
２２ 酸化シリコン膜
２３ ハフニウムシリサイド膜（第１金属シリサイド膜）
２４ａ ゲート電極（第１ゲート電極）
２４ｂ ゲート電極（第２ゲート電極）
２５ 酸化シリコン膜
２６ プラチナ膜（第２金属膜）
２７ 酸化シリコン膜
２８ プラチナシリサイド膜（第２金属シリサイド膜）
３０ 酸化シリコン膜
３１ コンタクトホール
３２ａ チタン／窒化チタン膜
３２ｂ タングステン膜
３３ プラグ
３４ａ チタン／窒化チタン膜
３４ｂ アルミニウム膜
３４ｃ チタン／窒化チタン膜
３５ 配線
３６ ハフニウムシリサイド膜
３７ ハフニウムシリサイド膜
３８ プラチナシリサイド膜
３９ プラチナシリサイド膜
４０ プラチナシリサイド膜
４１ プラチナシリサイド膜
５０ 半導体基板
５１ 素子分離領域
５２ ｐ型ウェル
５３ ゲート絶縁膜
５４ ダミー電極
５５ 低濃度ｎ型不純物拡散領域（第１不純物領域）
５６ 低濃度ｎ型不純物拡散領域（第１不純物領域）
５７ ゲート電極
５８ 高濃度ｎ型不純物拡散領域（第２不純物領域）
５９ 高濃度ｎ型不純物拡散領域（第２不純物領域）
Ｑ1 ｎ型ＭＩＳトランジスタ
Ｑ2 ｐ型ＭＩＳトランジスタ
Ｑ3 ｎ型ＭＩＳトランジスタ
Ｑ4 ｐ型ＭＩＳトランジスタ
Ｑ5 ｎ型ＭＩＳトランジスタ
Ｑ6 ｐ型ＭＩＳトランジスタ
Ｑ7 ｎ型ＭＩＳトランジスタ

Claims (2)

  1. （ａ１）半導体基板上に形成された第１ゲート絶縁膜と、
    （ａ２）前記第１ゲート絶縁膜上に形成された第１ゲート電極と、
    （ａ３）前記第１ゲート電極に整合して形成された第１ソース領域および第１ドレイン領域を有するｐチャネル型の第１ＭＩＳトランジスタと、
    （ｂ１）前記半導体基板上に形成された第２ゲート絶縁膜と、
    （ｂ２）前記第２ゲート絶縁膜上に形成された第２ゲート電極と、
    （ｂ３）前記第２ゲート電極に整合して形成された第２ソース領域および第２ドレイン領域を有するｎチャネル型の第２ＭＩＳトランジスタとを含むＣＭＩＳトランジスタを備え、
    前記第１ゲート電極は、プラチナからなる第１金属のシリサイド膜から形成されているとともに前記第１ソース領域、前記第１ドレイン領域、前記第２ソース領域および前記第２ドレイン領域にも前記第１金属のシリサイド膜が形成され、
    前記第２ゲート電極は、前記第１金属と異なるハフニウムからなる第２金属のシリサイド膜から形成されていることを特徴とする半導体装置。
  2. 第１ＭＩＳトランジスタと第２ＭＩＳトランジスタとを含むＣＭＩＳトランジスタを製造する半導体装置の製造方法であって、
    （ａ）半導体基板上に絶縁膜を形成する工程と、
    （ｂ）前記絶縁膜上にポリシリコン膜を形成する工程と、
    （ｃ）前記ポリシリコン膜を選択的にエッチングして前記第１ＭＩＳトランジスタの第１ダミー電極および前記第２ＭＩＳトランジスタの第２ダミー電極を形成する工程と、
    （ｄ）前記第１ダミー電極に整合して第１不純物領域を形成する工程と、
    （ｅ）前記第２ダミー電極に整合して第２不純物領域を形成する工程と、
    （ｆ）前記第１ダミー電極の側壁に第１サイドウォールを形成し、前記第２ダミー電極の側壁に第２サイドウォールを形成する工程と、
    （ｇ）前記第１サイドウォールに整合して前記第１不純物領域より不純物濃度の高い第３不純物領域を形成する工程と、
    （ｈ）前記第２サイドウォールに整合して前記第２不純物領域より不純物濃度の高い第４型不純物領域を形成する工程と、
    （ｉ）前記第１ダミー電極上に、第１金属膜を形成する工程と、
    （ｊ）熱処理を施すことにより、前記第１ダミー電極を構成する前記ポリシリコン膜と前記第１金属膜を反応させて第１金属シリサイド膜よりなる第１ゲート電極を形成する工程と、
    （ｋ）前記第２ダミー電極上、前記第３不純物領域上および前記第４不純物領域上に、前記第１金属膜とは異なる第２金属膜を形成する工程と、
    （ｌ）熱処理を施すことにより、前記第２ダミー電極を構成する前記ポリシリコン膜と前記第２金属膜を反応させて第２金属シリサイド膜よりなる第２ゲート電極を形成するとともに前記第３不純物領域および前記第４不純物領域にも前記第２金属シリサイド膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
JP2004023568A 2004-01-30 2004-01-30 半導体装置およびその製造方法 Expired - Lifetime JP4011024B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004023568A JP4011024B2 (ja) 2004-01-30 2004-01-30 半導体装置およびその製造方法
US11/037,333 US7429770B2 (en) 2004-01-30 2005-01-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004023568A JP4011024B2 (ja) 2004-01-30 2004-01-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005217275A JP2005217275A (ja) 2005-08-11
JP4011024B2 true JP4011024B2 (ja) 2007-11-21

Family

ID=34805711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004023568A Expired - Lifetime JP4011024B2 (ja) 2004-01-30 2004-01-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7429770B2 (ja)
JP (1) JP4011024B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405112B2 (en) * 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
JP2006245461A (ja) * 2005-03-07 2006-09-14 Sony Corp 半導体装置およびその製造方法
KR100706244B1 (ko) * 2005-04-07 2007-04-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP4958408B2 (ja) * 2005-05-31 2012-06-20 三洋電機株式会社 半導体装置
KR100632046B1 (ko) * 2005-07-05 2006-10-04 동부일렉트로닉스 주식회사 반도체 소자의 게이트 라인 및 그 제조 방법
US7332433B2 (en) * 2005-09-22 2008-02-19 Sematech Inc. Methods of modulating the work functions of film layers
KR101161660B1 (ko) 2005-09-30 2012-07-06 에스케이하이닉스 주식회사 반도체 소자의 제조방법
JP2009512225A (ja) * 2005-10-18 2009-03-19 エス テ マイクロエレクトロニクス クロル ２ エス アー エス 酸化シリコン層の選択的除去
JP2007123527A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体装置の製造方法
WO2007060938A1 (ja) * 2005-11-22 2007-05-31 Nec Corporation 半導体装置及びその製造方法
EP1914800A1 (en) * 2006-10-20 2008-04-23 Interuniversitair Microelektronica Centrum Method of manufacturing a semiconductor device with multiple dielectrics
JP5117740B2 (ja) 2007-03-01 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5147471B2 (ja) * 2008-03-13 2013-02-20 パナソニック株式会社 半導体装置
JP2010135553A (ja) * 2008-12-04 2010-06-17 Renesas Technology Corp 半導体装置およびその製造方法
JP2012038749A (ja) * 2010-08-03 2012-02-23 Elpida Memory Inc 半導体装置およびその製造方法
JP2015216176A (ja) * 2014-05-08 2015-12-03 キヤノン株式会社 半導体装置の製造方法、及び、半導体装置
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188868A (ja) 1990-11-22 1992-07-07 Seiko Epson Corp 半導体装置の製造方法
JPH06151855A (ja) 1992-11-05 1994-05-31 Nippon Steel Corp Ｓｏｉ型ｍｏｓトランジスタ
JPH09321304A (ja) 1996-03-22 1997-12-12 Seiko Epson Corp Ｍｏｓ素子を含む半導体装置およびその製造方法
EP0812009A3 (en) 1996-06-03 1998-01-07 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
JPH10242079A (ja) 1997-02-24 1998-09-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000031472A (ja) 1998-07-08 2000-01-28 Fujitsu Ltd 半導体装置の製造方法
JP2000252462A (ja) 1999-03-01 2000-09-14 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
JP2001284466A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002118175A (ja) 2000-10-05 2002-04-19 Toshiba Corp 半導体装置及びその製造方法
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
JP3974507B2 (ja) 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
JP2005520341A (ja) 2002-02-28 2005-07-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 異なる金属シリサイド部分を有する半導体デバイスを製造する方法
US6599831B1 (en) * 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
JP2004152995A (ja) 2002-10-30 2004-05-27 Toshiba Corp 半導体装置の製造方法
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
BE1015721A3 (nl) 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het reduceren van de contactweerstand van de aansluitgebieden van een halfgeleiderinrichting.
US6929992B1 (en) * 2003-12-17 2005-08-16 Advanced Micro Devices, Inc. Strained silicon MOSFETs having NMOS gates with work functions for compensating NMOS threshold voltage shift
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device

Also Published As

Publication number Publication date
JP2005217275A (ja) 2005-08-11
US20050167762A1 (en) 2005-08-04
US7429770B2 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
US7429770B2 (en) Semiconductor device and manufacturing method thereof
JP4226149B2 (ja) Ｃｍｏｓ半導体素子およびその形成方法
JP5042943B2 (ja) デュアルゲートを有するｃｍｏｓ型半導体装置形成方法
US6908801B2 (en) Method of manufacturing semiconductor device
TWI449132B (zh) Manufacturing method of semiconductor device
JP2007081249A (ja) 半導体装置及びその製造方法
WO2009093295A1 (ja) 半導体装置及びその製造方法
JP2009043944A (ja) 半導体装置およびその製造方法
JP2007251030A (ja) 半導体装置の製造方法および半導体装置
JP2012044013A (ja) 半導体装置の製造方法
TW201916179A (zh) 半導體裝置及其製造方法
WO2007058042A1 (ja) 半導体装置およびその製造方法
JP3998665B2 (ja) 半導体装置およびその製造方法
JP2013026466A (ja) 半導体装置及びその製造方法
JP2006156807A (ja) 半導体装置およびその製造方法
JP2008288364A (ja) 半導体装置および半導体装置の製造方法
JP4163169B2 (ja) 半導体装置およびその製造方法
US6762468B2 (en) Semiconductor device and method of manufacturing the same
JP2006080133A (ja) 半導体装置およびその製造方法
JP2005085949A (ja) 半導体装置およびその製造方法
US7696585B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006013270A (ja) 半導体装置およびその製造方法
JP2006108439A (ja) 半導体装置
JP2005294799A (ja) 半導体装置およびその製造方法
JP4011014B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070904

R150 Certificate of patent or registration of utility model

Ref document number: 4011024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term