JP4226149B2 - Ｃｍｏｓ半導体素子およびその形成方法 - Google Patents
Ｃｍｏｓ半導体素子およびその形成方法 Download PDFInfo
- Publication number
- JP4226149B2 JP4226149B2 JP18267399A JP18267399A JP4226149B2 JP 4226149 B2 JP4226149 B2 JP 4226149B2 JP 18267399 A JP18267399 A JP 18267399A JP 18267399 A JP18267399 A JP 18267399A JP 4226149 B2 JP4226149 B2 JP 4226149B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- region
- nitride
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims 2
- 238000005121 nitriding Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000000873 masking effect Effects 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- -1 nitrogen ions Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 2
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に、半導体素子に関し、特に相補型金属酸化物半導体素子およびその形成に関するものである。
【０００２】
【従来の技術】
高性能半導体では、ポリシリコンの空乏(depletion)に伴う問題を克服するために、金属ゲートの使用に進みつつある。ポリシリコン・ゲート電極の半導体的な性質のために、ゲート内にバンドベンディング(band-bending)即ちポテンシャル井戸が発生する。キャリアは、それらの波長に匹敵する寸法内に閉じ込められる。ポリシリコン層内の電荷分布に応じて、ポリシリコンの空乏効果に起因する、ゲート電極容量（ＣP）の有限なバイアス依存性(finite bias-dependent nature)が生ずる。相補型金属酸化物半導体（ＣＭＯＳ：Complementary Metal Oxide Semiconductor）技術におけるスケーリング(scaling)に伴ってゲート酸化物が薄くなるに連れ、ゲート酸化物の容量（ＣOX）が増大するために、素子のスレシホルド電圧付近のゲート・バイアスの範囲において、ＣOXがポリシリコン・ゲート電極の容量に匹敵する程になる。その結果、望ましくない全ゲート容量（ＣG）の全体的な減少を招く。
【０００３】
この効果は、半導体素子が反転動作モードで動作する場合、更に一段と厳しくなり、ポリシリコン・ゲート電極内のキャリア濃度が１０20／ｃｍ3未満の場合、約３０％の全体的な容量の減少を生ずる可能性がある。ＣPを増加させることが可能なＰ＋ゲートのドーピングのように、過度なドーピングは、スレシホルド電圧（Ｖt）を不安定にしてしまう。
【０００４】
金属ゲートの使用により、ポリシリコンの空乏効果を排除できることは既知である。また、ポリシリコン・ゲートが高い抵抗率を有し、その結果ゲートをシリサイド化して全体的な抵抗率を低下させる必要があることも周知である。設計環境によっては、金属相互接続層が必要なために全ての部分をシリサイド化しないＳＲＡＭのように、全てのゲートをシリサイド化することができない場合や、望ましくない場合、ポリシリコン・ゲートの高い抵抗率は不利となる。加えて、完全に空乏化した絶縁物上シリコン（ＦＤＳＯＩ：fully depleted silicon on insulator）技術を用いる場合、実用的なＳＯＩの厚さのポリシリコン・ゲートの使用によって、最適なＶtを得るのは不可能である。加えて、ポリシリコン・ゲートの使用は、誘電率が高い（高−ｋ）金属酸化物誘電体の使用とは適合性がなく(inconsistent)、この場合、高−ｋ値は通常３．９以上であり、ポリシリコンからのシリコンが金属酸化物と反応し、金属酸化物ゲート誘電体の汚染を引き起こし、その高−ｋ特性に影響を及ぼす虞れがある。
【０００５】
【発明が解決しようとする課題】
ＣＭＯＳ技術では、Ｎ＋ポリおよびＰ＋ポリが、ぞれぞれ、ＮＭＯＳ素子およびＰＭＯＳ素子においてゲートとして用いられる。Ｎ＋ポリおよびＰ＋ポリは、Ｎ＋ポリ・ゲートについては４．１ｅＶの仕事関数、Ｐ＋ポリ・ゲートについては５．２ｅＶの仕事関数に対応する。現行の素子寸法では、短チャネル効果を回避するためには、１Ｅ１７／ｃｍ3以上のシリコン・チャネルのドーピングが必要である。二重ドープ・シリコン・ゲートと交換する場合、金属の仕事関数を選択する必要がある。既知の方法の１つでは、金属を選択する際に、ＮＭＯＳ素子およびＰＭＯＳ素子双方に対称的なＶtが得られるミッド・ギャップ仕事関数(mid-gap work function)を有するように選択していた。しかしながら、短チャネル効果を回避するために必要なドーピング要件のために、ミッド・ギャップ金属では、低電圧、低電力、高性能素子にはＶtが大き過ぎてしまう。したがって、ＮＭＯＳ素子およびＰＭＯＳ素子双方に低いＶtを与える方法を有することが望ましい。
【０００６】
【発明の実施の形態】
図１に、本発明の一実施例による半導体素子の構造の一部分１０を示す。この半導体素子構造は、第１導電型の第１領域３，第２導電型の第２領域５，フィールド分離領域１２，第１ゲート誘電体層１４，および第２ゲート誘電体層１６を有する半導体基板から成る。一実施例では、半導体基板は単結晶シリコン基板である。あるいは、半導体基板は、絶縁物上シリコン基板，ゲルマニウム基板，シリコン・ゲルマニウム基板，サファイア基板上シリコン等とすることも可能である。
【０００７】
一実施例では、フィールド分離領域１２は、トレンチ分離領域であり、従来のエッチングおよび化学機械式研摩技法を用いて形成する。あるいは、フィールド分離領域１２は、シリコン選択酸化（ＬＯＣＯＳ），ポリ・バッファＬＯＣＯＳ（ＢＰＬ），ポリシリコン封入選択酸化（ＰＥＬＯＸ）等のような従来からの技法を用いて形成したフィールド酸化物領域とすることも可能である。一実施例では、ゲート誘電体層１４およびゲート誘電体層１６は、熱二酸化シリコン層であり、第１領域３の一部分および第２領域５の一部分をそれぞれ熱的に酸化させることによって形成する。あるいは、ゲート誘電体層１４およびゲート誘電体層１６は、窒化シリコンの層，酸窒化シリコンの層，化学蒸着した二酸化シリコンの層，窒化した酸化物層(nitrided oxide layer)，金属酸化物のような高−ｋ誘電体物質，またはその組み合わせとすることも可能である。尚、ゲート誘電体層１４およびゲート誘電体層１６は同時に形成可能であることは認められよう。あるいは、ゲート誘電体層１４およびゲート誘電体層１６は、異なる時点に、異なるゲート誘電体物質で形成することも可能である。
【０００８】
図２において、第１領域３および第２領域５上に、導電層１８を形成する。一実施例では、導電層１８は、タンタル，タングステン，モリブデン，ジルコニウム，ハフニウム(hafnium)，バナジウム，クロム，ニオブ，チタン等のような金属層である。あるいは、導電層１８は、タンタル・シリサイド，タングステン・シリサイド，モリブデン・シリサイド，チタン・シリサイド等のような、金属シリサイド層とすることも可能である。導電層１８は、従来の化学蒸着技法またはスパッタリング技法を用いて形成可能である。
【０００９】
図３において、導電層１８上に、マスキング層２０を形成する。一実施例では、マスキング層２０は窒化シリコンの層であり、急速熱化学蒸着を用いて堆積する。あるいは、マスキング層２０は、フォトレジストの層またはポリシリコンの層とすることも可能である。
【００１０】
図４において、マスキング層２０にパターニングを行い、導電層１８の第１部分を露出させ、導電層１８の第２部分の上にあるマスキング層２０の残り部分を残留させる。次に、導電層１８の露出部分を窒化し、第１領域３上に導電性窒化物層２４を形成する。一実施例では、導電性窒化物層２４を形成するには、窒素イオン２２を導電層１８の露出部分内に注入する。尚、マスキング層２０の残り部分は、窒素イオンが導電層１８の第２部分に注入されるのを防止することは認められよう。窒素注入の後、半導体素子構造をアニールし、導電性窒化物層２４を形成する。半導体素子構造をアニールするには、従来のファーネス(furnace)または急速熱アニーリング・システムを用いることができる。フォトレジストを用いてマスキング層２０を形成する場合、アニーリングの前にこれを除去しなければならないことは認められよう。あるいは、導電性窒化物層２４は、アンモニアのような窒素雰囲気において導電層１８の露出部分をアニールすることによって、または導電層１８の露出部分を、窒素を含むプラズマに露出させることによって形成することも可能である。尚、導電層１８がタンタル，タングステン，モリブデン，ジルコニウム，ハフニウム，バナジウム，クロム，ニオブ，またはチタンの層である場合、導電性窒化物層２４は、それぞれ、窒化タンタル，窒化タングステン，窒化モリブデン，窒化ジルコニウム，窒化ハフニウム，窒化バナジウム，窒化クロム，窒化ニオブ，または窒化チタンの層となることを注記しておく。同様に、導電層１８がタンタル・シリサイド，タングステン・シリサイド，モリブデン・シリサイド，またはチタン・シリサイドの層である場合、導電性窒化物層２４は、それぞれ、窒化タンタル・シリコン，窒化タングステン・シリコン，窒化モリブデン・シリコン，または窒化チタン・シリコンの層となる。
【００１１】
図５において、導電性窒化物層２４および導電層１８の残り部分の上に、キャッピング層２６を形成する。一実施例では、キャッピング層２６は窒化シリコンの層であり、急速熱化学蒸着を用いて堆積する。あるいは、キャッピング層２６はポリシリコンの層とすることも可能であり、この場合も急速熱化学蒸着を用いて堆積する。尚、ポリシリコンを用いてキャッピング層２６を形成する場合、窒化チタンのようなバリア層を、ポリシリコン層と下地の導電性窒化物層２４および導電層１８との間に形成し、ポリシリコン層と下地の導電性金属層１８および導電性窒化物層２４との間のシリサイド化を防止しなければならない場合もあることを注記しておく。また、キャッピング層２６を用いて、後続処理の間、導電性窒化物層２４および導電層１８の残り部分の酸化を防止することは認められよう。
【００１２】
図６において、導電性窒化物層２４にパターニングを行い、第１領域３上に第１ゲート電極２３を形成し、導電層１８の残り部分にパターニングを行い、第２領域５上に第２ゲート電極２５を形成する。図６に示すように、キャッピング層２６の一部分を、第１ゲート電極２３上および第２ゲート電極２５上に残す。導電性窒化物層２４および導電層１８の残り部分は、従来のエッチング技法を用いて、同時にまたは別個の工程でパターニング可能であることは認められよう。
【００１３】
図７において、第１ゲート電極２３および第２ゲート電極２５の側壁に沿って、側壁スペーサ２８を形成する。一実施例では、側壁スペーサ２８は、窒化シリコンの側壁スペーサであり、高速熱化学蒸着および従来のエッチング技法を用いて形成する。尚、側壁スペーサ２８は、第１ゲート電極２３および第２ゲート電極２５が後続処理工程の間に酸化されるのを防止することは認められよう。加えて、第１領域３内に、第２導電型を有するソース・ドレイン領域３０を形成し、第２領域５内に、第１導電型を有するソース・ドレイン領域３４を形成し、第１領域３内に第１トランジスタ２７、そして第２領域５内に第２トランジスタ２９を形成する。尚、ゲート電極２３は、ゲート電極２５とは異なる仕事関数を有することは認められよう。例えば、第１ゲート領域３がＮ−型導電性を有し、第２領域５がＰ−型導電性を有する場合、ゲート電極２３の仕事関数は、ゲート電極２５の仕事関数よりも大きくなる。
【００１４】
図８に、本発明の別の実施例を示す。ここでは、導電性窒化物層２４を形成した後に、図４に示したマスキング層２０を除去する。次に、導電層１８の残り部分を露出させるように、導電性窒化物層２４上に第２マスキング層４０を形成する。一実施例では、マスキング層４０は窒化シリコンの層であり、急速熱化学蒸着を用いて堆積する。あるいは、マスキング層４０はフォトレジストの層またはポリシリコンの層とすることも可能である。マスキング層４０を形成した後、次いで導電層１８の残り部分を窒化して導電性窒化物層４２を形成する。一実施例では、導電層１８の残り部分に窒素イオン４１を注入し、次いで半導体素子構造１５をアニールし、導電性窒化物層４２を形成する。あるいは、アンモニアのような窒素雰囲気において導電層１８の残り部分をアニールすることによって、または導電層１８の残り部分を、窒素を含むプラズマに露出させることによって、導電性窒化物層４２を形成することも可能である。尚、導電層１８がタンタル，タングステン，モリブデン，ジルコニウム，ハフニウム，バナジウム，クロム，ニオブ，またはチタンの層である場合、導電性窒化物層４２は、それぞれ、窒化タンタル，窒化タングステン，窒化モリブデン，窒化ジルコニウム，窒化ハフニウム，窒化バナジウム，窒化クロム，窒化ニオブ，または窒化チタンの層となることを注記しておく。同様に、導電層１８がタンタル・シリサイド，タングステン・シリサイド，モリブデン・シリサイド，またはチタン・シリサイドの層である場合、導電性窒化物層４２は、それぞれ、窒化タンタル・シリコン，窒化タングステン・シリコン，窒化モリブデン・シリコン，または窒化チタン・シリコンとなる。
【００１５】
図９において、マスキング層４０を除去し、図５ないし図８において先に説明したように処理を続ける。これによって、第１領域３上に第１トランジスタ４８が形成され、第２領域５上に第２トランジスタ５０が形成される。トランジスタ４８のゲート電極４７は、導電性窒化物層２４の一部から成り、第１仕事関数値を有すること、およびトランジスタ５０のゲート電極４９は導電性窒化物層４２の一部から成り、第２の仕事関数値を有することが認められよう。例えば、トランジスタ４８は、第１仕事関数値を有する窒化タンタルのゲート電極を有するように形成することができ、トランジスタ５０は、第２の仕事関数値を有する窒化タンタルのゲート電極を有するように形成することができる。更に具体的には、第１領域３がＮ−型導電性を有し、第２領域５がＰ−型導電性を有する場合、第１トランジスタ４８の窒化タンタル・ゲート電極は、トランジスタ５０の窒化タンタル・ゲート電極よりも大きな仕事関数値を有するように形成する。尚、導電性窒化物の仕事関数は、窒素濃度が高くなる程、増大することを注記しておく。したがって、異なる窒素濃度を有する導電性窒化物層を形成することによって、異なる仕事関数を有するゲート電極を形成することができる。即ち、非化学量論的金属濃厚導電性窒化物(non-stoichiometric metal-rich conductive nitride)は、化学量論的導電性窒化物よりも小さな仕事関数を有する。何故なら、窒素濃度が低いからである。
【００１６】
本明細書に含まれるこれまでの説明および図は、本発明に関連する利点の多くを例証するものである。即ち、素子の性能を最適化するために異なる仕事関数を有するゲート電極を利用したＣＭＯＳ素子構造が開示された。
【００１７】
以上の説明から、本発明によれば、先に明記した必要性を完全に満たし、利点が得られるＣＭＯＳ素子が提供されたことが認められよう。本発明は、その具体的な実施例を参照しながら説明しかつ図示したが、本発明が例示の実施例に限定されることを意図する訳ではない。本発明の精神から逸脱することなく、変更や変形が可能であることを当業者は認めよう。
【図面の簡単な説明】
【図１】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図２】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図３】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図４】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図５】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図６】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図７】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図８】本発明の別の実施例による半導体素子を形成するために用いられる工程を示す断面図。
【図９】本発明の別の実施例による半導体素子を形成するために用いられる工程を示す断面図。
【符号の説明】
３ 第１領域
５ 第２領域
１０ 半導体素子構造
１２ フィールド分離領域
１４ 第１ゲート誘電体層
１５ 半導体素子構造
１６ 第２ゲート誘電体層
１８ 導電層
２０ マスキング層
２２ 窒素イオン
２３ 第１ゲート電極
２４ 導電性窒化物層
２５ 第２ゲート電極
２６ キャッピング層
２８ 側壁スペーサ
３０，３４ ソース・ドレイン領域
４０ 第２マスキング層
４１ 窒素イオン
４２ 導電性窒化物層
４７，４９ ゲート電極
４８，５０ トランジスタ
【発明の属する技術分野】
本発明は、一般的に、半導体素子に関し、特に相補型金属酸化物半導体素子およびその形成に関するものである。
【０００２】
【従来の技術】
高性能半導体では、ポリシリコンの空乏(depletion)に伴う問題を克服するために、金属ゲートの使用に進みつつある。ポリシリコン・ゲート電極の半導体的な性質のために、ゲート内にバンドベンディング(band-bending)即ちポテンシャル井戸が発生する。キャリアは、それらの波長に匹敵する寸法内に閉じ込められる。ポリシリコン層内の電荷分布に応じて、ポリシリコンの空乏効果に起因する、ゲート電極容量（ＣP）の有限なバイアス依存性(finite bias-dependent nature)が生ずる。相補型金属酸化物半導体（ＣＭＯＳ：Complementary Metal Oxide Semiconductor）技術におけるスケーリング(scaling)に伴ってゲート酸化物が薄くなるに連れ、ゲート酸化物の容量（ＣOX）が増大するために、素子のスレシホルド電圧付近のゲート・バイアスの範囲において、ＣOXがポリシリコン・ゲート電極の容量に匹敵する程になる。その結果、望ましくない全ゲート容量（ＣG）の全体的な減少を招く。
【０００３】
この効果は、半導体素子が反転動作モードで動作する場合、更に一段と厳しくなり、ポリシリコン・ゲート電極内のキャリア濃度が１０20／ｃｍ3未満の場合、約３０％の全体的な容量の減少を生ずる可能性がある。ＣPを増加させることが可能なＰ＋ゲートのドーピングのように、過度なドーピングは、スレシホルド電圧（Ｖt）を不安定にしてしまう。
【０００４】
金属ゲートの使用により、ポリシリコンの空乏効果を排除できることは既知である。また、ポリシリコン・ゲートが高い抵抗率を有し、その結果ゲートをシリサイド化して全体的な抵抗率を低下させる必要があることも周知である。設計環境によっては、金属相互接続層が必要なために全ての部分をシリサイド化しないＳＲＡＭのように、全てのゲートをシリサイド化することができない場合や、望ましくない場合、ポリシリコン・ゲートの高い抵抗率は不利となる。加えて、完全に空乏化した絶縁物上シリコン（ＦＤＳＯＩ：fully depleted silicon on insulator）技術を用いる場合、実用的なＳＯＩの厚さのポリシリコン・ゲートの使用によって、最適なＶtを得るのは不可能である。加えて、ポリシリコン・ゲートの使用は、誘電率が高い（高−ｋ）金属酸化物誘電体の使用とは適合性がなく(inconsistent)、この場合、高−ｋ値は通常３．９以上であり、ポリシリコンからのシリコンが金属酸化物と反応し、金属酸化物ゲート誘電体の汚染を引き起こし、その高−ｋ特性に影響を及ぼす虞れがある。
【０００５】
【発明が解決しようとする課題】
ＣＭＯＳ技術では、Ｎ＋ポリおよびＰ＋ポリが、ぞれぞれ、ＮＭＯＳ素子およびＰＭＯＳ素子においてゲートとして用いられる。Ｎ＋ポリおよびＰ＋ポリは、Ｎ＋ポリ・ゲートについては４．１ｅＶの仕事関数、Ｐ＋ポリ・ゲートについては５．２ｅＶの仕事関数に対応する。現行の素子寸法では、短チャネル効果を回避するためには、１Ｅ１７／ｃｍ3以上のシリコン・チャネルのドーピングが必要である。二重ドープ・シリコン・ゲートと交換する場合、金属の仕事関数を選択する必要がある。既知の方法の１つでは、金属を選択する際に、ＮＭＯＳ素子およびＰＭＯＳ素子双方に対称的なＶtが得られるミッド・ギャップ仕事関数(mid-gap work function)を有するように選択していた。しかしながら、短チャネル効果を回避するために必要なドーピング要件のために、ミッド・ギャップ金属では、低電圧、低電力、高性能素子にはＶtが大き過ぎてしまう。したがって、ＮＭＯＳ素子およびＰＭＯＳ素子双方に低いＶtを与える方法を有することが望ましい。
【０００６】
【発明の実施の形態】
図１に、本発明の一実施例による半導体素子の構造の一部分１０を示す。この半導体素子構造は、第１導電型の第１領域３，第２導電型の第２領域５，フィールド分離領域１２，第１ゲート誘電体層１４，および第２ゲート誘電体層１６を有する半導体基板から成る。一実施例では、半導体基板は単結晶シリコン基板である。あるいは、半導体基板は、絶縁物上シリコン基板，ゲルマニウム基板，シリコン・ゲルマニウム基板，サファイア基板上シリコン等とすることも可能である。
【０００７】
一実施例では、フィールド分離領域１２は、トレンチ分離領域であり、従来のエッチングおよび化学機械式研摩技法を用いて形成する。あるいは、フィールド分離領域１２は、シリコン選択酸化（ＬＯＣＯＳ），ポリ・バッファＬＯＣＯＳ（ＢＰＬ），ポリシリコン封入選択酸化（ＰＥＬＯＸ）等のような従来からの技法を用いて形成したフィールド酸化物領域とすることも可能である。一実施例では、ゲート誘電体層１４およびゲート誘電体層１６は、熱二酸化シリコン層であり、第１領域３の一部分および第２領域５の一部分をそれぞれ熱的に酸化させることによって形成する。あるいは、ゲート誘電体層１４およびゲート誘電体層１６は、窒化シリコンの層，酸窒化シリコンの層，化学蒸着した二酸化シリコンの層，窒化した酸化物層(nitrided oxide layer)，金属酸化物のような高−ｋ誘電体物質，またはその組み合わせとすることも可能である。尚、ゲート誘電体層１４およびゲート誘電体層１６は同時に形成可能であることは認められよう。あるいは、ゲート誘電体層１４およびゲート誘電体層１６は、異なる時点に、異なるゲート誘電体物質で形成することも可能である。
【０００８】
図２において、第１領域３および第２領域５上に、導電層１８を形成する。一実施例では、導電層１８は、タンタル，タングステン，モリブデン，ジルコニウム，ハフニウム(hafnium)，バナジウム，クロム，ニオブ，チタン等のような金属層である。あるいは、導電層１８は、タンタル・シリサイド，タングステン・シリサイド，モリブデン・シリサイド，チタン・シリサイド等のような、金属シリサイド層とすることも可能である。導電層１８は、従来の化学蒸着技法またはスパッタリング技法を用いて形成可能である。
【０００９】
図３において、導電層１８上に、マスキング層２０を形成する。一実施例では、マスキング層２０は窒化シリコンの層であり、急速熱化学蒸着を用いて堆積する。あるいは、マスキング層２０は、フォトレジストの層またはポリシリコンの層とすることも可能である。
【００１０】
図４において、マスキング層２０にパターニングを行い、導電層１８の第１部分を露出させ、導電層１８の第２部分の上にあるマスキング層２０の残り部分を残留させる。次に、導電層１８の露出部分を窒化し、第１領域３上に導電性窒化物層２４を形成する。一実施例では、導電性窒化物層２４を形成するには、窒素イオン２２を導電層１８の露出部分内に注入する。尚、マスキング層２０の残り部分は、窒素イオンが導電層１８の第２部分に注入されるのを防止することは認められよう。窒素注入の後、半導体素子構造をアニールし、導電性窒化物層２４を形成する。半導体素子構造をアニールするには、従来のファーネス(furnace)または急速熱アニーリング・システムを用いることができる。フォトレジストを用いてマスキング層２０を形成する場合、アニーリングの前にこれを除去しなければならないことは認められよう。あるいは、導電性窒化物層２４は、アンモニアのような窒素雰囲気において導電層１８の露出部分をアニールすることによって、または導電層１８の露出部分を、窒素を含むプラズマに露出させることによって形成することも可能である。尚、導電層１８がタンタル，タングステン，モリブデン，ジルコニウム，ハフニウム，バナジウム，クロム，ニオブ，またはチタンの層である場合、導電性窒化物層２４は、それぞれ、窒化タンタル，窒化タングステン，窒化モリブデン，窒化ジルコニウム，窒化ハフニウム，窒化バナジウム，窒化クロム，窒化ニオブ，または窒化チタンの層となることを注記しておく。同様に、導電層１８がタンタル・シリサイド，タングステン・シリサイド，モリブデン・シリサイド，またはチタン・シリサイドの層である場合、導電性窒化物層２４は、それぞれ、窒化タンタル・シリコン，窒化タングステン・シリコン，窒化モリブデン・シリコン，または窒化チタン・シリコンの層となる。
【００１１】
図５において、導電性窒化物層２４および導電層１８の残り部分の上に、キャッピング層２６を形成する。一実施例では、キャッピング層２６は窒化シリコンの層であり、急速熱化学蒸着を用いて堆積する。あるいは、キャッピング層２６はポリシリコンの層とすることも可能であり、この場合も急速熱化学蒸着を用いて堆積する。尚、ポリシリコンを用いてキャッピング層２６を形成する場合、窒化チタンのようなバリア層を、ポリシリコン層と下地の導電性窒化物層２４および導電層１８との間に形成し、ポリシリコン層と下地の導電性金属層１８および導電性窒化物層２４との間のシリサイド化を防止しなければならない場合もあることを注記しておく。また、キャッピング層２６を用いて、後続処理の間、導電性窒化物層２４および導電層１８の残り部分の酸化を防止することは認められよう。
【００１２】
図６において、導電性窒化物層２４にパターニングを行い、第１領域３上に第１ゲート電極２３を形成し、導電層１８の残り部分にパターニングを行い、第２領域５上に第２ゲート電極２５を形成する。図６に示すように、キャッピング層２６の一部分を、第１ゲート電極２３上および第２ゲート電極２５上に残す。導電性窒化物層２４および導電層１８の残り部分は、従来のエッチング技法を用いて、同時にまたは別個の工程でパターニング可能であることは認められよう。
【００１３】
図７において、第１ゲート電極２３および第２ゲート電極２５の側壁に沿って、側壁スペーサ２８を形成する。一実施例では、側壁スペーサ２８は、窒化シリコンの側壁スペーサであり、高速熱化学蒸着および従来のエッチング技法を用いて形成する。尚、側壁スペーサ２８は、第１ゲート電極２３および第２ゲート電極２５が後続処理工程の間に酸化されるのを防止することは認められよう。加えて、第１領域３内に、第２導電型を有するソース・ドレイン領域３０を形成し、第２領域５内に、第１導電型を有するソース・ドレイン領域３４を形成し、第１領域３内に第１トランジスタ２７、そして第２領域５内に第２トランジスタ２９を形成する。尚、ゲート電極２３は、ゲート電極２５とは異なる仕事関数を有することは認められよう。例えば、第１ゲート領域３がＮ−型導電性を有し、第２領域５がＰ−型導電性を有する場合、ゲート電極２３の仕事関数は、ゲート電極２５の仕事関数よりも大きくなる。
【００１４】
図８に、本発明の別の実施例を示す。ここでは、導電性窒化物層２４を形成した後に、図４に示したマスキング層２０を除去する。次に、導電層１８の残り部分を露出させるように、導電性窒化物層２４上に第２マスキング層４０を形成する。一実施例では、マスキング層４０は窒化シリコンの層であり、急速熱化学蒸着を用いて堆積する。あるいは、マスキング層４０はフォトレジストの層またはポリシリコンの層とすることも可能である。マスキング層４０を形成した後、次いで導電層１８の残り部分を窒化して導電性窒化物層４２を形成する。一実施例では、導電層１８の残り部分に窒素イオン４１を注入し、次いで半導体素子構造１５をアニールし、導電性窒化物層４２を形成する。あるいは、アンモニアのような窒素雰囲気において導電層１８の残り部分をアニールすることによって、または導電層１８の残り部分を、窒素を含むプラズマに露出させることによって、導電性窒化物層４２を形成することも可能である。尚、導電層１８がタンタル，タングステン，モリブデン，ジルコニウム，ハフニウム，バナジウム，クロム，ニオブ，またはチタンの層である場合、導電性窒化物層４２は、それぞれ、窒化タンタル，窒化タングステン，窒化モリブデン，窒化ジルコニウム，窒化ハフニウム，窒化バナジウム，窒化クロム，窒化ニオブ，または窒化チタンの層となることを注記しておく。同様に、導電層１８がタンタル・シリサイド，タングステン・シリサイド，モリブデン・シリサイド，またはチタン・シリサイドの層である場合、導電性窒化物層４２は、それぞれ、窒化タンタル・シリコン，窒化タングステン・シリコン，窒化モリブデン・シリコン，または窒化チタン・シリコンとなる。
【００１５】
図９において、マスキング層４０を除去し、図５ないし図８において先に説明したように処理を続ける。これによって、第１領域３上に第１トランジスタ４８が形成され、第２領域５上に第２トランジスタ５０が形成される。トランジスタ４８のゲート電極４７は、導電性窒化物層２４の一部から成り、第１仕事関数値を有すること、およびトランジスタ５０のゲート電極４９は導電性窒化物層４２の一部から成り、第２の仕事関数値を有することが認められよう。例えば、トランジスタ４８は、第１仕事関数値を有する窒化タンタルのゲート電極を有するように形成することができ、トランジスタ５０は、第２の仕事関数値を有する窒化タンタルのゲート電極を有するように形成することができる。更に具体的には、第１領域３がＮ−型導電性を有し、第２領域５がＰ−型導電性を有する場合、第１トランジスタ４８の窒化タンタル・ゲート電極は、トランジスタ５０の窒化タンタル・ゲート電極よりも大きな仕事関数値を有するように形成する。尚、導電性窒化物の仕事関数は、窒素濃度が高くなる程、増大することを注記しておく。したがって、異なる窒素濃度を有する導電性窒化物層を形成することによって、異なる仕事関数を有するゲート電極を形成することができる。即ち、非化学量論的金属濃厚導電性窒化物(non-stoichiometric metal-rich conductive nitride)は、化学量論的導電性窒化物よりも小さな仕事関数を有する。何故なら、窒素濃度が低いからである。
【００１６】
本明細書に含まれるこれまでの説明および図は、本発明に関連する利点の多くを例証するものである。即ち、素子の性能を最適化するために異なる仕事関数を有するゲート電極を利用したＣＭＯＳ素子構造が開示された。
【００１７】
以上の説明から、本発明によれば、先に明記した必要性を完全に満たし、利点が得られるＣＭＯＳ素子が提供されたことが認められよう。本発明は、その具体的な実施例を参照しながら説明しかつ図示したが、本発明が例示の実施例に限定されることを意図する訳ではない。本発明の精神から逸脱することなく、変更や変形が可能であることを当業者は認めよう。
【図面の簡単な説明】
【図１】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図２】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図３】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図４】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図５】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図６】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図７】本発明による半導体素子を形成するために用いられる工程を示す断面図。
【図８】本発明の別の実施例による半導体素子を形成するために用いられる工程を示す断面図。
【図９】本発明の別の実施例による半導体素子を形成するために用いられる工程を示す断面図。
【符号の説明】
３ 第１領域
５ 第２領域
１０ 半導体素子構造
１２ フィールド分離領域
１４ 第１ゲート誘電体層
１５ 半導体素子構造
１６ 第２ゲート誘電体層
１８ 導電層
２０ マスキング層
２２ 窒素イオン
２３ 第１ゲート電極
２４ 導電性窒化物層
２５ 第２ゲート電極
２６ キャッピング層
２８ 側壁スペーサ
３０，３４ ソース・ドレイン領域
４０ 第２マスキング層
４１ 窒素イオン
４２ 導電性窒化物層
４７，４９ ゲート電極
４８，５０ トランジスタ
Claims (8)
- 半導体素子の形成方法であって、
半導体基板を用意する段階であって、Ｎ−型の第１領域とＰ−型の第２領域とを有する前記半導体基板を用意する段階；
前記半導体基板上に導電層を形成する段階であって、前記第１領域上に第１部分を有し前記第２領域上に第２部分を有する前記導電層を形成する段階；
前記導電層の前記第１部分を窒化し、前記第１領域上に導電性窒化物層を形成する段階；
前記導電性窒化物層にパターニングを行い、前記第１領域上に第１ゲート電極を形成する段階；および
前記導電層にパターニングを行い、前記第２領域上に第２ゲート電極を形成する段階；
を具備することを特徴とする方法。 - 更に、前記導電性窒化物層は、金属濃厚窒化物層より成ることを特徴とする請求項１記載の方法。
- 更に、前記導電性窒化物層は、化学量論的窒化物層より成ることを特徴とする請求項１記載の方法。
- 前記導電性窒化物層および前記導電層が同時にパターニングされることを特徴とする請求項１記載の方法。
- 更に、前記導電層は、タンタル層より成ることを特徴とする請求項１記載の方法。
- 半導体素子であって：
Ｎ型の第１領域およびＰ型の第２領域を有する半導体基板；
前記第１領域上に設けられ、第１金属窒化物層より成る第１ゲート電極であって、第１仕事関数値を有する第１ゲート電極；および
前記第２領域上に設けられ、第２金属窒化物層より成る第２ゲート電極であって、第２仕事関数値及び前記第１金属窒化物層の窒素濃度よりも低い窒素濃度を有し、前記第２仕事関数値が前記第１仕事関数値よりも小さい、第２ゲート電極；
を具備することを特徴とする半導体素子。 - 更に、前記第１金属窒化物層は、第１窒化タンタル層より成ることを特徴とする請求項６記載の半導体素子。
- 更に、前記第２金属窒化物層は、第２窒化タンタル層より成ることを特徴とする請求項６記載の半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US107963 | 1998-06-30 | ||
| US09/107,963 US6027961A (en) | 1998-06-30 | 1998-06-30 | CMOS semiconductor devices and method of formation |
| CN99110023A CN1122307C (zh) | 1998-06-30 | 1999-06-29 | 互补金属氧化物半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031296A JP2000031296A (ja) | 2000-01-28 |
| JP4226149B2 true JP4226149B2 (ja) | 2009-02-18 |
Family
ID=25745029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18267399A Expired - Lifetime JP4226149B2 (ja) | 1998-06-30 | 1999-06-29 | Ｃｍｏｓ半導体素子およびその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6027961A (ja) |
| JP (1) | JP4226149B2 (ja) |
| CN (1) | CN1122307C (ja) |
Families Citing this family (152)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103609A (en) * | 1997-12-11 | 2000-08-15 | Lg Semicon Co., Ltd. | Method for fabricating semiconductor device |
| US6166417A (en) * | 1998-06-30 | 2000-12-26 | Intel Corporation | Complementary metal gates and a process for implementation |
| US20020008257A1 (en) * | 1998-09-30 | 2002-01-24 | John P. Barnak | Mosfet gate electrodes having performance tuned work functions and methods of making same |
| US6197668B1 (en) * | 1998-11-06 | 2001-03-06 | Advanced Micro Devices, Inc. | Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices |
| JP3361068B2 (ja) | 1998-12-22 | 2003-01-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6137145A (en) * | 1999-01-26 | 2000-10-24 | Advanced Micro Devices, Inc. | Semiconductor topography including integrated circuit gate conductors incorporating dual layers of polysilicon |
| US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6383879B1 (en) * | 1999-12-03 | 2002-05-07 | Agere Systems Guardian Corp. | Semiconductor device having a metal gate with a work function compatible with a semiconductor device |
| US6660664B1 (en) * | 2000-03-31 | 2003-12-09 | International Business Machines Corp. | Structure and method for formation of a blocked silicide resistor |
| JP2001298193A (ja) | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2001298192A (ja) * | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP4761646B2 (ja) * | 2000-04-27 | 2011-08-31 | 株式会社半導体エネルギー研究所 | 不揮発性メモリ |
| US6577531B2 (en) * | 2000-04-27 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
| US6417037B1 (en) * | 2000-07-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method of dual gate process |
| JP2002217313A (ja) * | 2000-11-30 | 2002-08-02 | Texas Instruments Inc | 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ |
| US20020072209A1 (en) * | 2000-12-11 | 2002-06-13 | Vanguard International Semiconductor Corporation | Method of forming tungsten nitride layer as metal diffusion barrier in gate structure of MOSFET device |
| KR100482745B1 (ko) * | 2000-12-29 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100387259B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6852167B2 (en) * | 2001-03-01 | 2005-02-08 | Micron Technology, Inc. | Methods, systems, and apparatus for uniform chemical-vapor depositions |
| US6410376B1 (en) | 2001-03-02 | 2002-06-25 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate dual-metal CMOS transistors for sub-0.1 μm ULSI integration |
| DE60220230T2 (de) * | 2001-04-02 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Herstellungsverfahren eines halbleiterbauelements |
| KR100399356B1 (ko) * | 2001-04-11 | 2003-09-26 | 삼성전자주식회사 | 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법 |
| US6764912B1 (en) | 2001-08-02 | 2004-07-20 | Advanced Micro Devices, Inc. | Passivation of nitride spacer |
| US6784506B2 (en) | 2001-08-28 | 2004-08-31 | Advanced Micro Devices, Inc. | Silicide process using high K-dielectrics |
| US8026161B2 (en) | 2001-08-30 | 2011-09-27 | Micron Technology, Inc. | Highly reliable amorphous high-K gate oxide ZrO2 |
| US6844203B2 (en) | 2001-08-30 | 2005-01-18 | Micron Technology, Inc. | Gate oxides, and methods of forming |
| US6794252B2 (en) * | 2001-09-28 | 2004-09-21 | Texas Instruments Incorporated | Method and system for forming dual work function gate electrodes in a semiconductor device |
| US6458695B1 (en) * | 2001-10-18 | 2002-10-01 | Chartered Semiconductor Manufacturing Ltd. | Methods to form dual metal gates by incorporating metals and their conductive oxides |
| US6555915B1 (en) * | 2001-10-22 | 2003-04-29 | Motorola, Inc. | Integrated circuit having interconnect to a substrate and method therefor |
| KR100400323B1 (ko) * | 2001-11-01 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 |
| US6495422B1 (en) * | 2001-11-09 | 2002-12-17 | Taiwan Semiconductor Manfacturing Company | Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application |
| US6858908B2 (en) * | 2001-11-30 | 2005-02-22 | Texas Instruments Incorporated | Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide |
| US6900122B2 (en) | 2001-12-20 | 2005-05-31 | Micron Technology, Inc. | Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics |
| US6953730B2 (en) * | 2001-12-20 | 2005-10-11 | Micron Technology, Inc. | Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics |
| US6767795B2 (en) | 2002-01-17 | 2004-07-27 | Micron Technology, Inc. | Highly reliable amorphous high-k gate dielectric ZrOXNY |
| US6664153B2 (en) * | 2002-02-08 | 2003-12-16 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate a single gate with dual work-functions |
| US6660577B2 (en) * | 2002-02-23 | 2003-12-09 | Taiwan Semiconductor Manufacturing Co. Ltd | Method for fabricating metal gates in deep sub-micron devices |
| US6812100B2 (en) * | 2002-03-13 | 2004-11-02 | Micron Technology, Inc. | Evaporation of Y-Si-O films for medium-k dielectrics |
| JP2003273350A (ja) * | 2002-03-15 | 2003-09-26 | Nec Corp | 半導体装置及びその製造方法 |
| US7160577B2 (en) * | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| US7045430B2 (en) | 2002-05-02 | 2006-05-16 | Micron Technology Inc. | Atomic layer-deposited LaAlO3 films for gate dielectrics |
| US7589029B2 (en) * | 2002-05-02 | 2009-09-15 | Micron Technology, Inc. | Atomic layer deposition and conversion |
| US7205218B2 (en) * | 2002-06-05 | 2007-04-17 | Micron Technology, Inc. | Method including forming gate dielectrics having multiple lanthanide oxide layers |
| US7135421B2 (en) * | 2002-06-05 | 2006-11-14 | Micron Technology, Inc. | Atomic layer-deposited hafnium aluminum oxide |
| US7067439B2 (en) | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
| US6804136B2 (en) * | 2002-06-21 | 2004-10-12 | Micron Technology, Inc. | Write once read only memory employing charge trapping in insulators |
| US7193893B2 (en) * | 2002-06-21 | 2007-03-20 | Micron Technology, Inc. | Write once read only memory employing floating gates |
| US7154140B2 (en) * | 2002-06-21 | 2006-12-26 | Micron Technology, Inc. | Write once read only memory with large work function floating gates |
| KR100476926B1 (ko) * | 2002-07-02 | 2005-03-17 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 형성방법 |
| US7221586B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
| US7847344B2 (en) * | 2002-07-08 | 2010-12-07 | Micron Technology, Inc. | Memory utilizing oxide-nitride nanolaminates |
| US7221017B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
| US6921702B2 (en) * | 2002-07-30 | 2005-07-26 | Micron Technology Inc. | Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics |
| US6884739B2 (en) * | 2002-08-15 | 2005-04-26 | Micron Technology Inc. | Lanthanide doped TiOx dielectric films by plasma oxidation |
| US6790791B2 (en) * | 2002-08-15 | 2004-09-14 | Micron Technology, Inc. | Lanthanide doped TiOx dielectric films |
| US20040036129A1 (en) * | 2002-08-22 | 2004-02-26 | Micron Technology, Inc. | Atomic layer deposition of CMOS gates with variable work functions |
| US6967154B2 (en) | 2002-08-26 | 2005-11-22 | Micron Technology, Inc. | Enhanced atomic layer deposition |
| US6891233B2 (en) * | 2002-08-26 | 2005-05-10 | Chartered Semiconductor Manufacturing Ltd. | Methods to form dual metal gates by incorporating metals and their conductive oxides |
| US7199023B2 (en) * | 2002-08-28 | 2007-04-03 | Micron Technology, Inc. | Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed |
| JP4004040B2 (ja) * | 2002-09-05 | 2007-11-07 | 株式会社東芝 | 半導体装置 |
| US6958302B2 (en) * | 2002-12-04 | 2005-10-25 | Micron Technology, Inc. | Atomic layer deposited Zr-Sn-Ti-O films using TiI4 |
| US7101813B2 (en) * | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
| US6869850B1 (en) * | 2002-12-20 | 2005-03-22 | Cypress Semiconductor Corporation | Self-aligned contact structure with raised source and drain |
| US6841441B2 (en) * | 2003-01-08 | 2005-01-11 | Chartered Semiconductor Manufacturing Ltd. | Method to produce dual gates (one metal and one poly or metal silicide) for CMOS devices using sputtered metal deposition, metallic ion implantation, or silicon implantation, and laser annealing |
| KR20050094474A (ko) * | 2003-02-03 | 2005-09-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 소자 제조 방법 |
| US7135369B2 (en) * | 2003-03-31 | 2006-11-14 | Micron Technology, Inc. | Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9 |
| US7183186B2 (en) * | 2003-04-22 | 2007-02-27 | Micro Technology, Inc. | Atomic layer deposited ZrTiO4 films |
| US6828181B2 (en) * | 2003-05-08 | 2004-12-07 | International Business Machines Corporation | Dual gate material process for CMOS technologies |
| US6864141B1 (en) * | 2003-06-03 | 2005-03-08 | Lsi Logic Corporation | Method of incorporating nitrogen into metal silicate based dielectrics by energized nitrogen ion beams |
| US20040256679A1 (en) * | 2003-06-17 | 2004-12-23 | Hu Yongjun J. | Dual work function metal gates and method of forming |
| US7220665B2 (en) * | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| JP3790237B2 (ja) * | 2003-08-26 | 2006-06-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4143505B2 (ja) * | 2003-09-03 | 2008-09-03 | 株式会社半導体理工学研究センター | Ｍｏｓ型半導体装置及びその製造方法 |
| US6872613B1 (en) * | 2003-09-04 | 2005-03-29 | Advanced Micro Devices, Inc. | Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure |
| US7217884B2 (en) | 2004-03-02 | 2007-05-15 | Southwire Company | Electrical wire and method of fabricating the electrical wire |
| US7737359B2 (en) * | 2003-09-05 | 2010-06-15 | Newire Inc. | Electrical wire and method of fabricating the electrical wire |
| US7145073B2 (en) * | 2003-09-05 | 2006-12-05 | Southwire Company | Electrical wire and method of fabricating the electrical wire |
| US20050095763A1 (en) * | 2003-10-29 | 2005-05-05 | Samavedam Srikanth B. | Method of forming an NMOS transistor and structure thereof |
| US7183221B2 (en) * | 2003-11-06 | 2007-02-27 | Texas Instruments Incorporated | Method of fabricating a semiconductor having dual gate electrodes using a composition-altered metal layer |
| US6974764B2 (en) * | 2003-11-06 | 2005-12-13 | Intel Corporation | Method for making a semiconductor device having a metal gate electrode |
| US7952118B2 (en) * | 2003-11-12 | 2011-05-31 | Samsung Electronics Co., Ltd. | Semiconductor device having different metal gate structures |
| US7064050B2 (en) * | 2003-11-28 | 2006-06-20 | International Business Machines Corporation | Metal carbide gate structure and method of fabrication |
| JP2005183783A (ja) * | 2003-12-22 | 2005-07-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2005217176A (ja) * | 2004-01-29 | 2005-08-11 | Tokyo Electron Ltd | 半導体装置および積層膜の形成方法 |
| JP2005217309A (ja) * | 2004-01-30 | 2005-08-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7018887B1 (en) * | 2004-03-01 | 2006-03-28 | Advanced Micro Devices, Inc. | Dual metal CMOS transistors with silicon-metal-silicon stacked gate electrode |
| US20050233477A1 (en) * | 2004-03-05 | 2005-10-20 | Tokyo Electron Limited | Substrate processing apparatus, substrate processing method, and program for implementing the method |
| US6921691B1 (en) * | 2004-03-18 | 2005-07-26 | Infineon Technologies Ag | Transistor with dopant-bearing metal in source and drain |
| US7323377B1 (en) | 2004-03-26 | 2008-01-29 | Cypress Semiconductor Corporation | Increasing self-aligned contact areas in integrated circuits using a disposable spacer |
| US7030001B2 (en) * | 2004-04-19 | 2006-04-18 | Freescale Semiconductor, Inc. | Method for forming a gate electrode having a metal |
| US8119210B2 (en) * | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
| US8178902B2 (en) * | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
| US7592678B2 (en) * | 2004-06-17 | 2009-09-22 | Infineon Technologies Ag | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof |
| US8399934B2 (en) | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
| US7439113B2 (en) * | 2004-07-12 | 2008-10-21 | Intel Corporation | Forming dual metal complementary metal oxide semiconductor integrated circuits |
| JP2006041339A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | Ｃｍｏｓ集積回路 |
| US7081421B2 (en) * | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
| US7494939B2 (en) * | 2004-08-31 | 2009-02-24 | Micron Technology, Inc. | Methods for forming a lanthanum-metal oxide dielectric layer |
| US7588988B2 (en) * | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| JP2006108602A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100655751B1 (ko) * | 2004-10-01 | 2006-12-11 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7344934B2 (en) * | 2004-12-06 | 2008-03-18 | Infineon Technologies Ag | CMOS transistor and method of manufacture thereof |
| US7235501B2 (en) * | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| US7253050B2 (en) * | 2004-12-20 | 2007-08-07 | Infineon Technologies Ag | Transistor device and method of manufacture thereof |
| US7402472B2 (en) * | 2005-02-25 | 2008-07-22 | Freescale Semiconductor, Inc. | Method of making a nitrided gate dielectric |
| US7332388B2 (en) * | 2005-03-08 | 2008-02-19 | Micron Technology, Inc. | Method to simultaneously form both fully silicided and partially silicided dual work function transistor gates during the manufacture of a semiconductor device, semiconductor devices, and systems including same |
| JP2006295123A (ja) * | 2005-03-18 | 2006-10-26 | Fujitsu Ltd | Ｍｏｓ電界効果半導体装置の製造方法及びｍｏｓ電界効果半導体装置 |
| US7160781B2 (en) * | 2005-03-21 | 2007-01-09 | Infineon Technologies Ag | Transistor device and methods of manufacture thereof |
| JP4982958B2 (ja) | 2005-03-24 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US7687409B2 (en) | 2005-03-29 | 2010-03-30 | Micron Technology, Inc. | Atomic layer deposited titanium silicon oxide films |
| JP4607645B2 (ja) * | 2005-04-04 | 2011-01-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2006294894A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置およびその製造方法 |
| US7361538B2 (en) * | 2005-04-14 | 2008-04-22 | Infineon Technologies Ag | Transistors and methods of manufacture thereof |
| US7662729B2 (en) * | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US20070052037A1 (en) * | 2005-09-02 | 2007-03-08 | Hongfa Luan | Semiconductor devices and methods of manufacture thereof |
| US8188551B2 (en) * | 2005-09-30 | 2012-05-29 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| US20070052036A1 (en) * | 2005-09-02 | 2007-03-08 | Hongfa Luan | Transistors and methods of manufacture thereof |
| US7462538B2 (en) * | 2005-11-15 | 2008-12-09 | Infineon Technologies Ag | Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials |
| JP4855419B2 (ja) | 2005-12-13 | 2012-01-18 | 富士通株式会社 | 半導体装置の製造方法 |
| US7495290B2 (en) | 2005-12-14 | 2009-02-24 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| US7510943B2 (en) * | 2005-12-16 | 2009-03-31 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| KR100660909B1 (ko) * | 2006-01-06 | 2006-12-26 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7709402B2 (en) * | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| US7678710B2 (en) * | 2006-03-09 | 2010-03-16 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US7837838B2 (en) * | 2006-03-09 | 2010-11-23 | Applied Materials, Inc. | Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus |
| US7645710B2 (en) * | 2006-03-09 | 2010-01-12 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| JP4828982B2 (ja) * | 2006-03-28 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20070259111A1 (en) * | 2006-05-05 | 2007-11-08 | Singh Kaushal K | Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film |
| KR100753558B1 (ko) * | 2006-08-21 | 2007-08-30 | 삼성전자주식회사 | 씨모스 트랜지스터 및 그 제조 방법 |
| US20080050898A1 (en) * | 2006-08-23 | 2008-02-28 | Hongfa Luan | Semiconductor devices and methods of manufacture thereof |
| US7563730B2 (en) | 2006-08-31 | 2009-07-21 | Micron Technology, Inc. | Hafnium lanthanide oxynitride films |
| JP5177980B2 (ja) * | 2006-09-05 | 2013-04-10 | 東京エレクトロン株式会社 | 半導体装置およびその製造方法 |
| US7700470B2 (en) * | 2006-09-22 | 2010-04-20 | Intel Corporation | Selective anisotropic wet etching of workfunction metal for semiconductor devices |
| WO2008039845A2 (en) * | 2006-09-26 | 2008-04-03 | Applied Materials, Inc. | Fluorine plasma treatment of high-k gate stack for defect passivation |
| US8039339B2 (en) * | 2007-04-23 | 2011-10-18 | Freescale Semiconductor, Inc. | Separate layer formation in a semiconductor device |
| JP5104373B2 (ja) * | 2008-02-14 | 2012-12-19 | 日本ゼオン株式会社 | 位相差板の製造方法 |
| US20090286387A1 (en) * | 2008-05-16 | 2009-11-19 | Gilmer David C | Modulation of Tantalum-Based Electrode Workfunction |
| US20100025778A1 (en) * | 2008-07-31 | 2010-02-04 | Chao-Sung Lai | Transistor structure and method of making the same |
| US8524588B2 (en) | 2008-08-18 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process |
| US7824986B2 (en) * | 2008-11-05 | 2010-11-02 | Micron Technology, Inc. | Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions |
| US9136180B2 (en) | 2011-06-01 | 2015-09-15 | Asm Ip Holding B.V. | Process for depositing electrode with high effective work function |
| TWI613822B (zh) * | 2011-09-29 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP5390654B2 (ja) * | 2012-03-08 | 2014-01-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US8772114B2 (en) * | 2012-03-30 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate semiconductor device and method of fabricating thereof |
| KR102089682B1 (ko) * | 2013-07-15 | 2020-03-16 | 삼성전자 주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP6153507B2 (ja) * | 2014-11-25 | 2017-06-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置、及び半導体装置の製造方法 |
| JP6538604B2 (ja) * | 2016-03-30 | 2019-07-03 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法および基板処理装置 |
| US10090169B1 (en) * | 2017-03-31 | 2018-10-02 | Globalfoundries Inc. | Methods of forming integrated circuit structures including opening filled with insulator in metal gate |
| US12015066B2 (en) | 2020-06-17 | 2024-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Triple layer high-k gate dielectric stack for workfunction engineering |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605947A (en) * | 1983-03-07 | 1986-08-12 | Motorola Inc. | Titanium nitride MOS device gate electrode and method of producing |
| US5268590A (en) * | 1989-12-27 | 1993-12-07 | Motorola, Inc. | CMOS device and process |
| US5457580A (en) * | 1992-08-02 | 1995-10-10 | Goldstar Co., Ltd. | Video compression/expansion apparatus for digital VCR |
| US5416043A (en) * | 1993-07-12 | 1995-05-16 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
-
1998
- 1998-06-30 US US09/107,963 patent/US6027961A/en not_active Expired - Lifetime
-
1999
- 1999-06-29 JP JP18267399A patent/JP4226149B2/ja not_active Expired - Lifetime
- 1999-06-29 CN CN99110023A patent/CN1122307C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1243336A (zh) | 2000-02-02 |
| CN1122307C (zh) | 2003-09-24 |
| JP2000031296A (ja) | 2000-01-28 |
| US6027961A (en) | 2000-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4226149B2 (ja) | Ｃｍｏｓ半導体素子およびその形成方法 | |
| US6727130B2 (en) | Method of forming a CMOS type semiconductor device having dual gates | |
| US7022559B2 (en) | MOSFET gate electrodes having performance tuned work functions and methods of making same | |
| EP1872407B1 (en) | Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled cmos devices | |
| US8154025B2 (en) | Schottky barrier CMOS device and method | |
| US7429770B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6900481B2 (en) | Non-silicon semiconductor and high-k gate dielectric metal oxide semiconductor field effect transistors | |
| US7629212B2 (en) | Doped WGe to form dual metal gates | |
| US20070026590A1 (en) | Dynamic Schottky barrier MOSFET device and method of manufacture | |
| US20070194353A1 (en) | Metal source/drain Schottky barrier silicon-on-nothing MOSFET device and method thereof | |
| US6864163B1 (en) | Fabrication of dual work-function metal gate structure for complementary field effect transistors | |
| US20080050898A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20080093666A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| JP4163164B2 (ja) | 半導体装置およびその製造方法 | |
| US6762468B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004247341A (ja) | 半導体装置 | |
| JP4011014B2 (ja) | 半導体装置およびその製造方法 | |
| TW459351B (en) | CMOS semiconductor devices and method of formation | |
| JP2658238B2 (ja) | 半導体装置 | |
| JPH01189954A (ja) | 相補型半導体装置および半導体装置の製造方法 | |
| JPH0645595A (ja) | 埋込チャネル型ｐチャネルｍｉｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080701 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080801 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080807 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080901 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080905 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4226149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |