JP6153507B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6153507B2 JP6153507B2 JP2014237566A JP2014237566A JP6153507B2 JP 6153507 B2 JP6153507 B2 JP 6153507B2 JP 2014237566 A JP2014237566 A JP 2014237566A JP 2014237566 A JP2014237566 A JP 2014237566A JP 6153507 B2 JP6153507 B2 JP 6153507B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- fin
- contact electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 278
- 238000004519 manufacturing process Methods 0.000 title description 52
- 239000002184 metal Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 238000009792 diffusion process Methods 0.000 claims description 33
- 230000015654 memory Effects 0.000 claims description 33
- 230000006870 function Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 259
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 40
- 229910052710 silicon Inorganic materials 0.000 description 40
- 239000010703 silicon Substances 0.000 description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 27
- 230000005526 G1 to G0 transition Effects 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 14
- 150000001875 compounds Chemical class 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
前記第1工程の後、前記第1のフィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、第1及び第2のゲート配線と第1の柱状半導体層と第2の柱状半導体層を形成するための第2のレジストを、前記第1のフィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記第1のフィン状半導体層をエッチングすることにより、第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成する第2工程と、
前記第2工程の後、前記第1の柱状半導体層前記第2の柱状半導体層と前記第1のダミーゲートと前記第2のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記第1の柱状半導体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に残存させ、第3のダミーゲートと第4のダミーゲートを形成する第3工程と、
前記第1のフィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第2の拡散層を形成し、前記第3のダミーゲートと前記第4のダミーゲートとの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記第2の拡散層上に金属と半導体の化合物を形成し、ソース線を形成する第4工程と、
前記第4の工程の後、層間絶縁膜を堆積し平坦化し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、第1及び第2のゲート絶縁膜となるゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、前記第1の柱状半導体層の周囲に第1のゲート配線を形成し、前記第2の柱状半導体層の周囲に第2のゲート配線を形成する第5工程と、
前記第5工程の後、露出した前記第1及び第2のゲート絶縁膜となるゲート絶縁膜を除去し、第3及び第4のゲート絶縁膜となるゲート絶縁膜を前記第1の柱状半導体層の上部周囲と前記第2の柱状半導体層の上部周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、前記第1の柱状半導体層の上部周囲に第1のコンタクト電極配線を形成し、前記第2の柱状半導体層の周囲に第3のコンタクト電極配線を形成し、前記第1の柱状半導体層と前記第2の柱状半導体層上部に露出した前記第3及び第4のゲート絶縁膜となるゲート絶縁膜を除去し、金属を堆積し、エッチバックを行い、第2のコンタクト電極配線と第4のコンタクト電極配線を形成し、前記第1のコンタクト電極配線と前記第2のコンタクト電極配線と前記第3のコンタクト電極配線と前記第4のコンタクト電極配線とをエッチングすることで、前記第1のコンタクト電極と前記第2のコンタクト電極と前記第3のコンタクト電極と前記第4のコンタクト電極を形成する第6工程と、
前記第6工程の後、第2の層間絶縁膜を堆積し、平坦化し、前記第2のコンタクト電極上部と前記第4のコンタクト電極上部を露出し、前記第2のコンタクト電極上部と前記第4のコンタクト電極上部に第1及び第2の磁気トンネル接合記憶素子を形成する第7工程と、を有することを特徴とする。
固定相のための膜143は、CoFeBが好ましい。また、トンネル障壁層のための膜144は、MgOが好ましい。また、自由層のための膜145は、CoFeBが好ましい。また、2重MgO自由層層構造としてもよい。
102.第1のレジスト
103.第1のレジスト
104.第1のフィン状シリコン層
105.第1のフィン状シリコン層
106.第1の絶縁膜
107.第2の絶縁膜
107a.第2の絶縁膜
107b.第2の絶縁膜
108.第2の絶縁膜
108a.第2の絶縁膜
108b.第2の絶縁膜
109.第1のポリシリコン
109a.第1のダミーゲート
109b.第2のダミーゲート
110.第3の絶縁膜
110a.第3の絶縁膜
110b.第3の絶縁膜
111.第2のレジスト
112.第2のレジスト
113.第1の柱状シリコン層
114.第2の柱状シリコン層
115.第1の柱状シリコン層
116.第2の柱状シリコン層
117.第4の絶縁膜
117a.第4の絶縁膜
117b.第4の絶縁膜
123.第2のポリシリコン
123a.第3のダミーゲート
123b.第4のダミーゲート
124.第2の拡散層
125.第2の拡散層
126.第5の絶縁膜
126a.第5の絶縁膜からなるサイドウォール
126b.第5の絶縁膜からなるサイドウォール
127a.金属と半導体の化合物
127b.金属と半導体の化合物
127c.金属と半導体の化合物
128a.金属と半導体の化合物
128b.金属と半導体の化合物
128c.金属と半導体の化合物
129a.金属と半導体の化合物
129b.金属と半導体の化合物
130.窒化膜
131.層間絶縁膜
132.ゲート絶縁膜
132a.第1のゲート絶縁膜
132b.第2のゲート絶縁膜
133.金属
133a.第1のゲート配線
133b.第2のゲート配線
134.ゲート絶縁膜
134a.第3のゲート絶縁膜
134b.第4のゲート絶縁膜
135.金属
135a.第1のコンタクト電極配線
135b.第3のコンタクト電極配線
136a.第2のコンタクト電極配線
136b.第4のコンタクト電極配線
137.第3のレジスト
138.第3のレジスト
139a.第1のコンタクト電極
139b.第3のコンタクト電極
139c.第1のコンタクト電極
139d.第3のコンタクト電極
140a.第2のコンタクト電極
140b.第4のコンタクト電極
140c.第2のコンタクト電極
140d.第4のコンタクト電極
141.第2の層間絶縁膜
142.下部電極のための金属
142a.下部電極
142b.下部電極
142c.下部電極
142d.下部電極
143.固定相のための膜
143a.固定相
143b.固定相
143c.固定相
143d.固定相
144.トンネル障壁層のための膜
144a.トンネル障壁層
144b.トンネル障壁層
144c.トンネル障壁層
144d.トンネル障壁層
145.自由層のための膜
145a.自由層
145b.自由層
145c.自由層
145d.自由層
146.上部電極のための金属
146a.上部電極
146b.上部電極
146c.上部電極
146d.上部電極
147.第4のレジスト
148.第4のレジスト
149.第4のレジスト
150.第4のレジスト
151.第3の層間絶縁膜
152.金属
152a.ビット線
152b.ビット線
153.第5のレジスト
154.第5のレジスト
Claims (9)
- 半導体基板上に形成された第1のフィン状半導体層と、
前記第1のフィン状半導体層の周囲に形成された第1の絶縁膜と、
前記第1のフィン状半導体層上に形成された第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成され、前記第1のフィン状半導体層に直交する方向に延在する第1のゲート配線と、
前記第1の柱状半導体層の下部に形成された第2の拡散層と、
前記第1の柱状半導体層上部周辺を取り囲む第3のゲート絶縁膜と、
前記第3のゲート絶縁膜を取り囲む金属からなる第1のコンタクト電極と、
前記第1のコンタクト電極は前記フィン状半導体層が延在する方向に対して直交する方向且つ前記第1のゲート配線が延在する方向に対して平行な方向において側壁状に形成されるのであって、
前記第1のコンタクト電極上部と前記第1の柱状半導体層上部とは電気的に接続するのであって、
前記第1の柱状半導体層上部と電気的に接続する第1の磁気トンネル接合記憶素子と、
を有することを特徴とする半導体装置。 - 前記第1のコンタクト電極の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする請求項1に記載の半導体装置。
- 前記第1のコンタクト電極の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする請求項1に記載の半導体装置。
- 前記第1のゲート配線に直交する方向に延在する前記第1の磁気トンネル接合記憶素子の上部に接続された第1のビット線を有することを特徴とする請求項1に記載の半導体装置。
- 前記第1のフィン状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成され、前記第1のフィン状半導体層に直交する方向に延在する第2のゲート配線と、
前記第2の柱状半導体層の下部に形成された前記第2の拡散層と、
前記第2の柱状半導体層上部周辺を取り囲む第4のゲート絶縁膜と、
前記第4のゲート絶縁膜を取り囲む第3のコンタクト電極と、
前記第3のコンタクト電極上部と前記第2の柱状半導体層上部とは電気的に接続するのであって、
前記第2の柱状半導体層上部と電気的に接続する第2の磁気トンネル接合記憶素子と、
前記第2の拡散層は前記第1のフィン状半導体層に更に形成されることを特徴とし、
前記第2の拡散層はソース線として機能することを特徴とする請求項4に記載の半導体装置。 - 前記第1のゲート配線と前記第2のゲート配線とは、金属からなることを特徴とする請求項5に記載の半導体装置。
- 前記第1のフィン状半導体層に直交する方向の前記第1の柱状半導体層の幅は前記第1のフィン状半導体層に直交する方向の前記第1のフィン状半導体層の幅と同じであることを特徴とする請求項5に記載の半導体装置。
- 前記第1のゲート配線の外側周囲と底部に前記第1のゲート絶縁膜をさらに有することを特徴とする請求項5に記載の半導体装置。
- 前記第1のコンタクト電極は前記フィン状半導体層が延在する方向に対して平行な方向且つ前記第1のゲート配線が延在する方向に対して直交する方向において側壁状に形成されるのであって、
前記第1のコンタクト電極の前記フィン状半導体層が延在する方向の幅は、前記第1のゲート配線の前記フィン状半導体層が延在する方向の幅と同じであることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014237566A JP6153507B2 (ja) | 2014-11-25 | 2014-11-25 | 半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014237566A JP6153507B2 (ja) | 2014-11-25 | 2014-11-25 | 半導体装置、及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014010449A Division JP5657151B1 (ja) | 2014-01-23 | 2014-01-23 | 半導体装置、及び半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016232231A Division JP6235686B2 (ja) | 2016-11-30 | 2016-11-30 | 半導体装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015138973A JP2015138973A (ja) | 2015-07-30 |
JP6153507B2 true JP6153507B2 (ja) | 2017-06-28 |
Family
ID=53769747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014237566A Active JP6153507B2 (ja) | 2014-11-25 | 2014-11-25 | 半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6153507B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027961A (en) * | 1998-06-30 | 2000-02-22 | Motorola, Inc. | CMOS semiconductor devices and method of formation |
US6891234B1 (en) * | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP2008140996A (ja) * | 2006-12-01 | 2008-06-19 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008147587A (ja) * | 2006-12-13 | 2008-06-26 | Idemitsu Kosan Co Ltd | 有機薄膜トランジスタ及び有機薄膜発光トランジスタ |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
JP5424270B2 (ja) * | 2010-05-11 | 2014-02-26 | 国立大学法人東京農工大学 | 半導体ソーラーセル |
JP5752810B2 (ja) * | 2012-05-17 | 2015-07-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
-
2014
- 2014-11-25 JP JP2014237566A patent/JP6153507B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015138973A (ja) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5657151B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
TWI738342B (zh) | 具有埋置交叉耦合互連的結構及sram位元單元 | |
US10410871B2 (en) | Semiconductor devices and methods of manufacturing the same | |
US9768186B2 (en) | Three dimensional memory device having well contact pillar and method of making thereof | |
US10304944B2 (en) | Semiconductor structure with an L-shaped bottom | |
WO2020082252A1 (en) | Three-dimensional memory devices and fabricating methods thereof | |
US20160218010A1 (en) | Method of forming minute patterns and method of manufacturing a semiconductor device using the same | |
US10685972B2 (en) | Semiconductor memory devices and methods for fabricating the same | |
JP5675003B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
CN109997226A (zh) | 三维存储器件及其形成方法 | |
US10147728B1 (en) | Semiconductor device and method for fabricating the same | |
JP5676786B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5654184B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6235686B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US9590175B2 (en) | Method for producing a semiconductor device | |
JP6153507B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5885050B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5658382B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5928962B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2015057852A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US9269583B1 (en) | Method for fabricating memory device | |
WO2015083287A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016021598A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6153507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |