WO2015083287A1 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2015083287A1 WO2015083287A1 PCT/JP2013/082838 JP2013082838W WO2015083287A1 WO 2015083287 A1 WO2015083287 A1 WO 2015083287A1 JP 2013082838 W JP2013082838 W JP 2013082838W WO 2015083287 A1 WO2015083287 A1 WO 2015083287A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gate
- semiconductor layer
- insulating film
- fin
- columnar
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 284
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 369
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 119
- 229910052710 silicon Inorganic materials 0.000 description 119
- 239000010703 silicon Substances 0.000 description 119
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
選択ゲートと、柱状半導体層との合わせずれをなくすことができ、基板上に形成されたフィン状半導体層上に柱状半導体層が形成される半導体装置の構造及び製造方法を提供することを課題とする。半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層上に形成された第１の柱状半導体層と、前記第１の柱状半導体層の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された第１の制御ゲートと、前記第１の制御ゲートは前記フィン状半導体層に直交する方向に延在するのであって、前記第１の柱状半導体層の周囲に形成され、前記第１のゲート絶縁膜より上の位置に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第１の選択ゲートと、前記第１の選択ゲートは前記フィン状半導体層に直交する方向に延在するのであって、を有することを特徴とする半導体装置により、上記課題を解決する。
Description
本発明は半導体装置及び半導体装置の製造方法に関する。
近年、メモリの集積度を高めるために、メモリセルを三次元的に配置した半導体記憶装置が提案されている（例えば、特許文献１、特許文献２を参照）。
ポリシリコン膜と酸化珪素膜を交互に形成し、メモリトランジスタの柱状の半導体を形成するためのメモリプラグホールを形成し、メモリプラグホールにアモルファスシリコン膜を堆積し、柱状のアモルファスシリコン層を形成している。その後、フォトエッチング工程により、選択ゲートトランジスタの層を分離している（例えば、特許文献１を参照）。
また、選択ゲートトランジスタの層及びワード線が分離されていることが示されている（例えば、特許文献２を参照）。
ポリシリコン膜と酸化珪素膜を交互に形成し、メモリトランジスタの柱状の半導体を形成するためのメモリプラグホールを形成し、メモリプラグホールにアモルファスシリコン膜を堆積し、柱状のアモルファスシリコン層を形成し、その後、フォトエッチング工程により、選択ゲートトランジスタの層を分離し、選択ゲートが柱状のアモルファスシリコン層を取り囲む構造にするためには、選択ゲートトランジスタの層の分離のためのフォトレジストは、柱状アモルファスシリコン層を覆う必要があり、マスク合わせ余裕が必要となり、一本の柱状のアモルファスシリコン層当たりの面積が増大する。
また、アモルファスシリコンもしくは多結晶シリコンが柱状シリコン層に用いられると、結晶粒界により、電荷の移動度が低下し、読み出し速度が低下する。
また、従来のＭＯＳトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが用いられている(非特許文献１)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためＳＧＴにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。
IEDM2007 K. Mistry et.al, pp 247-250
そこで、選択ゲートと、柱状半導体層との合わせずれをなくすことができ、基板上に形成されたフィン状半導体層上に柱状半導体層が形成される半導体装置の構造及び製造方法を提供することを目的とする。
本発明の半導体装置は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層上に形成された第１の柱状半導体層と、前記第１の柱状半導体層の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された第１の制御ゲートと、前記第１の制御ゲートは前記フィン状半導体層に直交する方向に延在するのであって、前記第１の柱状半導体層の周囲に形成され、前記第１のゲート絶縁膜より上の位置に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第１の選択ゲートと、前記第１の選択ゲートは前記フィン状半導体層に直交する方向に延在するのであって、を有することを特徴とする。
また、前記フィン状半導体層上に形成された第２の柱状半導体層と、前記第２の柱状半導体層の周囲に形成された電荷蓄積層を含む第３のゲート絶縁膜と、前記第３のゲート絶縁膜の周囲に形成された第２の制御ゲートと、前記第２の制御ゲートは前記フィン状半導体層に直交する方向に延在するのであって、前記第２の柱状半導体層の周囲に形成され、前記第３のゲート絶縁膜より上の位置に形成された第４のゲート絶縁膜と、前記第４のゲート絶縁膜の周囲に形成された第２の選択ゲートと、前記第２の選択ゲートは前記フィン状半導体層に直交する方向に延在するのであって、前記第２の柱状半導体層上部に接続された前記フィン状半導体層に直交する方向に延在するソース配線と、を有することを特徴とする。
また、前記第１のゲート絶縁膜は、電荷蓄積層として窒化膜を含むことを特徴とする。
また、前記第１の制御ゲートは、前記基板に垂直方向に２つ以上配置されることを特徴とする。
また、前記第２の制御ゲートは、前記基板に垂直方向に２つ以上配置されることを特徴とする。
また、前記第１の柱状半導体層の前記フィン状半導体層に直交する方向の幅は前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅と同じであって、前記第１の制御ゲートの周囲と底部に形成された前記第１のゲート絶縁膜と、を有することを特徴とする。
また、前記第２の柱状半導体層の前記フィン状半導体層に直交する方向の幅は前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅と同じであって、前記第２の制御ゲートの周囲と底部に形成された前記第３のゲート絶縁膜と、を有することを特徴とする。
また、前記フィン状半導体層上部の前記第１の柱状半導体層と前記第２の柱状半導体層との間に形成された第１の拡散層を有し、前記第１の柱状半導体層の上部に形成された第２の拡散層と、前記第２の柱状半導体層の上部に形成された第３の拡散層と、を有することを特徴とする。
また、前記第１の選択ゲートの周囲と底部に形成された前記第２のゲート絶縁膜と、
を有することを特徴とする。
を有することを特徴とする。
また、前記第２の選択ゲートの周囲と底部に形成された前記第４のゲート絶縁膜と、
を有することを特徴とする。
を有することを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、前記第１工程の後、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、制御ゲートと選択ゲートと第１の柱状半導体層と第２の柱状半導体層とコンタクト配線を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程と、前記第２工程の後、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程と、前記フィン状半導体層上部に第１の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成する第４工程と、前記第４工程の後、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去する第５工程と、前記第５工程の後、第１のゲート絶縁膜と第３のゲート絶縁膜となる電荷蓄積層を含む絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、ゲート導電膜を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の制御ゲートを形成し、前記第２の柱状半導体層の周囲に第２の制御ゲートを形成し、露出した前記第１のゲート絶縁膜と前記第３の絶縁膜となる前記電荷蓄積層を含む絶縁膜を除去する第６工程と、前記第６工程の後、前記第１の柱状半導体層周囲と前記第１の制御ゲート上と、前記第２の柱状半導体層周囲と前記第２の制御ゲート上に第２のゲート絶縁膜と第４のゲート絶縁膜となる絶縁膜を堆積し、ゲート導電体を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の選択ゲートを形成し、前記第２の柱状半導体層の周囲に第２の選択ゲートを形成する第７工程を有することを特徴とする。
また、前記第６工程が二回以上繰り返されることを特徴とする。
また、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化後、前記第１のポリシリコン上に第３の絶縁膜を形成することをさらに含むことを特徴とする。
また、前記第１の柱状半導体層と前記第１のダミーゲートと前記第２の柱状半導体層と前記第２のダミーゲートの周囲に第４の絶縁膜を形成後、第３のレジストを形成し、エッチバックを行い、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上部に第２の拡散層を形成し、前記第２の柱状半導体層上部に第３の拡散層を形成することを特徴とする。
本発明によれば、選択ゲートと、柱状半導体層との合わせずれをなくすことができ、基板上に形成されたフィン状半導体層上に柱状半導体層が形成される半導体装置の構造及び製造方法を提供することができる。
制御ゲート端部及び選択ゲート端部は別途加工をする必要があるが、２個のマスクで、自己整合で、フィン状半導体層、柱状半導体層、制御ゲート、選択ゲートを形成することができる。
選択ゲートと、柱状半導体層との合わせずれをなくすことができる。さらに、制御ゲートと、柱状半導体層との合わせずれをなくすことができる。従って、柱状半導体層当たりの面積を縮小することができる。
また、基板上に形成されたフィン状半導体層上に柱状半導体層が形成されるため、柱状半導体層は、単結晶であり、電荷の移動度が粒界により低下することを回避することができ、粒界により読み出し速度が低下することを回避することができる。
また、ポリシリコンで第１のダミーゲートと第２のダミーゲートと第３のダミーゲートと第４のダミーゲートとを作成し、その後、層間絶縁膜を堆積後、化学機械研磨により第１のダミーゲートと第２のダミーゲートと第３のダミーゲートと第４のダミーゲートとを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、金属を制御ゲートと選択ゲートに用いたＳＧＴ型フラッシュメモリを容易に形成できる。
また、制御ゲートの周囲と底部に形成されたゲート絶縁膜により、制御ゲートは、柱状半導体層とフィン状半導体層とから絶縁をすることができる。
また、選択ゲートの周囲と底部に形成されたゲート絶縁膜により、選択ゲートは、柱状半導体層と制御ゲートとから絶縁をすることができる。
また、フィン状半導体層の周囲に形成された第１の絶縁膜により素子分離がなされるため、第１の柱状半導体層とフィン状半導体層と第２の柱状半導体層とで、メモリストリングスを形成することができる。
以下に半導体装置の構造を図１に示す。
図１（ｂ）（ｃ）には、この半導体装置の構造が、シリコン基板１０１上に形成されたフィン状シリコン層１０４と、前記フィン状シリコン層１０４の周囲に形成された第１の絶縁膜１０６とを有することを示している。
図１（ｂ）を参照すると、前記フィン状シリコン層１０４上に形成された第１の柱状シリコン層１１３と、前記第１の柱状シリコン層１１３の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜１２７ａと、前記第１のゲート絶縁膜１２７ａの周囲に形成された第１の制御ゲート１２８ａと、前記第１のゲート絶縁膜１２７ａより上の位置に形成された第２のゲート絶縁膜１３１ａと、前記第２のゲート絶縁膜１３１ａの周囲に形成された第１の選択ゲート１３２ａと、を有する。前記第１の制御ゲート１２８ａは前記フィン状シリコン層１０４に直交する方向に延在し、前記第１の柱状シリコン層１１３の周囲に形成される。前記第１の選択ゲート１３２ａは前記フィン状シリコン層１０４に直交する方向に延在する。
また、第１のゲート絶縁膜１２７ａと第１の制御ゲート１２８ａより上の位置に、前記第１の柱状シリコン層１１３の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜１２９ａと、前記第１のゲート絶縁膜１２９ａの周囲に形成された第１の制御ゲート１３０ａと、を有する。前記第１の制御ゲート１３０ａは前記フィン状シリコン層１０４に直交する方向に延在する。前記第１の制御ゲート１２８ａ、１３０ａは、前記基板に垂直方向に２つ以上配置されている。
図１（ｃ）に示すように、前記フィン状シリコン層１０４上に形成された第２の柱状シリコン層１１４と、前記第２の柱状シリコン層１１４の周囲に形成された電荷蓄積層を含む第３のゲート絶縁膜１２７ｂと、前記第３のゲート絶縁膜１２７ｂの周囲に形成された第２の制御ゲート１２８ｂと、前記第３のゲート絶縁膜１２７ｂより上の位置に形成された第４のゲート絶縁膜１３１ｂと、前記第４のゲート絶縁膜１３１ｂの周囲に形成された第２の選択ゲート１３２ｂと、前記第２の柱状シリコン層１１４上部に接続された前記フィン状シリコン層１０４に直交する方向に延在するソース配線１３４ｂと、を有する。ここで、前記第２の制御ゲート１２８ｂは前記フィン状シリコン層１０４に直交する方向に延在し、前記第２の柱状シリコン層１１４の周囲に形成される。前記第２の選択ゲート１３２ｂは前記フィン状シリコン層１０４に直交する方向に延在する。
また、第１の柱状シリコン層１１３上部に接続されたフィン状シリコン層１０４に平行な方向に延在する第１のビット線１３４ａを有する。
また、第１のビット線１３４ａにコンタクト１４２を介して接続された、第１のビット線１３４ａに平行な方向に延在する第２のビット線１４５ａを有する。
また、第３のゲート絶縁膜１２７ｂと第２の制御ゲート１２８ｂより上の位置に、前記第２の柱状シリコン層１１４の周囲に形成された電荷蓄積層を含む第３のゲート絶縁膜１２９ｂと、前記第３のゲート絶縁膜１２９ｂの周囲に形成された第２の制御ゲート１３０ｂと、を有する。前記第２の制御ゲート１３０ｂは前記フィン状シリコン層１０４に直交する方向に延在する。前記第２の制御ゲート１２８ｂ、１３０ｂは、前記基板に垂直方向に２つ以上配置されている。
前記フィン状シリコン層１０４上部の前記第１の柱状シリコン層１１３と前記第２の柱状シリコン層１１４との間に形成された第１の拡散層１２４を有し、前記第１の柱状シリコン層１１３の上部に形成された第２の拡散層１１９と、前記第２の柱状シリコン層１１４の上部に形成された第３の拡散層１２０と、を有する。
基板上に形成されたフィン状シリコン層１０４上に第１と第２の柱状シリコン層１１３、１１４が形成されるため、第１と第２の柱状シリコン層１１３、１１４は、単結晶であり、電荷の移動度が粒界により低下することを回避することができ、粒界により読み出し速度が低下することを回避することができる。
また、フィン状シリコン層１０４の周囲に形成された第１の絶縁膜１０６により素子分離がなされるため、第１の柱状シリコン層１１３とフィン状シリコン層１０４と第２の柱状シリコン層１１４とで、メモリストリングスを形成することができる。
また、第１のゲート絶縁膜１２７ａ、第３のゲート絶縁膜１２７ｂは、電荷蓄積層として窒化膜を含むことが好ましい。酸化膜、窒化膜、酸化膜の積層構造としてもよい。
また、第１と第２の制御ゲート１２８ａ、１２８ｂの周囲と底部に形成された第１と第３のゲート絶縁膜１２７ａ、１２７ｂにより、第１の制御ゲート１２８ａ、１２８ｂは、第１と第２の柱状シリコン層１１３、１１４とフィン状シリコン層１０４とから絶縁をすることができる。
また、第１と第２の選択ゲート１３２ａ、１３２ｂの周囲と底部に形成された第２と第４のゲート絶縁膜１３１ａ、１３１ｂにより、第１と第２の選択ゲート１３２ａ、１３２ｂは、第１と第２の柱状半導体層１１３、１１４と第１と第２の制御ゲート１３０ａ、１３０ｂとから絶縁をすることができる。
後述の本発明の半導体装置の製造方法により、前記第１の柱状シリコン層１１３の前記フィン状シリコン層１０４に直交する方向の幅は前記フィン状シリコン層１０４の前記フィン状シリコン層１０４に直交する方向の幅と同じであって、前記第２の柱状シリコン層１１４の前記フィン状シリコン層１０４に直交する方向の幅は前記フィン状シリコン層１０４の前記フィン状シリコン層に直交する方向の幅１０４と同じとなる。
図１（ａ）に示すように、シリコン基板１０１上に形成されたフィン状シリコン層１０５と、前記フィン状シリコン層１０５の周囲に形成された第１の絶縁膜１０６とを有する。
図１（ｂ）に示すように、前記フィン状シリコン層１０５上に形成された第１の柱状シリコン層１１５と、前記第１の柱状シリコン層１１５の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜１２７ａと、前記第１のゲート絶縁膜１２７ａの周囲に形成された第１の制御ゲート１２８ａと、前記第１のゲート絶縁膜１２７ａより上の位置に形成された第２のゲート絶縁膜１３１ａと、前記第２のゲート絶縁膜１３１ａの周囲に形成された第１の選択ゲート１３２ａと、を有する。前記第１の制御ゲート１２８ａは前記フィン状シリコン層１０５に直交する方向に延在し、前記第１の柱状シリコン層１１５の周囲に形成される。前記第１の選択ゲート１３２ａは前記フィン状シリコン層１０５に直交する方向に延在する。
また、第１のゲート絶縁膜１２７ａと第１の制御ゲート１２８ａより上の位置に、前記第１の柱状シリコン層１１５の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜１２９ａと、前記第１のゲート絶縁膜１２９ａの周囲に形成された第１の制御ゲート１３０ａと、を有する。前記第１の制御ゲート１３０ａは前記フィン状シリコン層１０５に直交する方向に延在する。前記第１の制御ゲート１２８ａ、１３０ａは、前記基板に垂直方向に２つ以上配置されている。
図１（ｃ）に示すように、前記フィン状シリコン層１０５上に形成された第２の柱状シリコン層１１６と、前記第２の柱状シリコン層１１６の周囲に形成された電荷蓄積層を含む第３のゲート絶縁膜１２７ｂと、前記第３のゲート絶縁膜１２７ｂの周囲に形成された第２の制御ゲート１２８ｂと、前記第３のゲート絶縁膜１２７ｂより上の位置に形成された第４のゲート絶縁膜１３１ｂと、前記第４のゲート絶縁膜１３１ｂの周囲に形成された第２の選択ゲート１３２ｂと、前記第２の柱状シリコン層１１６上部に接続された前記フィン状シリコン層１０５に直交する方向に延在するソース配線１３４ｂと、を有する。前記第２の制御ゲート１２８ｂは前記フィン状シリコン層１０５に直交する方向に延在し、前記第２の柱状シリコン層１１６の周囲に形成される。前記第２の選択ゲート１３２ｂは前記フィン状シリコン層１０５に直交する方向に延在する。
また、第１の柱状シリコン層１１５上部に接続されたフィン状シリコン層１０５に平行な方向に延在する第１のビット線１３４ｃを有する。
また、第１のビット線１３４ｃにコンタクト１４３（図４６（ａ）参照）を介して接続された、第１のビット線１３４ｃに平行な方向に延在する第２のビット線１４５ｂを有する。
また、第３のゲート絶縁膜１２７ｂと第２の制御ゲート１２８ｂより上の位置に、前記第２の柱状シリコン層１１６の周囲に形成された電荷蓄積層を含む第３のゲート絶縁膜１２９ｂと、前記第３のゲート絶縁膜１２９ｂの周囲に形成された第２の制御ゲート１３０ｂと、を有する。前記第２の制御ゲート１３０ｂは前記フィン状シリコン層１０５に直交する方向に延在する。前記第２の制御ゲート１２８ｂ、１３０ｂは、前記基板に垂直方向に２つ以上配置されている。
前記フィン状シリコン層１０５上部の前記第１の柱状シリコン層１１５と前記第２の柱状シリコン層１１６との間に形成された第１の拡散層１２５（図１９（ａ）参照）を有し、前記第１の柱状シリコン層１１５の上部に形成された第２の拡散層１２１（図２４（ａ）参照）と、前記第２の柱状シリコン層１１６の上部に形成された第３の拡散層１２２と、を有する。
以下に、本発明の実施形態に係る半導体装置の構造を形成するための製造工程を、図２～図４９を参照して説明する。
まず、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程を示す。本実施例では、シリコン基板としたが、半導体であればよい。
図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２、１０３を形成する。
図３に示すように、シリコン基板１０１をエッチングし、フィン状シリコン層１０４、１０５を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
図４に示すように、第１のレジスト１０２、１０３を除去する。
図５に示すように、フィン状シリコン層１０４、１０５の周囲に第１の絶縁膜１０６を堆積する。第１の絶縁膜として高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。
図６に示すように、第１の絶縁膜１０６をエッチバックし、フィン状シリコン層１０４、１０５の上部を露出する。
以上により半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程が示された。
次に、前記第１工程の後、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、制御ゲートと選択ゲートと第１の柱状半導体層と第２の柱状半導体層とコンタクト配線を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程を示す。
図７に示すように、前記フィン状シリコン層１０４、１０５の周囲に第２の絶縁膜１０７、１０８を形成する。第２の絶縁膜１０７、１０８は、酸化膜が好ましい。
図８に示すように、前記第２の絶縁膜１０７、１０８の上に第１のポリシリコン１０９を堆積し平坦化する。
図９に示すように、前記第１のポリシリコン１０９上に第３の絶縁膜１１０を形成する。第３の絶縁膜１１０は、窒化膜が好ましい。
図１０に示すように、第１と第２の制御ゲート１２８ａ、１２８ｂ、１３０ａ、１３０ｂと第１と第２の選択ゲート１３２ａ、１３２ｂと第１の柱状シリコン層１１３、１１５と第２の柱状半導体層１１４、１１６を形成するための第２のレジスト１１１、１１２を、前記フィン状シリコン層１０４、１０５の方向に対して垂直の方向に形成する。
図１１に示すように、前記第３の絶縁膜１１０と前記第１のポリシリコン１０９と前記第２の絶縁膜１０７、１０８と前記フィン状シリコン層１０４、１０５をエッチングすることにより、第１の柱状シリコン層１１３、１１５と前記第１のポリシリコンによる第１のダミーゲート１０９ａと第２の柱状シリコン層１１４、１１６と前記第１のポリシリコンによる第２のダミーゲート１０９ｂを形成する。このとき、第３の絶縁膜１１０は、分離され、第３の絶縁膜１１０ａ、１１０ｂとなる。また、第２の絶縁膜１０７、１０８は分離され、第２の絶縁膜１０７ａ、１０７ｂ、１０８ａ、１０８ｂとなる。このとき、第２のレジスト１１１、１１２がエッチング中に除去された場合、第３の絶縁膜１１０ａ、１１０ｂがハードマスクとして機能する。第２のレジストがエッチング中に除去されないとき、第３の絶縁膜を使用しなくてもよい。
図１２に示すように、第２のレジスト１１１、１１２を除去する。
以上により、前記第１工程の後、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、制御ゲートと選択ゲートと第１の柱状半導体層と第２の柱状半導体層とコンタクト配線を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程が示された。
次に、前記第２工程の後、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程を示す。
図１３に示すように、前記第１の柱状シリコン層１１３、１１５と前記第２の柱状シリコン層１１４、１１６と前記第１のダミーゲート１０９ａと前記第２のダミーゲート１０９ｂの周囲に第４の絶縁膜１１７を形成する。
図１４に示すように、第３のレジスト１１８を形成し、エッチバックを行い、第１の柱状シリコン層１１３、１１５上部と第２の柱状シリコン層１１４、１１６上部を露出する。
図１５に示すように、砒素やリン、ボロンといった不純物の注入を行い、第１の柱状シリコン層１１３、１１５上部に第２の拡散層１１９、１２１（図２４（ａ）参照）を形成し、第２の柱状シリコン層１１４、１１６上部に第３の拡散層１２０、１２２を形成する。
図１６に示すように、第３のレジスト１１８を除去する。
図１７に示すように、第４の絶縁膜１１７の周囲に第２のポリシリコン１２３を堆積する。
図１８に示すように、第２のポリシリコン１２３をエッチングすることにより、前記第１のダミーゲート１０９ａと前記第１の柱状シリコン層１１３、１１５と前記第２のダミーゲート１０９ｂと前記第２の柱状シリコン層１１４、１１６の側壁に残存させ、第３のダミーゲート１２３ａと第４のダミーゲート１２３ｂを形成する。このとき、第４の絶縁膜１１７は分離され、第４の絶縁膜１１７ａ、１１７ｂとなってもよい。
以上により、前記第２工程の後、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程が示された。
次に、前記フィン状半導体層上部に第１の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成する第４工程を示す。
図１９に示すように、不純物を導入し、前記フィン状半導体層１０４、１０５上部に第１の拡散層１２４、１２５を形成する。ｎ型拡散層のときは、砒素やリンを導入することが好ましい。ｐ型拡散層のときは、ボロンを導入することが好ましい。拡散層形成は、後述の第５の絶縁膜からなるサイドウォール形成後に行ってもよい。
図２０に示すように、前記第３のダミーゲート１２３ａと前記第４のダミーゲート１２３ｂとの周囲に、第５の絶縁膜２２５を形成する。第５の絶縁膜２２５は、窒化膜が好ましい。この後、第５の絶縁膜２２５をエッチングし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、第１の拡散層１２４、１２５上に金属と半導体の化合物層を形成してもよい。
以上により、前記フィン状半導体層上部に第１の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成する第４工程が示された。
次に、前記第４工程の後、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去する第５工程を示す。
図２１に示すように、層間絶縁膜１２６を堆積する。コンタクトストッパ膜を用いてもよい。
図２２に示すように、化学機械研磨し、前記第１のダミーゲート１０９ａと前記第２のダミーゲート１０９ｂと前記第３のダミーゲート１２３ａと前記第４のダミーゲート１２３ｂとの上部を露出する。
図２３に示すように、前記第１のダミーゲート１０９ａと前記第２のダミーゲート１０９ｂと前記第３のダミーゲート１２３ａと前記第４のダミーゲート１２３ｂとを除去する。
図２４に示すように、前記第２の絶縁膜１０７ａ、１０７ｂ、１０８ａ、１０８ｂと前記第４の絶縁膜１１７ａ、１１７ｂを除去する。
以上により、前記第４工程の後、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去する第５工程が示された。
次に、前記第５工程の後、第１のゲート絶縁膜と第３のゲート絶縁膜となる電荷蓄積層を含む絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、ゲート導電膜を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の制御ゲートを形成し、前記第２の柱状半導体層の周囲に第２の制御ゲートを形成し、露出した前記第１のゲート絶縁膜と前記第３の絶縁膜となる前記電荷蓄積層を含む絶縁膜を除去する第６工程を示す。
図２５に示すように、第１のゲート絶縁膜１２７ａと第３のゲート絶縁膜１２７ｂとなる電荷蓄積層を含む絶縁膜１２７を前記第１の柱状シリコン層１１３、１１５の周囲と前記第２の柱状シリコン層１１４、１１６の周囲と前記第５の絶縁膜２２５の内側に形成する。電荷蓄積層を含む絶縁膜１２７は、窒化膜を含むことが好ましい。また、酸化膜、窒化膜、酸化膜の積層構造としてもよい。
図２６に示すように、ゲート導電膜１２８を堆積する。ゲート導電膜１２８は、金属であることが好ましい。
図２７に示すように、ゲート導電膜１２８のエッチバックを行い、前記第１の柱状シリコン層１１３、１１５の周囲に第１の制御ゲート１２８ａを形成し、前記第２の柱状シリコン層１１４、１１６の周囲に第２の制御ゲート１２８ｂを形成する。
図２８に示すように、露出した第１のゲート絶縁膜１２７ａと第３のゲート絶縁膜１２７ｂとなる電荷蓄積層を含む絶縁膜１２７を除去する。絶縁膜１２７は分離され、第１のゲート絶縁膜１２７ａと第３のゲート絶縁膜１２７ｂとなる。
以上により、前記第５工程の後、第１のゲート絶縁膜と第３のゲート絶縁膜となる電荷蓄積層を含む絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、ゲート導電膜を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の制御ゲートを形成し、前記第２の柱状半導体層の周囲に第２の制御ゲートを形成し、露出した前記第１のゲート絶縁膜と前記第３の絶縁膜となる前記電荷蓄積層を含む絶縁膜を除去する第６工程が示された。
次に、第６工程を繰り返し、第１の制御ゲートが、基板に垂直方向に２つ以上形成され、第２の制御ゲートが、基板に垂直方向に２つ以上形成される工程を示す。
図２９に示すように、第１のゲート絶縁膜１２９ａと第３のゲート絶縁膜１２９ｂとなる電荷蓄積層を含む絶縁膜１２９を、第１の制御ゲート１２８ａ、第２の制御ゲート１２８ｂの上と、前記第１の柱状シリコン層１１３、１１５の周囲と前記第２の柱状シリコン層１１４、１１６の周囲と前記第５の絶縁膜２２５の内側に形成する。電荷蓄積層を含む絶縁膜１２９は、窒化膜を含むことが好ましい。また、酸化膜、窒化膜、酸化膜の積層構造としてもよい。
図３０に示すように、ゲート導電膜１３０を堆積する。ゲート導電膜１３０は、金属であることが好ましい。
図３１に示すように、ゲート導電膜１３０のエッチバックを行い、前記第１の柱状シリコン層１１３、１１５の周囲に第１の制御ゲート１３０ａを形成し、前記第２の柱状シリコン層１１４、１１６の周囲に第２の制御ゲート１３０ｂを形成する。
図３２に示すように、露出した第１のゲート絶縁膜１２９ａと第３のゲート絶縁膜１２９ｂとなる電荷蓄積層を含む絶縁膜１２９を除去する。絶縁膜１２９は分離され、第１のゲート絶縁膜１２９ａと第３のゲート絶縁膜１２９ｂとなる。
以上により、第６工程を繰り返し、第１の制御ゲートが、基板に垂直方向に２つ以上形成され、第２の制御ゲートが、基板に垂直方向に２つ以上形成される工程が示された。第１と第２の制御ゲートを基板に垂直方向に４つ以上形成するには、第６工程を４回繰り返せばよい。
次に、前記第６工程の後、前記第１の柱状半導体層周囲と前記第１の制御ゲート上と、前記第２の柱状半導体層周囲と前記第２の制御ゲート上に第２のゲート絶縁膜と第４のゲート絶縁膜となる絶縁膜を堆積し、ゲート導電体を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の選択ゲートを形成し、前記第２の柱状半導体層の周囲に第２の選択ゲートを形成する第７工程を示す。
図３３に示すように、第１の柱状シリコン層１１３、１１５周囲と第１の制御ゲート１３０ａ上と、第２の柱状シリコン層１１４、１１６周囲と第２の制御ゲート１３０ｂ上に第２のゲート絶縁膜１３１ａと第４のゲート絶縁膜１３１ｂとなる絶縁膜１３１を堆積する。
図３４に示すように、ゲート導電膜１３２を堆積する。ゲート導電膜１３２は、金属であることが好ましい。
図３５に示すように、エッチバックを行い、第１の柱状シリコン層１１３、１１５の周囲に第１の選択ゲート１３２ａを形成し、第２の柱状シリコン層１１４、１１６の周囲に第２の選択ゲート１３２ｂを形成する。
以上により、前記第６工程の後、前記第１の柱状半導体層周囲と前記第１の制御ゲート上と、前記第２の柱状半導体層周囲と前記第２の制御ゲート上に第２のゲート絶縁膜と第４のゲート絶縁膜となる絶縁膜を堆積し、ゲート導電体を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の選択ゲートを形成し、前記第２の柱状半導体層の周囲に第２の選択ゲートを形成する第７工程が示された。
次に、配線層を形成する工程を示す。
図３６に示すように、第２の層間絶縁膜１３３を堆積する。
図３７に示すように、平坦化を行い、第１の柱状シリコン層１１３、１１５上部と、第２の柱状シリコン層１１４、１１６上部を露出する。
図３８に示すように、金属１３４を堆積する。
図３９に示すように、第１のビット線１３４ａ、１３４ｃ、ソース配線１３４ｂのための第４のレジスト１３５、１３６、１３７を形成する。
図４０に示すように、金属１３４をエッチングし、第１のビット線１３４ａ、１３４ｃ、ソース配線１３４ｂを形成する。
図４１に示すように、第４のレジスト１３５、１３６、１３７を除去する。
図４２に示すように、第３の層間絶縁膜１３８を形成する。
図４３に示すように、コンタクトを形成するための第５のレジスト１３９を形成する。
図４４に示すように、第３の層間絶縁膜１３８をエッチングし、コンタクト孔１４０、１４１を形成する。
図４５に示すように、第５のレジスト１３９を除去する。
図４６に示すように、金属１４５を堆積する。このとき、コンタクト孔１４０、１４１に金属が埋め込まれ、コンタクト１４２、１４３が形成される。
図４７に示すように、第２のビット線１４５ａ、１４５ｂを形成するための第６のレジスト１４６、１４７を形成する。
図４８に示すように、金属１４５をエッチングし、第２のビット線１４５ａ、１４５ｂを形成する。
図４９に示すように、第５のレジスト１３９を除去する。
以上により、配線層を形成する工程が示された。
以上により、本発明の実施形態に係る半導体装置の構造を形成するための製造工程が示された。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．シリコン基板
１０２．第１のレジスト
１０３．第１のレジスト
１０４．フィン状シリコン層
１０５．フィン状シリコン層
１０６．第１の絶縁膜
１０７．第２の絶縁膜
１０７ａ．第２の絶縁膜
１０７ｂ．第２の絶縁膜
１０８．第２の絶縁膜
１０８ａ．第２の絶縁膜
１０８ｂ．第２の絶縁膜
１０９．第１のポリシリコン
１０９ａ．第１のダミーゲート
１０９ｂ．第２のダミーゲート
１１０．第３の絶縁膜
１１０ａ．第３の絶縁膜
１１０ｂ．第３の絶縁膜
１１１．第２のレジスト
１１２．第２のレジスト
１１３．第１の柱状シリコン層
１１４．第２の柱状シリコン層
１１５．第１の柱状シリコン層
１１６．第２の柱状シリコン層
１１７．第４の絶縁膜
１１７ａ．第４の絶縁膜
１１７ｂ．第４の絶縁膜
１１８．第３のレジスト
１１９．第２の拡散層
１２０．第３の拡散層
１２１．第２の拡散層
１２２．第３の拡散層
１２３．第２のポリシリコン
１２３ａ．第３のダミーゲート
１２３ｂ．第４のダミーゲート
１２４．第１の拡散層
１２５．第１の拡散層
１２６．層間絶縁膜
１２７．絶縁膜
１２７ａ．第１のゲート絶縁膜
１２７ｂ．第３のゲート絶縁膜
１２８．ゲート導電膜
１２８ａ．第１の制御ゲート
１２８ｂ．第２の制御ゲート
１２９．絶縁膜
１２９ａ．第１のゲート絶縁膜
１２９ｂ．第３のゲート絶縁膜
１３０．ゲート導電膜
１３０ａ．第１の制御ゲート
１３０ｂ．第２の制御ゲート
１３１．絶縁膜
１３１ａ．第２のゲート絶縁膜
１３１ｂ．第４のゲート絶縁膜
１３２．ゲート導電膜
１３２ａ．第１の選択ゲート
１３２ｂ．第２の選択ゲート
１３３．第２の層間絶縁膜
１３４．金属
１３４ａ．第１のビット線
１３４ｂ．ソース配線
１３４ｃ．第１のビット線
１３５．第４のレジスト
１３６．第４のレジスト
１３７．第４のレジスト
１３８．第３の層間絶縁膜
１３９．第５のレジスト
１４０．コンタクト孔
１４１．コンタクト孔
１４２．コンタクト
１４３．コンタクト
１４５．金属
１４５ａ．第２のビット線
１４５ｂ．第２のビット線
１４６．第６のレジスト
１４７．第６のレジスト
２２５．第５の絶縁膜
１０２．第１のレジスト
１０３．第１のレジスト
１０４．フィン状シリコン層
１０５．フィン状シリコン層
１０６．第１の絶縁膜
１０７．第２の絶縁膜
１０７ａ．第２の絶縁膜
１０７ｂ．第２の絶縁膜
１０８．第２の絶縁膜
１０８ａ．第２の絶縁膜
１０８ｂ．第２の絶縁膜
１０９．第１のポリシリコン
１０９ａ．第１のダミーゲート
１０９ｂ．第２のダミーゲート
１１０．第３の絶縁膜
１１０ａ．第３の絶縁膜
１１０ｂ．第３の絶縁膜
１１１．第２のレジスト
１１２．第２のレジスト
１１３．第１の柱状シリコン層
１１４．第２の柱状シリコン層
１１５．第１の柱状シリコン層
１１６．第２の柱状シリコン層
１１７．第４の絶縁膜
１１７ａ．第４の絶縁膜
１１７ｂ．第４の絶縁膜
１１８．第３のレジスト
１１９．第２の拡散層
１２０．第３の拡散層
１２１．第２の拡散層
１２２．第３の拡散層
１２３．第２のポリシリコン
１２３ａ．第３のダミーゲート
１２３ｂ．第４のダミーゲート
１２４．第１の拡散層
１２５．第１の拡散層
１２６．層間絶縁膜
１２７．絶縁膜
１２７ａ．第１のゲート絶縁膜
１２７ｂ．第３のゲート絶縁膜
１２８．ゲート導電膜
１２８ａ．第１の制御ゲート
１２８ｂ．第２の制御ゲート
１２９．絶縁膜
１２９ａ．第１のゲート絶縁膜
１２９ｂ．第３のゲート絶縁膜
１３０．ゲート導電膜
１３０ａ．第１の制御ゲート
１３０ｂ．第２の制御ゲート
１３１．絶縁膜
１３１ａ．第２のゲート絶縁膜
１３１ｂ．第４のゲート絶縁膜
１３２．ゲート導電膜
１３２ａ．第１の選択ゲート
１３２ｂ．第２の選択ゲート
１３３．第２の層間絶縁膜
１３４．金属
１３４ａ．第１のビット線
１３４ｂ．ソース配線
１３４ｃ．第１のビット線
１３５．第４のレジスト
１３６．第４のレジスト
１３７．第４のレジスト
１３８．第３の層間絶縁膜
１３９．第５のレジスト
１４０．コンタクト孔
１４１．コンタクト孔
１４２．コンタクト
１４３．コンタクト
１４５．金属
１４５ａ．第２のビット線
１４５ｂ．第２のビット線
１４６．第６のレジスト
１４７．第６のレジスト
２２５．第５の絶縁膜
Claims (14)
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第１の絶縁膜と、
前記フィン状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の周囲に形成された電荷蓄積層を含む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲に形成された第１の制御ゲートと、ここで、前記第１の制御ゲートは前記フィン状半導体層に直交する方向に延在し、
前記第１の柱状半導体層の周囲に形成され、前記第１のゲート絶縁膜より上の位置に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲に形成された第１の選択ゲートと、ここで、前記第１の選択ゲートは前記フィン状半導体層に直交する方向に延在し、
を有することを特徴とする半導体装置。 - 前記フィン状半導体層上に形成された第２の柱状半導体層と、
前記第２の柱状半導体層の周囲に形成された電荷蓄積層を含む第３のゲート絶縁膜と、
前記第３のゲート絶縁膜の周囲に形成された第２の制御ゲートと、ここで、前記第２の制御ゲートは前記フィン状半導体層に直交する方向に延在し、
前記第２の柱状半導体層の周囲に形成され、前記第３のゲート絶縁膜より上の位置に形成された第４のゲート絶縁膜と、
前記第４のゲート絶縁膜の周囲に形成された第２の選択ゲートと、ここで、前記第２の選択ゲートは前記フィン状半導体層に直交する方向に延在し、
前記第２の柱状半導体層上部に接続された前記フィン状半導体層に直交する方向に延在するソース配線と、
を有することを特徴とする請求項１に記載の半導体装置。 - 前記第１のゲート絶縁膜は、電荷蓄積層として窒化膜を含むことを特徴とする請求項１または２に記載の半導体装置。
- 前記第１の制御ゲートは、前記基板に垂直方向に２つ以上配置されることを特徴とする請求項１に記載の半導体装置。
- 前記第２の制御ゲートは、前記基板に垂直方向に２つ以上配置されることを特徴とする請求項２に記載の半導体装置。
- 前記第１の柱状半導体層の前記フィン状半導体層に直交する方向の幅は、前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅と同じであって、
前記第１の制御ゲートの周囲と底部に形成された前記第１のゲート絶縁膜と、
を有することを特徴とする請求項１または２に記載の半導体装置。 - 前記第２の柱状半導体層の前記フィン状半導体層に直交する方向の幅は、前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅と同じであって、
前記第２の制御ゲートの周囲と底部に形成された前記第３のゲート絶縁膜と、
を有することを特徴とする請求項２に記載の半導体装置。 - 前記フィン状半導体層上部の前記第１の柱状半導体層と前記第２の柱状半導体層との間に形成された第１の拡散層を有し、
前記第１の柱状半導体層の上部に形成された第２の拡散層と、前記第２の柱状半導体層の上部に形成された第３の拡散層と、
を有することを特徴とする請求項２に記載の半導体装置。 - 前記第１の選択ゲートの周囲と底部に形成された前記第２のゲート絶縁膜と、
を有することを特徴とする請求項１または２に記載の半導体装置。 - 前記第２の選択ゲートの周囲と底部に形成された前記第４のゲート絶縁膜と、
を有することを特徴とする請求項２に記載の半導体装置。 - 半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、
前記第１工程の後、
前記フィン状半導体層の周囲に第２の絶縁膜を形成し、
前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、
制御ゲートと選択ゲートと第１の柱状半導体層と第２の柱状半導体層とコンタクト配線を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、
前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、第１の柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと第２の柱状半導体層と前記第１のポリシリコンによる第２のダミーゲートを形成する第２工程と、
前記第２工程の後、前記第１の柱状半導体層と前記第２の柱状半導体層と前記第１のダミーゲートと前記第２のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し、エッチングをすることにより、前記第１のダミーゲートと前記第１の柱状半導体層と前記第２のダミーゲートと前記第２の柱状半導体層の側壁に残存させ、第３のダミーゲートと第４のダミーゲートを形成する第３工程と、
前記フィン状半導体層上部に第１の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成する第４工程と、
前記第４工程の後、層間絶縁膜を堆積し平坦化し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとの上部を露出し、前記第１のダミーゲートと前記第２のダミーゲートと前記第３のダミーゲートと前記第４のダミーゲートとを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去する第５工程と、
前記第５工程の後、
第１のゲート絶縁膜と第３のゲート絶縁膜となる電荷蓄積層を含む絶縁膜を前記第１の柱状半導体層の周囲と前記第２の柱状半導体層の周囲と前記第５の絶縁膜の内側に形成し、ゲート導電膜を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の制御ゲートを形成し、前記第２の柱状半導体層の周囲に第２の制御ゲートを形成し、露出した前記第１のゲート絶縁膜と前記第３の絶縁膜となる前記電荷蓄積層を含む絶縁膜を除去する第６工程と、
前記第６工程の後、
前記第１の柱状半導体層周囲と前記第１の制御ゲート上と、前記第２の柱状半導体層周囲と前記第２の制御ゲート上に第２のゲート絶縁膜と第４のゲート絶縁膜となる絶縁膜を堆積し、ゲート導電体を堆積し、エッチバックを行い、前記第１の柱状半導体層の周囲に第１の選択ゲートを形成し、前記第２の柱状半導体層の周囲に第２の選択ゲートを形成する第７工程を有することを特徴とする半導体装置の製造方法。 - 前記第６工程が二回以上繰り返されることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化後、前記第１のポリシリコン上に第３の絶縁膜を形成することをさらに含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記第１の柱状半導体層と前記第１のダミーゲートと前記第２の柱状半導体層と前記第２のダミーゲートの周囲に第４の絶縁膜を形成後、第３のレジストを形成し、エッチバックを行い、前記第１の柱状半導体層上部と前記第２の柱状半導体層上部を露出し、前記第１の柱状半導体層上部に第２の拡散層を形成し、前記第２の柱状半導体層上部に第３の拡散層を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2013/082838 WO2015083287A1 (ja) | 2013-12-06 | 2013-12-06 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2013/082838 WO2015083287A1 (ja) | 2013-12-06 | 2013-12-06 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2015083287A1 true WO2015083287A1 (ja) | 2015-06-11 |
Family
ID=53273079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2013/082838 WO2015083287A1 (ja) | 2013-12-06 | 2013-12-06 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2015083287A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021274A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 半導体装置 |
| WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
| WO2013080378A1 (ja) * | 2011-12-02 | 2013-06-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
| WO2013171908A1 (ja) * | 2012-05-18 | 2013-11-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
-
2013
- 2013-12-06 WO PCT/JP2013/082838 patent/WO2015083287A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021274A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 半導体装置 |
| WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
| WO2013080378A1 (ja) * | 2011-12-02 | 2013-06-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
| WO2013171908A1 (ja) * | 2012-05-18 | 2013-11-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741571B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| US9991271B2 (en) | Integrated circuit device including vertical memory device and method of manufacturing the same | |
| TWI772378B (zh) | 積體電路元件及其製造方法 | |
| TWI693681B (zh) | 濕氣阻擋結構、護環以及具有上述的半導體元件 | |
| US9087861B2 (en) | Methods of manufacturing a semiconductor device | |
| KR102193493B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9543155B2 (en) | Method of forming minute patterns and method of manufacturing a semiconductor device using the same | |
| CN106057867B (zh) | 半导体器件 | |
| CN108511447B (zh) | 垂直存储器件 | |
| US20180096935A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| US20170200718A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| TW201719769A (zh) | 鰭式場效電晶體的製作方法 | |
| US10644158B2 (en) | Semiconductor device including fin field effect transistor and method of manufacturing the same | |
| KR102496973B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10515979B2 (en) | Three-dimensional semiconductor devices with inclined gate electrodes | |
| KR20120023968A (ko) | 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| KR20180138381A (ko) | 수직형 메모리 장치 | |
| US20180277564A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| TW201724281A (zh) | 鰭式場效電晶體的製作方法 | |
| TW201830704A (zh) | 垂直場效電晶體與鞍形鰭式場效電晶體的整合 | |
| KR20200062673A (ko) | 수직형 메모리 장치의 제조 방법 | |
| US10121735B2 (en) | Method of designing a layout of a semiconductor device, and a semiconductor device including a fin | |
| JP5676786B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| TWI771954B (zh) | 記憶體陣列與其形成方法 | |
| US20190035805A1 (en) | Vertical memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13898569 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 13898569 Country of ref document: EP Kind code of ref document: A1 |