WO2013171908A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2013171908A1
WO2013171908A1 PCT/JP2012/062857 JP2012062857W WO2013171908A1 WO 2013171908 A1 WO2013171908 A1 WO 2013171908A1 JP 2012062857 W JP2012062857 W JP 2012062857W WO 2013171908 A1 WO2013171908 A1 WO 2013171908A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon layer
fin
polysilicon gate
polysilicon
insulating film
Prior art date
Application number
PCT/JP2012/062857
Other languages
English (en)
French (fr)
Inventor
舛岡　富士雄
広記 中村
Original Assignee
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニサンティス エレクトロニクス シンガポール プライベート リミテッド filed Critical ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
Priority to KR1020137030545A priority Critical patent/KR20140009509A/ko
Priority to PCT/JP2012/062857 priority patent/WO2013171908A1/ja
Priority to CN201280024037.7A priority patent/CN103548125A/zh
Priority to JP2013552773A priority patent/JP5662590B2/ja
Priority to TW102116729A priority patent/TW201349312A/zh
Publication of WO2013171908A1 publication Critical patent/WO2013171908A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Definitions

  • the present invention relates to a semiconductor device manufacturing method and a semiconductor device.
  • SGT Surrounding Gate Transistor
  • a metal gate last process for creating a metal gate after a high-temperature process has been put into practical use in order to achieve both a metal gate process and a high-temperature process at the time of manufacture (for example, see Non-Patent Document 1). reference). That is, in a conventional MOS transistor, after forming a gate with polysilicon, an interlayer insulating film is deposited on the polysilicon, and the polysilicon gate is exposed by CMP (Chemical Mechanical Polishing). And after processing the polysilicon gate by etching, it is manufactured by a manufacturing method of depositing metal.
  • CMP Chemical Mechanical Polishing
  • the conventional MOS transistor uses the first insulating film.
  • a first insulating film is formed around one fin-shaped semiconductor layer, and then the first insulating film is etched back to form a fin-shaped semiconductor.
  • the parasitic capacitance between the gate wiring and the substrate is reduced.
  • the SGT it is necessary to use the first insulating film in order to reduce the parasitic capacitance generated between the gate wiring and the substrate.
  • the SGT includes a columnar semiconductor layer in addition to the fin-shaped semiconductor layer, some device is required to form the columnar semiconductor layer.
  • contact holes for a columnar silicon layer are formed by etching using a mask, and then a contact hole for a planar silicon layer and a gate wiring is formed by etching using a mask.
  • a contact hole for a planar silicon layer and a gate wiring is formed by etching using a mask.
  • JP-A-2-71556 Japanese Patent Laid-Open No. 2-188966 Japanese Patent Laid-Open No. 3-145761 JP 2011-258780 A
  • the present invention has been made in view of the above-described circumstances, reduces a parasitic capacitance generated between a gate wiring and a substrate, is a gate last process, and uses only one mask for contact.
  • An object of the present invention is to provide a manufacturing method of the above and a semiconductor device obtained thereby.
  • a method for manufacturing a semiconductor device includes: A fin-like silicon layer is formed on a silicon substrate, a first insulating film is formed around the fin-like silicon layer, a columnar silicon layer is formed on the fin-like silicon layer, and the diameter of the fin-like silicon layer is A first step of forming it to be equal to the width; Subsequent to the first step, a second step of implanting impurities into the upper part of the columnar silicon layer, the upper part of the fin-like silicon layer, and the lower part of the columnar silicon layer to form a diffusion layer, Subsequent to the second step, a gate insulating film, a polysilicon gate electrode, a polysilicon gate wiring, and a polysilicon gate pad are formed, and the gate insulating film covers the periphery and top of the columnar silicon layer.
  • a silicon gate electrode covers the gate insulating film, and the polysilicon gate electrode, and the upper surface of the polysilicon after forming the polysilicon gate wiring and the polysilicon gate pad are formed on the diffusion on the columnar silicon layer.
  • a third step in which the width of the polysilicon gate electrode and the polysilicon gate pad is wider than the width of the polysilicon gate wiring, the position being higher than the gate insulating film located on the layer;
  • an interlayer insulating film is deposited, the polysilicon gate electrode, the polysilicon gate wiring, and the polysilicon gate pad are exposed, and the polysilicon gate electrode and the polysilicon gate are exposed.
  • a fifth step of forming so as to extend in a direction orthogonal to the fin-like silicon layer Following the fifth step, a sixth step of forming a contact directly connecting the diffusion layer above the columnar silicon layer, It is characterized by that.
  • Forming a first resist for forming a fin-like silicon layer on the silicon substrate etching the silicon substrate with the first resist to form the fin-like silicon layer; Removing the first resist; Depositing a first insulating film around the fin-like silicon layer, etching back the first insulating film, exposing an upper portion of the fin-like silicon layer; A second resist is formed so as to be orthogonal to the fin-like silicon layer, the fin-like silicon layer is etched using the second resist, and the second resist is removed to thereby remove the fin Forming the columnar silicon layer so that a portion where the columnar silicon layer and the second resist are orthogonal to each other is the columnar silicon layer; It is preferable.
  • a second oxide film is deposited from above, a first nitride film is formed on the second oxide film, and the first nitride film is etched to remain in a sidewall shape, After that, by implanting impurities, a diffusion layer is formed in the upper part of the columnar silicon layer and the upper part of the fin-like silicon layer, and the first nitride film and the second oxide film are removed, and thereafter Heat treatment, It is preferable.
  • a gate insulating film is formed, polysilicon is deposited, and the upper surface of the polysilicon after planarizing the polysilicon is flattened so as to be higher than the gate insulating film on the diffusion layer above the columnar silicon layer.
  • a second nitride film is deposited, a third resist for forming a polysilicon gate electrode, a polysilicon gate wiring, and a polysilicon gate pad is formed, the second nitride film is etched, and the polysilicon is etched. Etching, forming the polysilicon gate electrode, the polysilicon gate wiring and the polysilicon gate pad, etching the gate insulating film, and removing the third resist; It is preferable.
  • a third nitride film is deposited, and the third nitride film is etched to leave it in a sidewall shape, and then a metal layer is deposited, and silicide is added to the diffusion layer above the fin-like silicon layer. It is preferable to form in the upper part.
  • a fourth nitride film is deposited, an interlayer insulating film is deposited and planarized, and the polysilicon gate electrode, the polysilicon gate wiring and the polysilicon gate pad are exposed, and the polysilicon gate electrode and the polysilicon gate are exposed.
  • the columnar silicon is removed by removing the wiring and the polysilicon gate pad, embedding a metal in a portion where the polysilicon gate electrode and the polysilicon gate wiring and the polysilicon gate pad existed, and etching the metal. It is preferable that the gate insulating film on the diffusion layer in the upper part of the layer is exposed to form the metal gate electrode, the metal gate wiring, and the metal gate pad.
  • the columnar shape is formed.
  • contact holes are formed on the silicon layer and the metal gate pad.
  • a semiconductor device provides: A fin-like silicon layer formed on a silicon substrate; A first insulating film formed around the fin-like silicon layer; A columnar silicon layer formed on the fin-like silicon layer; The columnar silicon layer has the same diameter as the fin-shaped silicon layer, and a diffusion layer formed on the fin-shaped silicon layer and on the columnar silicon layer; A diffusion layer formed on top of the columnar silicon layer; A silicide formed on top of a diffusion layer on top of the fin-like silicon layer; A gate insulating film formed around the columnar silicon layer; A metal gate electrode formed around the gate insulating film; A metal gate wiring extending in a direction orthogonal to the fin-like silicon layer connected to the metal gate electrode; A metal gate pad connected to the metal gate wiring, The width of the metal gate electrode and the width of the metal gate pad are wider than the width of the metal gate wiring, A contact formed on the diffusion layer formed on the columnar silicon layer; and The diffusion layer formed on the columnar silicon layer and the contact are directly connected. It
  • a method for manufacturing a semiconductor device which is a gate last process, which can reduce parasitic capacitance generated between a gate wiring and a substrate, and a semiconductor device obtained thereby.
  • FIG. (A) is a plan view of the semiconductor device according to the present invention
  • (b) is a cross-sectional view taken along line XX ′ in (a)
  • (c) is taken along line YY ′ in (a).
  • FIG. (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • (A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A) is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention, (b) is sectional drawing in the XX 'line of (a), (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • A is a top view for demonstrating the manufacturing method of the semiconductor device based on this invention,
  • (b) is sectional drawing in the XX 'line of (a),
  • (c) is (a).
  • FIG. 6 is a sectional view taken along line YY ′.
  • a manufacturing method in which a fin-like silicon layer is formed on a silicon substrate, a first insulating film is formed around the fin-like silicon layer, and a columnar silicon layer is formed on the fin-like silicon layer will be described.
  • a first resist 102 for forming a fin-like silicon layer is formed on a silicon substrate 101.
  • the silicon substrate 101 is etched to form a fin-like silicon layer 103.
  • the fin-like silicon layer is formed using a resist as a mask, but a hard mask such as an oxide film or a nitride film may be used instead of the resist.
  • the first resist 102 is removed.
  • a first insulating film 104 made of an oxide is deposited around the fin-like silicon layer 103.
  • an oxide film formed by high-density plasma or an oxide film formed by low-pressure chemical vapor deposition can be used instead of such a deposition method.
  • the first insulating film 104 is etched back to expose the upper portion of the fin-like silicon layer 103.
  • the process up to here is the same as the manufacturing method of the fin-like silicon layer of Patent Document 2.
  • a second resist 105 is formed so as to be orthogonal to the fin-like silicon layer 103.
  • a portion where the fin-like silicon layer 103 and the resist 105 are orthogonal to each other becomes a columnar silicon layer. Since a line-shaped resist can be used in this way, there is a low possibility that the resist will collapse after pattern formation, and the process is stable.
  • the fin-like silicon layer 103 is formed by etching.
  • the diameter of the columnar silicon layer 106 is equal to the width of the fin-like silicon layer 103.
  • a columnar silicon layer 106 is formed on the fin-shaped silicon layer 103, and a first insulating film 104 is formed around the fin-shaped silicon layer 103.
  • the second resist 105 is removed.
  • a second oxide film 107 is deposited to form a first nitride film 108.
  • the first nitride film 108 may be formed in a sidewall shape on the sidewall of the columnar silicon layer.
  • the first nitride film 108 is etched to remain in a sidewall shape.
  • impurities such as arsenic, phosphorus, and boron are implanted to form the diffusion layer 110 on the columnar silicon layer and the diffusion layers 109 and 111 on the fin-like silicon layer 103.
  • the first nitride film 108 and the second oxide film 107 are removed.
  • a method of manufacturing a polysilicon gate electrode, a polysilicon gate wiring, and a polysilicon gate pad with polysilicon will be described.
  • the polysilicon gate electrode, the polysilicon gate wiring, and the polysilicon gate pad are exposed by CMP (Chemical Mechanical Polishing), so that the upper part of the columnar silicon layer is not exposed by CMP. It is necessary to make it.
  • a gate insulating film 113 is formed, polysilicon 114 is deposited, and the surface thereof is flattened.
  • the upper surface of the polysilicon 114 after planarization is positioned higher than the gate insulating film 113 on the diffusion layer 110 above the columnar silicon layer 106. Accordingly, after depositing the interlayer insulating film, when the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c are exposed by CMP, the upper portion of the columnar silicon layer is not exposed by CMP. .
  • a second nitride film 115 is deposited.
  • the second nitride film 115 indicates that when silicide is formed on the fin-like silicon layer 103, silicide is formed on the polysilicon gate electrode 114a, polysilicon gate wiring 114b, and polysilicon gate pad 114c. It is for preventing.
  • a third resist 116 for forming the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c is formed.
  • the portion serving as the gate wiring is orthogonal to the fin-like silicon layer 103 in order to reduce the parasitic capacitance generated between the gate wiring and the substrate.
  • the width of the polysilicon gate electrode 114a and the width of the polysilicon gate pad 114c are preferably wider than the width of the polysilicon gate wiring 114b.
  • a second nitride film 115 is formed by etching.
  • the polysilicon 114 is etched to form a polysilicon gate electrode 114a, a polysilicon gate wiring 114b, and a polysilicon gate pad 114c.
  • the bottom portion of the gate insulating film 113 is removed by etching.
  • the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c are formed of polysilicon.
  • the upper surface of the polysilicon after the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c is formed is higher than the gate insulating film 113 on the diffusion layer 110 on the columnar silicon layer 106. It has become.
  • silicide on the fin-like silicon layer will be described. This method is characterized in that no silicide is formed in the diffusion layer 110 above the polysilicon gate electrode 114 a, the polysilicon gate wiring 114 b, the polysilicon gate pad 114 c, and the columnar silicon layer 106. Note that formation of silicide in the diffusion layer 110 above the columnar silicon layer 106 is not preferable because the number of manufacturing steps increases.
  • a third nitride film 117 is deposited.
  • the third nitride film 117 is etched to remain in a sidewall shape.
  • a metal such as nickel or cobalt is deposited to form a silicide 118 on the diffusion layer 112 above the fin-like silicon layer 103.
  • the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c are covered with the third nitride film 117 and the second nitride film 115, and the diffusion layer 110 on the columnar silicon layer 106 is Since it is covered with the gate insulating film 113, the polysilicon gate electrode 114a, and the polysilicon gate wiring 114b, no silicide is formed.
  • silicide is formed on the fin-like silicon layer 103.
  • the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c are exposed by CMP, and the polysilicon gate electrode 114a is exposed.
  • a method of manufacturing a gate last in which metal is deposited after removing the polysilicon gate wiring 114b and the polysilicon gate pad 114c by etching will be described.
  • a fourth nitride film 119 is deposited to protect the silicide 118.
  • an interlayer insulating film 120 is deposited and the surface thereof is planarized by CMP.
  • the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c are exposed by CMP.
  • the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c are etched.
  • the metal 121 is deposited and the surface thereof is flattened, and the metal 121 is applied to the portion where the polysilicon gate electrode 114a, the polysilicon gate wiring 114b, and the polysilicon gate pad 114c existed. Embed. It is preferable to use atomic layer deposition for the embedding here.
  • the metal 121 is etched to expose the gate insulating film 113 on the diffusion layer 110 above the columnar silicon layer 106. Thereby, the metal gate electrode 121a, the metal gate wiring 121b, and the metal gate pad 121c are formed.
  • the above process is a method of manufacturing a semiconductor device by gate last in which after depositing an interlayer insulating film, a polysilicon gate is exposed by CMP, the polysilicon gate is etched, and then a metal layer is deposited.
  • the fifth nitride film 122 is thicker than half the width of the polysilicon gate wiring 114b, half the width of the polysilicon gate electrode 114a, and the width of the polysilicon gate pad 114c. Deposit so that it is thinner than half.
  • contact holes 123 and 124 are formed on the columnar silicon layer 106 and the metal gate pad 121c.
  • the fifth nitride film 122 and the gate insulating film 113 at the bottom of the contact holes 123 and 124 are removed. This eliminates the need for a mask for the contact hole 123 above the columnar silicon layer and the contact hole 124 above the metal gate pad 121c.
  • a fourth resist 125 for forming the contact hole 126 is formed on the fin-like silicon layer 103.
  • a contact hole 126 is formed by etching the fifth nitride film 122 and the interlayer insulating film 120.
  • the fourth resist 125 is removed.
  • the fifth nitride film 122, the fourth nitride film 119, and the gate insulating film 113 are etched to expose the silicide 118 and the diffusion layer 110.
  • the gate insulating film 113 is etched to expose the silicide 118 and the diffusion layer 110.
  • metal is deposited to form contacts 127, 128, and 129.
  • contacts 127, 128, and 129 can be formed in the semiconductor device. According to this manufacturing method, since no silicide is formed in the diffusion layer 110 above the columnar silicon layer 106, the contact 128 and the diffusion layer 110 above the columnar silicon layer 106 are directly connected.
  • a method for forming the metal wiring layer will be described. That is, first, as shown in FIG. 36, a metal 130 is deposited.
  • fifth resists 131, 132, 133 for forming metal wiring are formed.
  • the metal 130 is etched to form metal wirings 134, 135, and 136.
  • the fifth resists 131, 132, and 133 are removed.
  • metal wirings 134, 135, and 136 that are metal wiring layers are formed.
  • FIG. 1 shows a semiconductor device manufactured by the manufacturing method described above.
  • the semiconductor device shown in FIG. 1 is formed on a fin-like silicon layer 103 formed on a substrate 101, a first insulating film 104 formed around the fin-like silicon layer 103, and the fin-like silicon layer 103.
  • the columnar silicon layer 106 and the diameter of the columnar silicon layer 106 are equal to the width of the fin-like silicon layer 103, and include a diffusion layer 112 formed at the upper part of the fin-like silicon layer 103 and the lower part of the columnar silicon layer 106.
  • the semiconductor device shown in FIG. 1 further includes a diffusion layer 110 formed above the columnar silicon layer 106, a silicide 118 formed above the diffusion layer 112 above the fin-like silicon layer 103, and the columnar silicon layer 106.
  • a wiring 121b and a metal gate pad 121c connected to the metal gate wiring 121b are provided.
  • the width of the metal gate electrode 121a and the metal gate pad 121c is wider than the width of the metal gate wiring 121b.
  • the semiconductor device shown in FIG. 1 includes a contact 128 formed on the diffusion layer 110 and a structure in which the diffusion layer 110 and the contact 128 are directly connected.
  • the embodiment of the present invention is a gate last process that can reduce the parasitic capacitance generated between the gate wiring and the substrate, and is an SGT that uses only one mask for contact. A manufacturing method and the structure of SGT obtained thereby are provided.
  • the fin-like silicon layer 103, the first insulating film 104, and the columnar silicon layer 106 can be easily formed because the conventional FINFET manufacturing method is used as a base. Can do.
  • silicide is formed on the columnar silicon layer.
  • the deposition temperature of polysilicon is higher than the temperature for forming silicide, the silicide is formed after forming the polysilicon gate. It will be necessary. For this reason, when silicide is formed on the silicon pillar, after forming the polysilicon gate, a hole is formed in the upper portion of the polysilicon gate electrode, a sidewall of the insulating film is formed on the sidewall of the hole, and further silicide is formed.
  • the process of forming and filling an insulating film in the opened hole has a drawback of increasing the number of manufacturing steps.
  • the diffusion layer is formed before the polysilicon gate electrode 114a and the polysilicon gate wiring 114b are formed, the columnar silicon layer 106 is covered with the polysilicon gate electrode 114a, and the silicide is finned. It is formed only on the upper portion of the silicon layer 103. Then, after forming a gate with polysilicon and further depositing an interlayer insulating film 120, the polysilicon gate is exposed by CMP (Chemical Mechanical Polishing), and the polysilicon gate is etched. Thereafter, a metal gate last manufacturing method of depositing metal can be used. Therefore, according to this method for manufacturing a semiconductor device, an SGT having a metal gate can be easily manufactured.
  • CMP Chemical Mechanical Polishing
  • the width of the polysilicon gate electrode 114a and the polysilicon gate pad 114c is wider than the width of the polysilicon gate wiring 114b, and after forming the metal gate, in the hole formed by etching the polysilicon gate, A fifth nitride film 122 that is thicker than half the width of the polysilicon gate wiring 114b, half the width of the polysilicon gate electrode 114a, and thinner than half the width of the polysilicon gate pad 114c is deposited.
  • the contact holes 123 and 124 can be formed on the columnar silicon layer 106 and the metal gate pad 121c. Therefore, the contact holes in the columnar silicon layer, which are required in the conventional SGT manufacturing method, are masked. The process of etching using is eliminated. That is, only one mask for contact formation can be provided.
  • Metal gate wiring 121c Metal gate pad 122. Fifth nitride film 123. Contact hole 124. Contact hole 125. Fourth resist 126. Contact hole 127. Contact 128. Contact 129. Contact 130. Metal 131. Fifth resist 132. Fifth resist 133. Fifth resist 134. Metal wiring 135. Metal wiring 136. Metal wiring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

　半導体装置の製造方法は、フィン状シリコン層（103）の周囲に第一の絶縁膜（104）を形成し、フィン状シリコン層の上部に柱状シリコン層（106）を形成する工程と、柱状シリコン層上部とフィン状シリコン層上部と柱状シリコン層下部とに不純物を注入し拡散層を形成する工程と、ゲート絶縁膜、ポリシリコンゲート電極（114a）、ポリシリコンゲート配線（114b）、及びポリシリコンゲートパッド（114c）を形成する工程とを備える。ポリシリコンゲート電極とポリシリコンゲートパッドの幅はポリシリコンゲート配線の幅より広くされている。その後、層間絶縁膜（120）を堆積すると共に、ポリシリコンゲート電極及びポリシリコンゲート配線を露出させ、ポリシリコンゲート電極及びポリシリコンゲート配線をエッチングした後、金属層（121）を堆積し、金属ゲート電極（121a）と金属ゲート配線（121b）とを形成する工程と、コンタクトを形成する工程と、を備える。

Description

半導体装置の製造方法及び半導体装置
　本発明は、半導体装置の製造方法及び半導体装置に関する。
　半導体集積回路、中でもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難となるため、必要な電流量を確保することが必要になるために回路の占有面積を小さくすることが困難となることがあった。このような事情の下、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、ＳＧＴと略す。）が提案された（例えば、特許文献１～３を参照）。　
　このように、ゲート電極にポリシリコンではなくメタルを用いることにより、空乏化を抑制することができ、かつ、ゲート電極を低抵抗化することができる。しかしながら、このような場合では、メタルゲートを形成した後の工程において、常にメタルゲートによるメタル汚染を考慮した製造工程にすることが必要となる。
　また、従来のＭＯＳトランジスタにおいて、その製造時におけるメタルゲートプロセスと高温プロセスとを両立させるため、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実用化されている（例えば、非特許文献１を参照）。
　即ち、従来、ＭＯＳトランジスタは、ポリシリコンでゲートを作成した後、ポリシリコンの上から層間絶縁膜を堆積し、ＣＭＰ（化学機械研磨）によりポリシリコンゲートを露出する。そして、そのポリシリコンゲートをエッチングで加工した後、メタルを堆積する製造方法によって製造されている。このため、ＳＧＴにおいても、メタルゲートプロセスと高温プロセスとを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いることが必要となる。ＳＧＴでは、柱状シリコン層の上部がゲートよりも高い位置にあるため、メタルゲートラストプロセスを用いるにあたって何らかの工夫が必要となる。
　また、ゲート配線と基板間の寄生容量を低減するために、従来のＭＯＳトランジスタでは、第１の絶縁膜を用いている。例えば、ＦＩＮＦＥＴ（例えば、非特許文献２を参照）では、１つのフィン状半導体層の周囲に第１の絶縁膜を形成し、続いて、その第１の絶縁膜をエッチバックし、フィン状半導体層を露出させることで、ゲート配線と基板間の寄生容量を低減している。このため、ＳＧＴにおいてもゲート配線と基板との間に生じる寄生容量を低減するために、第１の絶縁膜を用いることが必要となる。なお、ＳＧＴは、フィン状半導体層に加え、さらに柱状半導体層を備えているため、柱状半導体層を形成するために何らかの工夫が必要となる。
　また、従来のＳＧＴの製造工程において、柱状シリコン層のコンタクト孔をマスクを用いてエッチングにより形成した後、平面状シリコン層とゲート配線のためのコンタクト孔をマスクを用いてエッチングにより形成している（例えば、特許文献４を参照）。即ち、従来は、コンタクトのために２つのマスクが使用されている。
特開平２－７１５５６号公報 特開平２－１８８９６６号公報 特開平３－１４５７６１号公報 特開２０１１－２５８７８０号公報
A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging, IEDM2007 K.Mistry et.al, pp 247-250 High performance 22/20nm FinFET CMOS devices with advanced high-K/metal gate scheme, IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.
　本発明は、上述した事情に鑑みなされたものであり、ゲート配線と基板との間に生じる寄生容量を低減し、ゲートラストプロセスであって、コンタクトのためのマスクを一枚のみ使用する半導体装置の製造方法、及び、それにより得られる半導体装置を提供することを目的とする。
　本発明の第１の観点に係る半導体装置の製造方法は、
　シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層をその直径が前記フィン状シリコン層の幅と等しくなるように形成する第１工程と、
　前記第１工程に続いて、前記柱状シリコン層上部、前記フィン状シリコン層上部、及び前記柱状シリコン層下部にそれぞれ不純物を注入し拡散層を形成する第２工程と、
　前記第２工程に続いて、ゲート絶縁膜、ポリシリコンゲート電極、ポリシリコンゲート配線、及びポリシリコンゲートパッドを作成するとともに、前記ゲート絶縁膜が前記柱状シリコン層の周囲と上部を覆い、前記ポリシリコンゲート電極が前記ゲート絶縁膜を覆い、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドとを形成した後のポリシリコンの上面とを、前記柱状シリコン層上部の前記拡散層上に位置する前記ゲート絶縁膜よりも高い位置とし、前記ポリシリコンゲート電極と前記ポリシリコンゲートパッドの幅とは前記ポリシリコンゲート配線の幅よりも広くする第３工程と、
　前記第３工程に続いて、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第４工程と、
　前記第４工程に続いて、層間絶縁膜を堆積し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとを露出し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとをエッチングし、その後、金属層を堆積し、金属ゲート電極、金属ゲート配線及び金属ゲートパッドを形成するとともに、前記金属ゲート配線は、前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在させるように形成する第５工程と、
　前記第５工程に続いて、前記柱状シリコン層上部の前記拡散層を直接接続するコンタクトを形成する第６工程と、を有する、
　ことを特徴とする。
　前記シリコン基板上にフィン状シリコン層を形成するための第１のレジストを形成し、前記第１のレジストを用いて、前記シリコン基板をエッチングし、前記フィン状シリコン層を形成し、その後に前記第１のレジストを除去し、
　前記フィン状シリコン層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出させ、
　前記フィン状シリコン層に直交するように第２のレジストを形成し、前記第２のレジストを用いて、前記フィン状シリコン層をエッチングすると共に、前記第２のレジストを除去することにより、前記フィン状シリコン層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるように前記柱状シリコン層を形成する、
　ことが好ましい。
　前記シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層とを有する構造の上から、第２の酸化膜を堆積し、前記第２の酸化膜上に第１の窒化膜を形成し、前記第１の窒化膜をエッチングすることにより、サイドウォール状に残存させ、
　その後、不純物を注入することで、前記柱状シリコン層上部と前記フィン状シリコン層上部とに拡散層を形成すると共に、前記第１の窒化膜と前記第２の酸化膜とを除去し、しかる後に熱処理を行う、
　ことが好ましい。
　また、前記シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層と、前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、前記柱状シリコン層の上部に形成された拡散層と、を有する構造において、
　ゲート絶縁膜を形成し、ポリシリコンを堆積すると共に、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置になるように平坦化し、
　第２の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線とポリシリコンゲートパッドを形成するための第３のレジストを形成し、前記第２の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドを形成し、前記ゲート絶縁膜をエッチングし、第３のレジストを除去する、
　ことが好ましい。
　第３の窒化膜を堆積し、前記第３の窒化膜をエッチングすることで、サイドウォール状に残存させた後、金属層を堆積し、シリサイドを前記フィン状シリコン層の上部にある拡散層の上部に形成する、ことが好ましい。
　第４の窒化膜を堆積し、層間絶縁膜を堆積すると共に平坦化し、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを露出させ、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドが存在していた部分に金属を埋めこみ、前記金属をエッチングすることにより、前記柱状シリコン層上部における前記拡散層上のゲート絶縁膜を露出させ、前記金属ゲート電極、前記金属ゲート配線及び前記金属ゲートパッドを形成する、ことが好ましい。
　前記ポリシリコンゲート配線の幅の半分よりも厚く、前記ポリシリコンゲート電極の幅の半分、かつ、前記ポリシリコンゲートパッドの幅の半分よりも薄い第５の窒化膜を堆積することにより、前記柱状シリコン層上と前記金属ゲートパッド上とにコンタクト孔を形成する、ことが好ましい。
　本発明の第２の観点に係る半導体装置は、
　シリコン基板上に形成されたフィン状シリコン層と、
　前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、
　前記フィン状シリコン層上に形成された柱状シリコン層と、
　前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、前記フィン状シリコン層の上部と前記柱状シリコン層の下部とに形成された拡散層と、
　前記柱状シリコン層の上部に形成された拡散層と、
　前記フィン状シリコン層の上部にある拡散層の上部に形成されたシリサイドと、
　前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
　前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
　前記金属ゲート配線に接続された金属ゲートパッドと、を有し、
　前記金属ゲート電極の幅と前記金属ゲートパッドの幅とは前記金属ゲート配線の幅よりも広くされており、
　前記柱状シリコン層上部に形成された前記拡散層上に形成されたコンタクトと、をさらに有し、
　前記柱状シリコン層上部に形成された前記拡散層と前記コンタクトとは直接接続されている、
　ことを特徴とする。
　本発明によれば、ゲート配線と基板との間に生じる寄生容量を低減しうる、ゲートラストプロセスである半導体装置の製造方法、及び、それにより得られる半導体装置を提供することができる。
（ａ）は本発明に係る半導体装置の平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ－Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。
　本発明の実施形態に係る半導体装置の製造方法、及び、その製造方法により得られる半導体装置を、図面を参照しながら説明する。
　以下、シリコン基板上にフィン状シリコン層を形成し、フィン状シリコン層の周囲に第１の絶縁膜を形成し、フィン状シリコン層の上部に柱状シリコン層を形成する製造方法について説明する。
　まず、図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。
　次に、図３に示すように、シリコン基板１０１をエッチングすることで、フィン状シリコン層１０３を形成する。ここでは、レジストをマスクとしてフィン状シリコン層を形成したが、レジストに代えて、酸化膜や窒化膜などのハードマスクを用いることもできる。
　続いて、図４に示すように、第１のレジスト１０２を除去する。
　続いて、図５に示すように、フィン状シリコン層１０３の周囲に、酸化物からなる第１の絶縁膜１０４を堆積することで形成する。第１の絶縁膜としては、このような堆積法によることに代えて、高密度プラズマによる酸化膜や、低圧化学気相堆積による酸化膜を用いることもできる。
　続いて、図６に示すように、第１の絶縁膜１０４をエッチバックし、フィン状シリコン層１０３の上部を露出させる。ここまでは、特許文献２のフィン状シリコン層の製法と同様である。
　続いて、図７に示すように、フィン状シリコン層１０３に直交するように第２のレジスト１０５を形成する。フィン状シリコン層１０３とレジスト１０５とが直交する部分が柱状シリコン層となる。このようにライン状のレジストを用いることができるため、パターン形成後にレジストが倒れ込む可能性が低く、安定したプロセスとなる。
　続いて、図８に示すように、フィン状シリコン層１０３をエッチングにより成形する。これにより、フィン状シリコン層１０３と第２のレジスト１０５とが直交する部分が柱状シリコン層１０６となる。このため、柱状シリコン層１０６の直径は、フィン状シリコン層１０３の幅と等しくなる。そしてこの結果、フィン状シリコン層１０３の上部に柱状シリコン層１０６が形成され、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４が形成される構造となる。
　続いて、図９に示すように、第２のレジスト１０５を除去する。
　以下、柱状シリコン層上部とフィン状シリコン層の上部と柱状シリコン層下部とに不純物を注入し、拡散層を形成する方法について説明する。
　即ち、まず、図１０に示すように、第２の酸化膜１０７を堆積し、第１の窒化膜１０８を形成する。ここでは、柱状シリコン層の側壁に不純物が注入されることが防止できればよいので、第１の窒化膜１０８は、柱状シリコン層側壁にサイドウォール状に形成されればよい。この後、柱状シリコン層の上部は、ゲート絶縁膜及びポリシリコンゲート電極によって覆われるので、そのように覆われる前に、柱状シリコン層の上部に拡散層を形成することがよい。
　続いて、図１１に示すように、第１の窒化膜１０８をエッチングし、サイドウォール状に残存させる。
　続いて、図１２に示すように、砒素、リン、ボロンなどの不純物を注入し、柱状シリコン層上部に拡散層１１０、フィン状シリコン層１０３の上部に拡散層１０９、１１１を形成する。
　続いて、図１３に示すように、第１の窒化膜１０８と第２の酸化膜１０７とを除去する。
　続いて、図１４を参照して、熱処理を行う。フィン状シリコン層１０３上部の拡散層１０９、１１１は互いに接触し、拡散層１１２が形成される。以上の工程を経ることで、柱状シリコン層１０６の上部とフィン状シリコン層１０３の上部と柱状シリコン層１０６の下部とに不純物が注入され、拡散層１１０、１１２が形成される。
　以下、ポリシリコンでポリシリコンゲート電極、ポリシリコンゲート配線及びポリシリコンゲートパッドを作製する方法について説明する。この方法では、層間絶縁膜を堆積した後、ＣＭＰ（化学機械研磨）により、ポリシリコンゲート電極、ポリシリコンゲート配線及びポリシリコンゲートパッドを露出するため、ＣＭＰにより柱状シリコン層の上部が露出しないようにすることが必要となる。
　即ち、まず、図１５に示すように、ゲート絶縁膜１１３を形成し、ポリシリコン１１４を堆積すると共に、その表面を平坦化する。平坦化後のポリシリコン１１４の上面は、柱状シリコン層１０６の上部にある拡散層１１０上のゲート絶縁膜１１３よりも高い位置となるようにする。これにより、層間絶縁膜を堆積した後、ＣＭＰによりポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃを露出させたときに、ＣＭＰによって柱状シリコン層の上部が露出しないようになる。
　続いて、第２の窒化膜１１５を堆積する。この第２の窒化膜１１５は、シリサイドをフィン状シリコン層１０３の上部に形成するとき、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃの上部にシリサイドが形成されることを防止するためのものである。
　続いて、図１６に示すように、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃを形成するための第３のレジスト１１６を形成する。ポリシリコンゲートパッド１１４ｃは、ゲート配線と基板との間に生じる寄生容量を低減させるため、フィン状シリコン層１０３に対してゲート配線となる部分が直交することが望ましい。また、ポリシリコンゲート電極１１４ａの幅とポリシリコンゲートパッド１１４ｃの幅とは、ポリシリコンゲート配線１１４ｂの幅よりも広いことが好ましい。
　続いて、図１７に示すように、第２の窒化膜１１５をエッチングによって形成する。
　続いて、図１８に示すように、ポリシリコン１１４をエッチングすることで、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃを形成する。
　続いて、図１９に示すように、ゲート絶縁膜１１３をエッチングすることでその底部を除去する。
　続いて、図２０に示すように、第３のレジスト１１６を除去する。
　以上の工程を経ることで、ポリシリコンでポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃが形成される。
　ここで、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃを形成した後のポリシリコンの上面は、柱状シリコン層１０６上部の拡散層１１０上のゲート絶縁膜１１３よりも高い位置となっている。
　以下、フィン状シリコン層上部にシリサイドを形成する方法について説明する。この方法は、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ、ポリシリコンゲートパッド１１４ｃの上部、及び、柱状シリコン層１０６の上部の拡散層１１０において、シリサイドを形成しないことを特徴としている。なお、柱状シリコン層１０６の上部の拡散層１１０にシリサイドを形成する場合、製造工程の数が増加してしまうので好ましくない。
　まず、図２１に示すように、第３の窒化膜１１７を堆積する。
　次に、図２２に示すように、第３の窒化膜１１７をエッチングすることで、サイドウォール状に残存させる。
　続いて、図２３に示すように、ニッケル、コバルトなどの金属を堆積することで、シリサイド１１８をフィン状シリコン層１０３の上部の拡散層１１２の上部に形成する。このとき、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃは、第３の窒化膜１１７、第２の窒化膜１１５に覆われ、柱状シリコン層１０６上の拡散層１１０は、ゲート絶縁膜１１３、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂによって覆われているので、シリサイドが形成されることがない。
　以上の工程を経ることにより、フィン状シリコン層１０３の上部にシリサイドが形成される。
　以下、上述した工程により得られた構造物上に、層間絶縁膜を堆積した後、ＣＭＰによりポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃを露出させ、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃをエッチングにより除去した後、メタルを堆積するゲートラストの製造方法を示す。
　即ち、まず、図２４に示すように、シリサイド１１８を保護するため、第４の窒化膜１１９を堆積する。
　次に、図２５に示すように、層間絶縁膜１２０を堆積すると共に、その表面をＣＭＰにより平坦化する。
　続いて、図２６に示すように、ＣＭＰによって、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃを露出させる。
　続いて、図２７に示すように、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃをエッチングする。ここでは、ウエットエッチングを使用することが望ましい。
　続いて、図２８に示すように、金属１２１を堆積すると共に、その表面を平坦化し、ポリシリコンゲート電極１１４ａ、ポリシリコンゲート配線１１４ｂ及びポリシリコンゲートパッド１１４ｃが存在していた部分に金属１２１を埋めこむ。ここでの埋め込みには、原子層堆積を使用することが好ましい。
　続いて、図２９に示すように、金属１２１をエッチングすることで、柱状シリコン層１０６上部の拡散層１１０上におけるゲート絶縁膜１１３を露出させる。これにより、金属ゲート電極１２１ａ、金属ゲート配線１２１ｂ及び金属ゲートパッド１２１ｃが形成される。
　以上の工程が、層間絶縁膜を堆積した後、ＣＭＰによりポリシリコンゲートを露出させ、ポリシリコンゲートをエッチングした後、金属層を堆積するゲートラストによる半導体装置の製造方法である。
　以下、コンタクトを形成する方法について説明する。ここでは、柱状シリコン層１０６上部の拡散層１１０にシリサイドを形成しないため、コンタクトと柱状シリコン層１０６上部の拡散層１１０とが直接接続されることとなる。
　即ち、まず、図３０に示すように、第５の窒化膜１２２を、ポリシリコンゲート配線１１４ｂの幅の半分より厚く、ポリシリコンゲート電極１１４ａの幅の半分、かつ、ポリシリコンゲートパッド１１４ｃの幅の半分よりも薄くなるように堆積する。これにより、柱状シリコン層１０６上と金属ゲートパッド１２１ｃ上にコンタクト孔１２３、１２４が形成される。後の工程で実施される窒化膜エッチングによって、コンタクト孔１２３、１２４の底部における第５の窒化膜１２２とゲート絶縁膜１１３とが除去されることとなる。このため、柱状シリコン層上部のコンタクト孔１２３と、金属ゲートパッド１２１ｃの上部のコンタクト孔１２４のためのマスクが不要となる。
　次に、図３１に示すように、フィン状シリコン層１０３上にコンタクト孔１２６を形成するための第４のレジスト１２５を形成する。
　続いて、図３２に示すように、第５の窒化膜１２２と層間絶縁膜１２０とをエッチングすることにより、コンタクト孔１２６を形成する。
　続いて、図３３に示すように、第４のレジスト１２５を除去する。
　続いて、図３４に示すように、第５の窒化膜１２２と第４の窒化膜１１９とゲート絶縁膜１１３とをエッチングすることにより、シリサイド１１８と拡散層１１０とを露出させる。
　続いて、図３５に示すように、金属を堆積し、コンタクト１２７、１２８、１２９を形成する。
　以上の工程を経ることにより、半導体装置にコンタクト１２７、１２８、１２９を形成することができる。この製造方法によれば、柱状シリコン層１０６上部の拡散層１１０にシリサイドを形成しないため、コンタクト１２８と柱状シリコン層１０６上部の拡散層１１０とが直接接続されることとなる。
　以下、金属配線層を形成する方法について説明する。
　即ち、まず、図３６に示すように、金属１３０を堆積する。
　次に、図３７に示すように、金属配線を形成するための第５のレジスト１３１、１３２、１３３を形成する。
　続いて、図３８に示すように、金属１３０をエッチングし、金属配線１３４、１３５、１３６を形成する。
　続いて、図３９に示すように、第５のレジスト１３１、１３２、１３３を除去する。
　以上の工程を経ることにより、金属配線層である金属配線１３４、１３５、１３６が形成される。
　図１に、上述した製造方法によって製造される半導体装置を図１に示す。
　図１に示す半導体装置は、基板１０１上に形成されたフィン状シリコン層１０３と、フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、フィン状シリコン層１０３上に形成された柱状シリコン層１０６と、柱状シリコン層１０６の直径はフィン状シリコン層１０３の幅と等しく、フィン状シリコン層１０３の上部と柱状シリコン層１０６の下部に形成された拡散層１１２とを備える。
　図１に示す半導体装置は、さらに、柱状シリコン層１０６の上部に形成された拡散層１１０と、フィン状シリコン層１０３の上部における拡散層１１２の上部に形成されたシリサイド１１８と、柱状シリコン層１０６の周囲に形成されたゲート絶縁膜１１３と、ゲート絶縁膜の周囲に形成された金属ゲート電極１２１ａと、金属ゲート電極１２１ａに接続されたフィン状シリコン層１０３に直交する方向に延在する金属ゲート配線１２１ｂと、金属ゲート配線１２１ｂに接続された金属ゲートパッド１２１ｃとを備える。ここで、金属ゲート電極１２１ａと金属ゲートパッド１２１ｃの幅は金属ゲート配線１２１ｂの幅よりも広くされている。
　図１に示す半導体装置は、拡散層１１０上に形成されたコンタクト１２８を有するとともに、拡散層１１０とコンタクト１２８とが直接接続されている構造を備えている。
　以上説明したとおり、本発明の実施形態によれば、ゲート配線と基板との間に生じる寄生容量を低減しうる、ゲートラストプロセスであって、コンタクトのためのマスクを一枚のみ使用するＳＧＴの製造方法、及び、それにより得られるＳＧＴの構造が提供される。
　また、上記実施形態における半導体装置の製造方法によれば、従来のＦＩＮＦＥＴの製造方法をベースとするため、フィン状シリコン層１０３、第１の絶縁膜１０４、柱状シリコン層１０６を容易に形成することができる。
　また、従来の方法では、柱状シリコン層上部にシリサイドを形成しており、この方法では、ポリシリコンの堆積温度がシリサイドを形成するための温度より高いことから、シリサイドはポリシリコンゲート形成後に形成することが必要となる。このため、シリコン柱上部にシリサイドを形成する場合、ポリシリコンゲートを形成した後、ポリシリコンゲート電極の上部に穴を開け、その穴の側壁に絶縁膜のサイドウォールを形成した後、さらにシリサイドを形成し、開けた穴に絶縁膜を埋めるという工程を経ることになり、製造工程数の増加を招くという欠点があった。
　これに対し、上記実施形態によれば、ポリシリコンゲート電極１１４ａとポリシリコンゲート配線１１４ｂとを形成する以前に拡散層を形成し、柱状シリコン層１０６をポリシリコンゲート電極１１４ａで覆い、シリサイドをフィン状シリコン層１０３の上部にのみ形成する。そして、ポリシリコンでゲートを作成し、さらに層間絶縁膜１２０を堆積した後、ＣＭＰ（化学機械研磨）によりポリシリコンゲートを露出させ、ポリシリコンゲートをエッチングする。しかる後、金属を堆積するという、メタルゲートラストの製造方法を用いることができる。このため、この半導体装置の製造方法によれば、メタルゲートを有するＳＧＴを容易に製造することができる。
　また、ポリシリコンゲート電極１１４ａとポリシリコンゲートパッド１１４ｃの幅は、ポリシリコンゲート配線１１４ｂの幅よりも広くし、金属ゲートを形成した後に、ポリシリコンゲートをエッチングすることで形成された穴に、ポリシリコンゲート配線１１４ｂの幅の半分より厚く、ポリシリコンゲート電極１１４ａの幅の半分、かつ、ポリシリコンゲートパッド１１４ｃの幅の半分よりも薄い第５の窒化膜１２２を堆積している。これにより、柱状シリコン層１０６上と金属ゲートパッド１２１ｃ上とにコンタクト孔１２３、１２４を形成することができるため、従来のＳＧＴの製造方法において必要とされていた、柱状シリコン層のコンタクト孔をマスクを用いてエッチングする工程が不要となる。即ち、コンタクト形成のためのマスクを１つのみとすることができる。
　なお、本発明は、その広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
１０１．シリコン基板
１０２．第１のレジスト
１０３．フィン状シリコン層
１０４．第１の絶縁膜
１０５．第２のレジスト
１０６．柱状シリコン層
１０７．第２の酸化膜
１０８．第１の窒化膜
１０９．拡散層
１１０．拡散層
１１１．拡散層
１１２．拡散層
１１３．ゲート絶縁膜
１１４．ポリシリコン
１１４ａ．ポリシリコンゲート電極
１１４ｂ．ポリシリコンゲート配線
１１４ｃ．ポリシリコンゲートパッド
１１５．第２の窒化膜
１１６．第３のレジスト
１１７．第３の窒化膜
１１８．シリサイド
１１９．第４の窒化膜
１２０．層間絶縁膜
１２１．金属層（金属）
１２１ａ．金属ゲート電極
１２１ｂ．金属ゲート配線
１２１ｃ．金属ゲートパッド
１２２．第５の窒化膜
１２３．コンタクト孔
１２４．コンタクト孔
１２５．第４のレジスト
１２６．コンタクト孔
１２７．コンタクト
１２８．コンタクト
１２９．コンタクト
１３０．金属
１３１．第５のレジスト
１３２．第５のレジスト
１３３．第５のレジスト
１３４．金属配線
１３５．金属配線
１３６．金属配線

Claims (8)

  1. 　シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層をその直径が前記フィン状シリコン層の幅と等しくなるように形成する第１工程と、
    　前記第１工程に続いて、前記柱状シリコン層上部、前記フィン状シリコン層上部、及び前記柱状シリコン層下部にそれぞれ不純物を注入し拡散層を形成する第２工程と、
    　前記第２工程に続いて、ゲート絶縁膜、ポリシリコンゲート電極、ポリシリコンゲート配線、及びポリシリコンゲートパッドを作成するとともに、前記ゲート絶縁膜が前記柱状シリコン層の周囲と上部を覆い、前記ポリシリコンゲート電極が前記ゲート絶縁膜を覆い、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドとを形成した後のポリシリコンの上面とを、前記柱状シリコン層上部の前記拡散層上に位置する前記ゲート絶縁膜よりも高い位置とし、前記ポリシリコンゲート電極と前記ポリシリコンゲートパッドの幅とは前記ポリシリコンゲート配線の幅よりも広くする第３工程と、
    　前記第３工程に続いて、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第４工程と、
    　前記第４工程に続いて、層間絶縁膜を堆積し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとを露出し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとをエッチングし、その後、金属層を堆積し、金属ゲート電極、金属ゲート配線及び金属ゲートパッドを形成するとともに、前記金属ゲート配線は、前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在させるように形成する第５工程と、
    　前記第５工程に続いて、前記柱状シリコン層上部の前記拡散層を直接接続するコンタクトを形成する第６工程と、を有する、
    　ことを特徴とする半導体装置の製造方法。
  2. 　前記シリコン基板上にフィン状シリコン層を形成するための第１のレジストを形成し、前記第１のレジストを用いて、前記シリコン基板をエッチングし、前記フィン状シリコン層を形成し、その後に前記第１のレジストを除去し、
    　前記フィン状シリコン層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出させ、
    　前記フィン状シリコン層に直交するように第２のレジストを形成し、前記第２のレジストを用いて、前記フィン状シリコン層をエッチングすると共に、前記第２のレジストを除去することにより、前記フィン状シリコン層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるように前記柱状シリコン層を形成する、
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層とを有する構造の上から、第２の酸化膜を堆積し、前記第２の酸化膜上に第１の窒化膜を形成し、前記第１の窒化膜をエッチングすることにより、サイドウォール状に残存させ、
    　その後、不純物を注入することで、前記柱状シリコン層上部と前記フィン状シリコン層上部とに拡散層を形成すると共に、前記第１の窒化膜と前記第２の酸化膜とを除去し、しかる後に熱処理を行う、
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層と、前記フィン状シリコン層の上部と前記柱状シリコン層の下部とに形成された拡散層と、前記柱状シリコン層の上部に形成された拡散層と、を有する構造において、
    　ゲート絶縁膜を形成し、ポリシリコンを堆積すると共に、当該ポリシリコンを平坦化した後のポリシリコンの上面が前記柱状シリコン層上部にある拡散層上の前記ゲート絶縁膜よりも高い位置となるように平坦化し、
    　第２の窒化膜を堆積し、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドとを形成するための第３のレジストを形成し、前記第３のレジストを用いて前記第２の窒化膜と前記ポリシリコンとをエッチングし、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを形成するとともに、前記ゲート絶縁膜をエッチングし、しかる後に、第３のレジストを除去する、
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　第３の窒化膜を堆積し、前記第３の窒化膜をエッチングすることで、サイドウォール状に残存させた後、金属層を堆積し、シリサイドを前記フィン状シリコン層の上部にある拡散層の上部に形成する、ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 　第４の窒化膜を堆積し、層間絶縁膜を堆積すると共に平坦化し、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを露出させ、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドが存在していた部分に金属を埋めこみ、前記金属をエッチングすることにより、前記柱状シリコン層上部における前記拡散層上のゲート絶縁膜を露出させ、前記金属ゲート電極、前記金属ゲート配線及び前記金属ゲートパッドを形成する、
    　ことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 　前記ポリシリコンゲート配線の幅の半分よりも厚く、前記ポリシリコンゲート電極の幅の半分、かつ、前記ポリシリコンゲートパッドの幅の半分よりも薄い第５の窒化膜を堆積することにより、前記柱状シリコン層上と前記金属ゲートパッド上とにコンタクト孔を形成する、ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 　シリコン基板上に形成されたフィン状シリコン層と、
    　前記フィン状シリコン層の周囲に形成された第１の絶縁膜と、
    　前記フィン状シリコン層上に形成された柱状シリコン層と、
    　前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、前記フィン状シリコン層の上部と前記柱状シリコン層の下部とに形成された拡散層と、
    　前記柱状シリコン層の上部に形成された拡散層と、
    　前記フィン状シリコン層の上部にある拡散層の上部に形成されたシリサイドと、
    　前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
    　前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
    　前記金属ゲート配線に接続された金属ゲートパッドと、を有し、
    　前記金属ゲート電極の幅と前記金属ゲートパッドの幅とは前記金属ゲート配線の幅よりも広くされており、
    　前記柱状シリコン層上部に形成された前記拡散層上に形成されたコンタクトと、をさらに有し、
    　前記柱状シリコン層上部に形成された前記拡散層と前記コンタクトとは直接接続されている、
    　ことを特徴とする半導体装置。
PCT/JP2012/062857 2012-05-18 2012-05-18 半導体装置の製造方法及び半導体装置 WO2013171908A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020137030545A KR20140009509A (ko) 2012-05-18 2012-05-18 반도체 장치의 제조 방법 및 반도체 장치
PCT/JP2012/062857 WO2013171908A1 (ja) 2012-05-18 2012-05-18 半導体装置の製造方法及び半導体装置
CN201280024037.7A CN103548125A (zh) 2012-05-18 2012-05-18 半导体装置的制造方法以及半导体装置
JP2013552773A JP5662590B2 (ja) 2012-05-18 2012-05-18 半導体装置の製造方法及び半導体装置
TW102116729A TW201349312A (zh) 2012-05-18 2013-05-10 半導體裝置的製造方法以及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/062857 WO2013171908A1 (ja) 2012-05-18 2012-05-18 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
WO2013171908A1 true WO2013171908A1 (ja) 2013-11-21

Family

ID=49583348

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/062857 WO2013171908A1 (ja) 2012-05-18 2012-05-18 半導体装置の製造方法及び半導体装置

Country Status (5)

Country Link
JP (1) JP5662590B2 (ja)
KR (1) KR20140009509A (ja)
CN (1) CN103548125A (ja)
TW (1) TW201349312A (ja)
WO (1) WO2013171908A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083287A1 (ja) * 2013-12-06 2015-06-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及び半導体装置の製造方法
JP5798276B1 (ja) * 2014-06-16 2015-10-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2015193940A1 (ja) * 2014-06-16 2015-12-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP2016005005A (ja) * 2015-08-20 2016-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2016105500A (ja) * 2016-02-01 2016-06-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023338A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 전자 장치
KR102472673B1 (ko) 2016-03-21 2022-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102308779B1 (ko) * 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329480A (ja) * 2006-06-09 2007-12-20 Samsung Electronics Co Ltd 埋め込みビットラインの形成方法
JP2008177565A (ja) * 2007-01-18 2008-07-31 Samsung Electronics Co Ltd 垂直方向のチャンネルを有するアクセス素子、これを含む半導体装置、及びアクセス素子の形成方法
JP2010251586A (ja) * 2009-04-17 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JP2010258345A (ja) * 2009-04-28 2010-11-11 Unisantis Electronics Japan Ltd Ｍｏｓトランジスタ及びｍｏｓトランジスタを備えた半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329480A (ja) * 2006-06-09 2007-12-20 Samsung Electronics Co Ltd 埋め込みビットラインの形成方法
JP2008177565A (ja) * 2007-01-18 2008-07-31 Samsung Electronics Co Ltd 垂直方向のチャンネルを有するアクセス素子、これを含む半導体装置、及びアクセス素子の形成方法
JP2010251586A (ja) * 2009-04-17 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JP2010258345A (ja) * 2009-04-28 2010-11-11 Unisantis Electronics Japan Ltd Ｍｏｓトランジスタ及びｍｏｓトランジスタを備えた半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083287A1 (ja) * 2013-12-06 2015-06-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及び半導体装置の製造方法
JP5798276B1 (ja) * 2014-06-16 2015-10-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2015193940A1 (ja) * 2014-06-16 2015-12-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015193939A1 (ja) * 2014-06-16 2015-12-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5902868B1 (ja) * 2014-06-16 2016-04-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9647142B2 (en) 2014-06-16 2017-05-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9780215B2 (en) 2014-06-16 2017-10-03 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US10026842B2 (en) 2014-06-16 2018-07-17 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device
JP2016005005A (ja) * 2015-08-20 2016-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2016105500A (ja) * 2016-02-01 2016-06-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
KR20140009509A (ko) 2014-01-22
JPWO2013171908A1 (ja) 2016-01-07
CN103548125A (zh) 2014-01-29
JP5662590B2 (ja) 2015-02-04
TW201349312A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
JP5695745B2 (ja) 半導体装置の製造方法及び半導体装置
US9246001B2 (en) Semiconductor device
US8697511B2 (en) Method for producing semiconductor device and semiconductor device
JP5596237B2 (ja) 半導体装置の製造方法と半導体装置
JP5662590B2 (ja) 半導体装置の製造方法及び半導体装置
JP5667699B2 (ja) 半導体装置の製造方法と半導体装置
US20130140627A1 (en) Method for producing semiconductor device and semiconductor device
JP6235662B2 (ja) 半導体装置
JP5974066B2 (ja) 半導体装置の製造方法と半導体装置
JP5986618B2 (ja) 半導体装置
JP6329301B2 (ja) 半導体装置の製造方法及び半導体装置
JP6284585B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2014174672A1 (ja) 半導体装置の製造方法及び半導体装置
JP6156883B2 (ja) 半導体装置の製造方法及び半導体装置
JP6246276B2 (ja) 半導体装置の製造方法と半導体装置
JP6026610B2 (ja) 半導体装置の製造方法と半導体装置
JP5814437B2 (ja) 半導体装置の製造方法と半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013552773

Country of ref document: JP

Kind code of ref document: A

Ref document number: 20137030545

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12876893

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12876893

Country of ref document: EP

Kind code of ref document: A1