JP6329301B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP6329301B2 JP6329301B2 JP2017091313A JP2017091313A JP6329301B2 JP 6329301 B2 JP6329301 B2 JP 6329301B2 JP 2017091313 A JP2017091313 A JP 2017091313A JP 2017091313 A JP2017091313 A JP 2017091313A JP 6329301 B2 JP6329301 B2 JP 6329301B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- fin
- concerns
- wire
- sectional drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、
前記フィン状シリコン層の上部に柱状シリコン層を形成する第1工程と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、
前記第1工程の後、
前記柱状シリコン層上部と前記フィン状シリコン層上部と前記柱状シリコン層下部に不純物を注入し拡散層を形成する第2工程と、
前記第2工程の後、
ゲート絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する第3工程と、
前記ゲート絶縁膜は前記柱状シリコン層の周囲と上部を覆い、ポリシリコンゲート電極はゲート絶縁膜を覆い、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜より高い位置であって、
前記第3工程の後、
前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第4工程と、
前記第4工程の後、
層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、金属ゲート電極と金属ゲート配線とを形成する第5工程と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線であって、
前記第5工程の後、
コンタクトを形成する第6工程と、
前記柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、
を有することを特徴とする。
シリコン基板をエッチングし、前記フィン状シリコン層を形成し、前記第1のレジストを除去し、
前記フィン状シリコン層の周囲に第1の絶縁膜を堆積し、前記第1の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第2のレジストを形成し、前記フィン状シリコン層をエッチングし、前記第2のレジストを除去することにより、前記フィン状シリコン層と前記第2のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状シリコン層を形成することを特徴とする。
第2の酸化膜を堆積し、第1の窒化膜を前記第2の酸化膜上に形成し、前記第1の窒化膜をエッチングし、サイドウォール状に残存し、不純物を注入し、前記柱状シリコン層上部と前記フィン状シリコン層上部に拡散層を形成し、前記第1の窒化膜と前記第2の酸化膜を除去し、熱処理行うことを特徴とする。
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
を有する構造に、
ゲート絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置になるように平坦化し、第2の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第3のレジストを形成し、前記第2の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記ゲート絶縁膜をエッチングし、第3のレジストを除去することを特徴とする。
シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
前記フィン状シリコン層の上部の拡散層の上部に形成されたシリサイドと、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
前記柱状シリコン層上部に形成された拡散層上に形成されたコンタクトとを有し、
前記柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする。
フィン状シリコン層、第1の絶縁膜、柱状シリコン層形成を、従来のFINFETの製造方法を元にしたため、容易に形成できる。
加えて、従来は柱状シリコン層上部にシリサイドを形成していたが、ポリシリコンの堆積温度がシリサイドを形成するための温度より高いので、シリサイドはポリシリコンゲート形成後に形成しなければならないため、
シリコン柱上部にシリサイドを形成しようとすると、ポリシリコンゲート形成後に、ポリシリコンゲート電極の上部に穴を開け、穴の側壁に絶縁膜のサイドウォールを形成した後、シリサイドを形成し、開けた穴に絶縁膜を埋めるという製造工程数の増加という欠点があったので、ポリシリコンゲート電極とポリシリコンゲート配線形成前に拡散層を形成し、柱状シリコン層をポリシリコンゲート電極で覆い、シリサイドをフィン状シリコン層上部にのみ形成することにより、ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートSGTを容易に形成できる。
また、第2の窒化膜115を堆積する。この第2の窒化膜115は、シリサイドをフィン状シリコン層上部に形成するとき、ポリシリコンゲート電極及びポリシリコンゲート配線上部にシリサイドが形成されることを阻害する膜である。
以上によりゲートラストとするために、ポリシリコンでポリシリコンゲート電極及びポリシリコンゲート配線を形成する製造方法が示された。ポリシリコンゲート電極114a及びポリシリコンゲート配線114b形成後のポリシリコンの上面は、柱状シリコン層106上部の拡散層110の上のゲート絶縁膜113より高い位置となっている。
図21に示すように、第3の窒化膜117を堆積する。
以上によりフィン状シリコン層上部に、シリサイドを形成する製造方法が示された。
図24に示すように、シリサイド118を保護するために、第4の窒化膜140を堆積する。
図39に示すように、金属129を堆積する。
以上により金属配線層を形成するための製造方法が示された。
基板101上に形成されたフィン状シリコン層103と、
フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、
フィン状シリコン層103上に形成された柱状シリコン層106と、
柱状シリコン層106の直径はフィン状シリコン層103の幅と同じであって、
フィン状シリコン層103の上部と柱状シリコン層106の下部に形成された拡散層112と、
柱状シリコン層106の上部に形成された拡散層110と、
フィン状シリコン層103の上部の拡散層112の上部に形成されたシリサイド118と、
柱状シリコン層106の周囲に形成されたゲート絶縁膜113と、
ゲート絶縁膜の周囲に形成された金属ゲート電極120aと、
金属ゲート電極120aに接続されたフィン状シリコン層103に直交する方向に延在する金属ゲート配線120bと、
拡散層110上に形成されたコンタクト127とを有し、
拡散層110とコンタクト127とは直接接続する構造となる。
102 レジスト
103 フィン状シリコン層
104 第1の絶縁膜
105 レジスト
106 柱状シリコン層
107 酸化膜
108 不純物注入を阻害する膜
109 拡散層
110 拡散層
111 拡散層
112 拡散層
113 ゲート絶縁膜
114 ポリシリコン
114a ポリシリコンゲート電極
114b ポリシリコンゲート配線
115 窒化膜
116 レジスト
117 窒化膜
118 シリサイド
119 層間絶縁膜
120 金属
121 層間絶縁膜
122 レジスト
123 コンタクト孔
124 レジスト
125 コンタクト孔
126 コンタクト孔
127 コンタクト
128 コンタクト
129 金属
130 レジスト
131 レジスト
132 レジスト
133 金属配線
134 金属配線
135 金属配線
140 窒化膜
143 コンタクト
Claims (1)
- シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲の側面全部に形成された第1の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであって、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の下部に形成された前記拡散層は前記柱状シリコン層の柱の中心軸から前記柱状シリコン層の側面まで存在するのであって、
前記柱状シリコン層の上部に形成された拡散層と、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
前記柱状シリコン層上部に形成された拡散層上に形成されたコンタクトとを有し、
前記フィン状シリコン層と前記金属ゲート電極との間には前記ゲート絶縁膜が形成されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017091313A JP6329301B2 (ja) | 2017-05-01 | 2017-05-01 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017091313A JP6329301B2 (ja) | 2017-05-01 | 2017-05-01 | 半導体装置の製造方法及び半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015021913A Division JP6156883B2 (ja) | 2015-02-06 | 2015-02-06 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017152731A JP2017152731A (ja) | 2017-08-31 |
JP6329301B2 true JP6329301B2 (ja) | 2018-05-23 |
Family
ID=59741990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017091313A Active JP6329301B2 (ja) | 2017-05-01 | 2017-05-01 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6329301B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3315429B2 (ja) * | 1991-04-23 | 2002-08-19 | キヤノン株式会社 | 半導体装置及びその製造方法 |
US5874760A (en) * | 1997-01-22 | 1999-02-23 | International Business Machines Corporation | 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation |
JPH11214684A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4064607B2 (ja) * | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
KR100739532B1 (ko) * | 2006-06-09 | 2007-07-13 | 삼성전자주식회사 | 매몰 비트라인 형성 방법 |
KR101225641B1 (ko) * | 2006-12-27 | 2013-01-24 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP4316657B2 (ja) * | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
JP2010192598A (ja) * | 2009-02-17 | 2010-09-02 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
JP4756221B2 (ja) * | 2010-06-29 | 2011-08-24 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体記憶装置 |
-
2017
- 2017-05-01 JP JP2017091313A patent/JP6329301B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017152731A (ja) | 2017-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5695745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9246001B2 (en) | Semiconductor device | |
JP5596237B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5667699B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5662590B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9614075B2 (en) | Semiconductor device | |
JP5670603B1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6329301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6284585B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5974066B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6156883B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6246276B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6235662B2 (ja) | 半導体装置 | |
JP5986618B2 (ja) | 半導体装置 | |
JP6143913B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6026610B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5917673B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5814437B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6329301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |