JP2017152731A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2017152731A
JP2017152731A JP2017091313A JP2017091313A JP2017152731A JP 2017152731 A JP2017152731 A JP 2017152731A JP 2017091313 A JP2017091313 A JP 2017091313A JP 2017091313 A JP2017091313 A JP 2017091313A JP 2017152731 A JP2017152731 A JP 2017152731A
Authority
JP
Japan
Prior art keywords
silicon layer
fin
concerns
wire
sectional drawing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017091313A
Other languages
English (en)
Other versions
JP6329301B2 (ja
Inventor
舛岡 富士雄
Fujio Masuoka
富士雄 舛岡
広記 中村
Hiroki Nakamura
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Priority to JP2017091313A priority Critical patent/JP6329301B2/ja
Publication of JP2017152731A publication Critical patent/JP2017152731A/ja
Application granted granted Critical
Publication of JP6329301B2 publication Critical patent/JP6329301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるSGTの製造方法とSGTの構造を提供する。
【解決手段】シリコン基板上にフィン状シリコン層を形成し前記フィン状シリコン層の周囲に第一の絶縁膜を形成し前記フィン状シリコン層の上部に柱状シリコン層を形成する工程と、前記柱状シリコン層上部と前記フィン状シリコン層上部と前記柱状シリコン層下部に不純物を注入し拡散層を形成する工程と、ゲート絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する工程と、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する工程と、層間絶縁膜を堆積し前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後金属を堆積し金属ゲート電極と金属ゲート配線とを形成する工程と、コンタクトを形成する工程とを含む。
【選択図】図1

Description

この発明は半導体装置の製造方法及び半導体装置に関するものである。
半導体集積回路、なかでもMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているMOSトランジスタはナノ領域まで微細化が進んでいる。MOSトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のSurrounding Gate Transistor(SGT)が提案された(例えば、特許文献1、特許文献2、特許文献3)。
ゲート電極にポリシリコンではなくメタルを用いることにより、空乏化を抑制できかつ、ゲート電極を低抵抗化できる。しかし、メタルゲートを形成した後工程は常にメタルゲートによるメタル汚染を考慮した製造工程にする必要がある。
また、従来のMOSトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献1)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためSGTにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。SGTでは、柱状シリコン層の上部がゲートより高い位置にあるため、メタルゲートラストプロセスを用いるための工夫が必要である。
また、ゲート配線と基板間の寄生容量を低減するために、従来のMOSトランジスタでは、第1の絶縁膜を用いている。例えばFINFET(非特許文献2)では、1つのフィン状半導体層の周囲に第1の絶縁膜を形成し、第1の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためSGTにおいてもゲート配線と基板間の寄生容量を低減するために第1の絶縁膜を用いる必要がある。SGTではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。
特開平2−71556号公報 特開平2−188966号公報 特開平3−145761号公報
IEDM2007 K.Mistry et.al, pp 247-250 IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.
そこで、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるSGTの製造方法とその結果であるSGTの構造を提供することを目的とする。
本発明の半導体装置の製造方法は、
シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、
前記フィン状シリコン層の上部に柱状シリコン層を形成する第1工程と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、
前記第1工程の後、
前記柱状シリコン層上部と前記フィン状シリコン層上部と前記柱状シリコン層下部に不純物を注入し拡散層を形成する第2工程と、
前記第2工程の後、
ゲート絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する第3工程と、
前記ゲート絶縁膜は前記柱状シリコン層の周囲と上部を覆い、ポリシリコンゲート電極はゲート絶縁膜を覆い、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜より高い位置であって、
前記第3工程の後、
前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第4工程と、
前記第4工程の後、
層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、金属ゲート電極と金属ゲート配線とを形成する第5工程と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線であって、
前記第5工程の後、
コンタクトを形成する第6工程と、
前記柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、
を有することを特徴とする。
また、シリコン基板上にフィン状シリコン層を形成するための第1のレジストを形成し、
シリコン基板をエッチングし、前記フィン状シリコン層を形成し、前記第1のレジストを除去し、
前記フィン状シリコン層の周囲に第1の絶縁膜を堆積し、前記第1の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出し、前記フィン状シリコン層に直交するように第2のレジストを形成し、前記フィン状シリコン層をエッチングし、前記第2のレジストを除去することにより、前記フィン状シリコン層と前記第2のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状シリコン層を形成することを特徴とする。
また、シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層とを有する構造に、
第2の酸化膜を堆積し、第1の窒化膜を前記第2の酸化膜上に形成し、前記第1の窒化膜をエッチングし、サイドウォール状に残存し、不純物を注入し、前記柱状シリコン層上部と前記フィン状シリコン層上部に拡散層を形成し、前記第1の窒化膜と前記第2の酸化膜を除去し、熱処理行うことを特徴とする。
また、シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層と、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
を有する構造に、
ゲート絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置になるように平坦化し、第2の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第3のレジストを形成し、前記第2の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記ゲート絶縁膜をエッチングし、第3のレジストを除去することを特徴とする。
また、第3の窒化膜を堆積し、前記第3の窒化膜をエッチングし、サイドウォール状に残存し、金属を堆積し、シリサイドをフィン状シリコン層の上部の拡散層の上部に形成することを特徴とする。
また、第4の窒化膜を堆積し、層間絶縁膜を堆積し平坦化し、ポリシリコンゲート電極及びポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に金属を埋めこみ、前記金属をエッチングし、柱状シリコン層上部の拡散層上のゲート絶縁膜を露出し、金属ゲート電極、金属ゲート配線を形成することを特徴とする。
また、本発明の半導体装置は、
シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、
前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
前記フィン状シリコン層の上部の拡散層の上部に形成されたシリサイドと、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
前記柱状シリコン層上部に形成された拡散層上に形成されたコンタクトとを有し、
前記柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする。
本発明によれば、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるSGTの製造方法とその結果であるSGTの構造を提供することができる。
フィン状シリコン層、第1の絶縁膜、柱状シリコン層形成を、従来のFINFETの製造方法を元にしたため、容易に形成できる。
加えて、従来は柱状シリコン層上部にシリサイドを形成していたが、ポリシリコンの堆積温度がシリサイドを形成するための温度より高いので、シリサイドはポリシリコンゲート形成後に形成しなければならないため、
シリコン柱上部にシリサイドを形成しようとすると、ポリシリコンゲート形成後に、ポリシリコンゲート電極の上部に穴を開け、穴の側壁に絶縁膜のサイドウォールを形成した後、シリサイドを形成し、開けた穴に絶縁膜を埋めるという製造工程数の増加という欠点があったので、ポリシリコンゲート電極とポリシリコンゲート配線形成前に拡散層を形成し、柱状シリコン層をポリシリコンゲート電極で覆い、シリサイドをフィン状シリコン層上部にのみ形成することにより、ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートSGTを容易に形成できる。
(a)は本発明に係る半導体装置の平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のX−X’線での断面図である。(c)は(a)のY−Y’線での断面図である。
以下に、本発明の実施形態に係るSGTの構造を形成するための製造工程を、図2〜図42を参照して説明する。
まずシリコン基板上にフィン状シリコン層を形成し、フィン状シリコン層の周囲に第1の絶縁膜を形成し、フィン状シリコン層の上部に柱状シリコン層を形成する製造方法を示す。図2に示すように、シリコン基板101上にフィン状シリコン層を形成するための第1のレジスト102を形成する。
図3に示すように、シリコン基板101をエッチングし、フィン状シリコン層103を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
図4に示すように、第1のレジスト102を除去する。
図5に示すように、フィン状シリコン層103の周囲に第1の絶縁膜104を堆積する。第1の絶縁膜として高密度プラズマによる酸化膜や低圧化学気相堆積による酸化膜を用いてもよい。
図6に示すように、第1の絶縁膜104をエッチバックし、フィン状シリコン層103の上部を露出する。ここまでは、特許文献2のフィン状シリコン層の製法と同じである。
図7に示すように、フィン状シリコン層103に直交するように第2のレジスト105を形成する。フィン状シリコン層103とレジスト105とが直交する部分が柱状シリコン層となる部分である。ライン状のレジストを用いることができるため、パターン後にレジストが倒れる可能性が低く、安定したプロセスとなる。
図8に示すように、フィン状シリコン層103をエッチングする。フィン状シリコン層103と第2のレジスト105とが直交する部分が柱状シリコン層106となる。従って、柱状シリコン層106の直径は、フィン状シリコン層の幅と同じとなる。フィン状シリコン層103の上部に柱状シリコン層106が形成され、フィン状シリコン層103の周囲には第1の絶縁膜104が形成された構造となる。
図9に示すように、第2のレジスト105を除去する。
次に、ゲートラストとするために、柱状シリコン層上部とフィン状シリコン層上部と柱状シリコン層下部に不純物を注入し拡散層を形成するための製造方法を示す。図10に示すように、第2の酸化膜107を堆積し、第1の窒化膜108を形成する。後に、柱状シリコン層上部は、ゲート絶縁膜及びポリシリコンゲート電極に覆われることとなるので、覆われる前に、柱状シリコン層上部に拡散層を形成する。
図11に示すように第1の窒化膜108をエッチングし、サイドウォール状に残存させる。
図12に示すように砒素やリンやボロンといった不純物を注入し、柱状シリコン層上部に拡散層110、フィン状シリコン層103上部に拡散層109、111を形成する。
図13に示すように第1の窒化膜108と第2の酸化膜107を除去する。
図14に示すように熱処理を行う。フィン状シリコン層103上部の拡散層109、111は接触し拡散層112となる。以上よりゲートラストとするために、柱状シリコン層上部とフィン状シリコン層上部と柱状シリコン層下部に不純物が注入され拡散層110、112が形成された。
次に、ゲートラストとするために、ポリシリコンでポリシリコンゲート電極及びポリシリコンゲート配線を作成する製造方法を示す。ゲートラストとするために層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出するのであるから、化学機械研磨により柱状シリコン層上部が露出しないようにする必要がある。
図15に示すように、ゲート絶縁膜113を形成し、ポリシリコン114を堆積し、平坦化する。平坦化後のポリシリコンの上面は、柱状シリコン層106上部の拡散層110の上のゲート絶縁膜113より高い位置とする。これにより、ゲートラストとするために層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出したとき、化学機械研磨により柱状シリコン層上部が露出しないようになる。
また、第2の窒化膜115を堆積する。この第2の窒化膜115は、シリサイドをフィン状シリコン層上部に形成するとき、ポリシリコンゲート電極及びポリシリコンゲート配線上部にシリサイドが形成されることを阻害する膜である。
図16に示すように、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第3のレジスト116を形成する。フィン状シリコン層103に対してゲート配線となる部分が直交することが望ましい。ゲート配線と基板間の寄生容量が低減するためである。
図17に示すように、第2の窒化膜115をエッチングする。
図18に示すように、ポリシリコン114をエッチングし、ポリシリコンゲート電極114a及びポリシリコンゲート配線114bを形成する。
図19に示すように、ゲート絶縁膜113をエッチングする。
図20に示すように、第3のレジスト116を除去する。
以上によりゲートラストとするために、ポリシリコンでポリシリコンゲート電極及びポリシリコンゲート配線を形成する製造方法が示された。ポリシリコンゲート電極114a及びポリシリコンゲート配線114b形成後のポリシリコンの上面は、柱状シリコン層106上部の拡散層110の上のゲート絶縁膜113より高い位置となっている。
次に、フィン状シリコン層上部に、シリサイドを形成する製造方法を示す。ポリシリコンゲート電極114a及びポリシリコンゲート配線114b上部と柱状シリコン層106上部の拡散層110には、シリサイドを形成しないことが特徴である。柱状シリコン層106上部の拡散層110にシリサイドを形成しようとすると、製造工程が増大する。
図21に示すように、第3の窒化膜117を堆積する。
図22に示すように、第3の窒化膜117をエッチングし、サイドウォール状に残存させる。
図23に示すように、ニッケル、コバルトといった金属を堆積し、シリサイド118をフィン状シリコン層103の上部の拡散層112の上部に形成する。このとき、ポリシリコンゲート電極114a及びポリシリコンゲート配線114bは、第3の窒化膜117、第2の窒化膜115に覆われ、柱状シリコン層106上の拡散層110は、ゲート絶縁膜113とポリシリコンゲート電極114a及びポリシリコンゲート配線114bに覆われているので、シリサイドが形成されない。
以上によりフィン状シリコン層上部に、シリサイドを形成する製造方法が示された。
次に、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出し、ポリシリコンゲート電極及びポリシリコンゲート配線をエッチング後、メタルを堆積するゲートラストの製造方法を示す。
図24に示すように、シリサイド118を保護するために、第4の窒化膜140を堆積する。
図25に示すように、層間絶縁膜119を堆積し、化学機械研磨により平坦化する。
図26に示すように、化学機械研磨によりポリシリコンゲート電極114a及びポリシリコンゲート配線114bを露出する。
図27に示すように、ポリシリコンゲート電極114a及びポリシリコンゲート配線114bをエッチングする。ウエットエッチングが望ましい。
図28に示すように金属120を堆積し、平坦化し、ポリシリコンゲート電極114a及びポリシリコンゲート配線114bがあった部分に金属120を埋めこむ。原子層堆積を用いることが好ましい。
図29に示すように、金属120をエッチングし、柱状シリコン層106上部の拡散層106上のゲート絶縁膜113を露出する。金属ゲート電極120a、金属ゲート配線120bが形成される。層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積するゲートラストの製造方法が示された。
次に、コンタクトを形成するための製造方法を示す。柱状シリコン層106上部の拡散層110にシリサイドを形成しないため、コンタクトと柱状シリコン層106上部の拡散層110とが直接接続されることとなる。図30に示すように、層間絶縁膜121を堆積し、平坦化する。
図31に示すように、柱状シリコン層106上部にコンタクト孔を形成するための第4のレジスト122を形成する。
図32に示すように、層間絶縁膜121をエッチングし、コンタクト孔123を形成する。
図33に示すように、第4のレジスト122を除去する。
図34に示すように、金属ゲート配線120b上、フィン状シリコン層103上にコンタクト孔を形成するための第5のレジスト124を形成する。
図35に示すように、層間絶縁膜121、119をエッチングし、コンタクト孔125、126を形成する。
図36に示すように、第5のレジスト124を除去する。
図37に示すように、窒化膜140とゲート絶縁膜113をエッチングし、シリサイド118と拡散層110とを露出する。
図38に示すように、金属を堆積し、コンタクト143、127、128を形成する。 以上によりコンタクトを形成するための製造方法が示された。柱状シリコン層106上部の拡散層110にシリサイドを形成しないため、コンタクト127と柱状シリコン層106上部の拡散層110とが直接接続されることとなる。
次に、金属配線層を形成するための製造方法を示す。
図39に示すように、金属129を堆積する。
図40に示すように、金属配線を形成するための第6のレジスト130、131、132を形成する。
図41に示すように、金属129をエッチングし、金属配線133、134、135を形成する。
図42に示すように、第6のレジスト130、131、132を除去する。
以上により金属配線層を形成するための製造方法が示された。
上記製造方法の結果を図1に示す。
基板101上に形成されたフィン状シリコン層103と、
フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、
フィン状シリコン層103上に形成された柱状シリコン層106と、
柱状シリコン層106の直径はフィン状シリコン層103の幅と同じであって、
フィン状シリコン層103の上部と柱状シリコン層106の下部に形成された拡散層112と、
柱状シリコン層106の上部に形成された拡散層110と、
フィン状シリコン層103の上部の拡散層112の上部に形成されたシリサイド118と、
柱状シリコン層106の周囲に形成されたゲート絶縁膜113と、
ゲート絶縁膜の周囲に形成された金属ゲート電極120aと、
金属ゲート電極120aに接続されたフィン状シリコン層103に直交する方向に延在する金属ゲート配線120bと、
拡散層110上に形成されたコンタクト127とを有し、
拡散層110とコンタクト127とは直接接続する構造となる。
以上から、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるSGTの製造方法とその結果であるSGTの構造が提供されうる。
101 シリコン基板
102 レジスト
103 フィン状シリコン層
104 第1の絶縁膜
105 レジスト
106 柱状シリコン層
107 酸化膜
108 不純物注入を阻害する膜
109 拡散層
110 拡散層
111 拡散層
112 拡散層
113 ゲート絶縁膜
114 ポリシリコン
114a ポリシリコンゲート電極
114b ポリシリコンゲート配線
115 窒化膜
116 レジスト
117 窒化膜
118 シリサイド
119 層間絶縁膜
120 金属
121 層間絶縁膜
122 レジスト
123 コンタクト孔
124 レジスト
125 コンタクト孔
126 コンタクト孔
127 コンタクト
128 コンタクト
129 金属
130 レジスト
131 レジスト
132 レジスト
133 金属配線
134 金属配線
135 金属配線
140 窒化膜
143 コンタクト

Claims (1)

  1. シリコン基板上に形成されたフィン状シリコン層と、
    前記フィン状シリコン層の周囲の側面全部に形成された第1の絶縁膜と、
    前記フィン状シリコン層上に形成された柱状シリコン層と、
    前記柱状シリコン層の幅は前記フィン状シリコン層の幅と同じであって、
    前記フィン状シリコン層の上部と前記柱状シリコン層の下部に形成された拡散層と、
    前記柱状シリコン層の下部に形成された前記拡散層は前記柱状シリコン層の柱の中心軸から前記柱状シリコン層の側面まで存在するのであって、
    前記柱状シリコン層の上部に形成された拡散層と、
    前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
    前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
    前記柱状シリコン層上部に形成された拡散層上に形成されたコンタクトとを有し、
    前記フィン状シリコン層と前記金属ゲート電極との間には前記ゲート絶縁膜が形成されることを特徴とする半導体装置。
JP2017091313A 2017-05-01 2017-05-01 半導体装置の製造方法及び半導体装置 Active JP6329301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017091313A JP6329301B2 (ja) 2017-05-01 2017-05-01 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017091313A JP6329301B2 (ja) 2017-05-01 2017-05-01 半導体装置の製造方法及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015021913A Division JP6156883B2 (ja) 2015-02-06 2015-02-06 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2017152731A true JP2017152731A (ja) 2017-08-31
JP6329301B2 JP6329301B2 (ja) 2018-05-23

Family

ID=59741990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017091313A Active JP6329301B2 (ja) 2017-05-01 2017-05-01 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP6329301B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136374A (ja) * 1991-04-23 1993-06-01 Canon Inc 半導体装置及びその製造方法
JPH10209407A (ja) * 1997-01-22 1998-08-07 Internatl Business Mach Corp <Ibm> 垂直なフローティングゲート・トランジスタを有するメモリ
JPH11214684A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002083945A (ja) * 2000-09-08 2002-03-22 Toshiba Corp 半導体メモリ装置及びその製造方法
JP2007329480A (ja) * 2006-06-09 2007-12-20 Samsung Electronics Co Ltd 埋め込みビットラインの形成方法
JP2008166808A (ja) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2009182316A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置
JP2010192598A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2010272874A (ja) * 2010-06-29 2010-12-02 Unisantis Electronics Japan Ltd 半導体記憶装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136374A (ja) * 1991-04-23 1993-06-01 Canon Inc 半導体装置及びその製造方法
JPH10209407A (ja) * 1997-01-22 1998-08-07 Internatl Business Mach Corp <Ibm> 垂直なフローティングゲート・トランジスタを有するメモリ
JPH11214684A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002083945A (ja) * 2000-09-08 2002-03-22 Toshiba Corp 半導体メモリ装置及びその製造方法
JP2007329480A (ja) * 2006-06-09 2007-12-20 Samsung Electronics Co Ltd 埋め込みビットラインの形成方法
JP2008166808A (ja) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2009182316A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置
JP2010192598A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2010272874A (ja) * 2010-06-29 2010-12-02 Unisantis Electronics Japan Ltd 半導体記憶装置

Also Published As

Publication number Publication date
JP6329301B2 (ja) 2018-05-23

Similar Documents

Publication Publication Date Title
JP5695745B2 (ja) 半導体装置の製造方法及び半導体装置
US9246001B2 (en) Semiconductor device
US8697511B2 (en) Method for producing semiconductor device and semiconductor device
JP5667699B2 (ja) 半導体装置の製造方法と半導体装置
JP5662590B2 (ja) 半導体装置の製造方法及び半導体装置
US9614075B2 (en) Semiconductor device
JP5670603B1 (ja) 半導体装置の製造方法及び半導体装置
JP6329301B2 (ja) 半導体装置の製造方法及び半導体装置
JP6284585B2 (ja) 半導体装置の製造方法及び半導体装置
JP5974066B2 (ja) 半導体装置の製造方法と半導体装置
JP6156883B2 (ja) 半導体装置の製造方法及び半導体装置
JP6246276B2 (ja) 半導体装置の製造方法と半導体装置
JP6235662B2 (ja) 半導体装置
JP5986618B2 (ja) 半導体装置
JP6143913B2 (ja) 半導体装置の製造方法及び半導体装置
JP6026610B2 (ja) 半導体装置の製造方法と半導体装置
JP5917673B2 (ja) 半導体装置の製造方法及び半導体装置
JP2014209667A (ja) 半導体装置の製造方法と半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180419

R150 Certificate of patent or registration of utility model

Ref document number: 6329301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250