JP5596237B2 - 半導体装置の製造方法と半導体装置 - Google Patents
半導体装置の製造方法と半導体装置 Download PDFInfo
- Publication number
- JP5596237B2 JP5596237B2 JP2013527808A JP2013527808A JP5596237B2 JP 5596237 B2 JP5596237 B2 JP 5596237B2 JP 2013527808 A JP2013527808 A JP 2013527808A JP 2013527808 A JP2013527808 A JP 2013527808A JP 5596237 B2 JP5596237 B2 JP 5596237B2
- Authority
- JP
- Japan
- Prior art keywords
- fin
- silicon layer
- layer
- columnar
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 135
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- 239000010410 layer Substances 0.000 claims description 446
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 262
- 229910052710 silicon Inorganic materials 0.000 claims description 262
- 239000010703 silicon Substances 0.000 claims description 262
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 146
- 229920005591 polysilicon Polymers 0.000 claims description 146
- 238000009792 diffusion process Methods 0.000 claims description 119
- 229910052751 metal Inorganic materials 0.000 claims description 90
- 239000002184 metal Substances 0.000 claims description 90
- 150000004767 nitrides Chemical class 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 27
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
以上によりゲートラストとするために、ポリシリコンで第1のポリシリコンゲート電極127aと第2のポリシリコンゲート電極127b及びポリシリコンゲート配線127cを形成する製造方法が示された。第1のポリシリコンゲート電極127aと第2のポリシリコンゲート電極127b及びポリシリコンゲート配線127c形成後のポリシリコンの上面は、第1の柱状シリコン層110上部のn型拡散層115の上のゲート絶縁膜126より高く、第2の柱状シリコン層109上部のp型拡散層122の上のゲート絶縁膜126より高い位置となっている。
以上により金属配線層を形成するための製造方法が示された。
102.第2の酸化膜、ダミーパターン
103.第1のレジスト
104.第1の窒化膜、第1の窒化膜サイドウォール
105.第2のフィン状シリコン層
106.第1のフィン状シリコン層
107.第一の絶縁膜
108.第2のレジスト
109.第2の柱状シリコン層
110.第1の柱状シリコン層
111.第3の酸化膜
112.第2の窒化膜
113.第3のレジスト
115.n型拡散層
116.n型拡散層
117.n型拡散層
118.n型拡散層
119.第4の酸化膜
120.第3の窒化膜
121.第4のレジスト
122.p型拡散層
123.p型拡散層
124.p型拡散層
125.p型拡散層
126.ゲート絶縁膜
127.ポリシリコン
127a.第1のポリシリコンゲート電極
127b.第2のポリシリコンゲート電極
127c.ポリシリコンゲート配線
128.第4の窒化膜
129.第5のレジスト
130.第5の窒化膜
131.シリサイド
132.第6の窒化膜
133.層間絶縁膜
134.金属
134a.第1の金属ゲート電極
134b.第2の金属ゲート電極
134c.金属ゲート配線
135.層間絶縁膜
136.第6のレジスト
137.第2のコンタクト孔
138.第1のコンタクト孔
139.第7のレジスト
140.第3のコンタクト孔
141.第4のコンタクト孔
142.第3のコンタクト
143.第2のコンタクト
144.第1のコンタクト
145.第4のコンタクト
146.金属
147.第8のレジスト
148.第8のレジスト
149.第8のレジスト
150.第8のレジスト
151.金属配線
152.金属配線
153.金属配線
154.金属配線
Claims (7)
- 基板上に第1のフィン状シリコン層と第2のフィン状シリコン層を形成し、前記第1のフィン状シリコン層と第2のフィン状シリコン層はそれぞれの端で接続し閉ループを形成しており、前記第1のフィン状シリコン層と第2のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第1のフィン状シリコン層の上部に第1の柱状シリコン層を形成し、前記第2のフィン状シリコン層の上部に第2の柱状シリコン層を形成する第1の工程と、ここで前記第1の柱状シリコン層の幅は前記第1のフィン状シリコン層の幅と同じであり、前記第2の柱状シリコン層の幅は前記第2のフィン状シリコン層の幅と同じであり、
前記第1の工程の後、前記第1の柱状シリコン層上部と前記第1のフィン状シリコン層上部と前記第1の柱状シリコン層下部に不純物を注入しn型拡散層を形成し、前記第2の柱状シリコン層上部と前記第2のフィン状シリコン層上部と前記第2の柱状シリコン層下部に不純物を注入しp型拡散層を形成する第2の工程と、
前記第2の工程の後、ゲート絶縁膜と第1のポリシリコンゲート電極と第2のポリシリコンゲート電極とポリシリコンゲート配線を作成する第3の工程と、ここで、前記ゲート絶縁膜は前記第1の柱状シリコン層と前記第2の柱状シリコン層の周囲と上部を覆い、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極はゲート絶縁膜を覆い、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記第1の柱状シリコン層上部の前記n型拡散層の上の前記ゲート絶縁膜と前記第2の柱状シリコン層上部の前記p型拡散層の上の前記ゲート絶縁膜より高い位置であり、
前記第3の工程の後、前記第1のフィン状シリコン層上部の前記n型拡散層上部と前記第2のフィン状シリコン層上部の前記p型拡散層上部とにシリサイドを形成する第4の工程と、
前記第4の工程の後、層間絶縁膜を堆積し、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、第1の金属ゲート電極と第2の金属ゲート電極と金属ゲート配線とを形成する第5の工程と、ここで、前記第1の金属ゲート電極と第2の金属ゲート電極に接続された前記第1のフィン状シリコン層と第2のフィン状シリコン層に直交する方向に延在する金属ゲート配線であり、
前記第5の工程の後、第1のコンタクトと第2のコンタクトを形成する第6の工程と、ここで、前記第1の柱状シリコン層上部の前記n型拡散層と前記第1のコンタクトとは直接接続し、前記第2の柱状シリコン層上部の前記p型拡散層と前記第2のコンタクトとは直接接続し、
を有することを特徴とする半導体装置の製造方法。 - 前記第1の工程であって、基板上にダミーパターンを形成するために第2の酸化膜を堆積し、ダミーパターンを形成するための第1のレジストを形成し、前記第2の酸化膜をエッチングし、ダミーパターンを形成し、前記第1のレジストを除去し、第1の窒化膜を堆積し、前記第1の窒化膜をエッチングし、サイドウォール状に残存させ、前記ダミーパターンの周りに第1の窒化膜サイドウォールを形成し、前記ダミーパターンを除去し、前記第1の窒化膜サイドウォールをマスクとして前記シリコン基板をエッチングし、それぞれの端で接続し閉ループが形成された第1のフィン状シリコン層と第2のフィン状シリコン層を形成し、前記第1のフィン状シリコン層と第2のフィン状シリコン層の周囲に第一の絶縁膜を形成し、
前記第1の窒化膜サイドウォールを除去し、前記第1の絶縁膜をエッチバックし、前記第1のフィン状シリコン層の上部と前記第2のフィン状シリコン層の上部を露出し、前記第1のフィン状シリコン層と前記第2のフィン状シリコン層に直交するように第2のレジストを形成し、前記第1のフィン状シリコン層と前記第2のフィン状シリコン層とをエッチングし、
前記第2のレジストを除去することにより、前記第1のフィン状シリコン層と前記第2のレジストとが直交する部分が第1の柱状シリコン層となるよう前記第1の柱状シリコン層を形成し、前記第2のフィン状シリコン層と前記第2のレジストとが直交する部分が前記第2の柱状シリコン層となるよう第2の柱状シリコン層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第1の工程の後、前記第2の工程であって、第1の工程後の構造全体に、
第3の酸化膜を堆積し、第2の窒化膜を形成し、前記第2の窒化膜をエッチングし、サイドウォール状に残存させ、n型拡散層を形成するための第3のレジストを形成し、不純物を注入し、第1の柱状シリコン層上部と、第1のフィン状シリコン層上部にn型拡散層を形成し、前記第3のレジストを除去し、前記第2の窒化膜と前記第3の酸化膜を除去し、熱処理を行い、第4の酸化膜を堆積し、第3の窒化膜を形成し、前記第3の窒化膜をエッチングし、サイドウォール状に残存させ、p型拡散層を形成するための第4のレジストを形成し、不純物を注入し、第2の柱状シリコン層上部と、第2のフィン状シリコン層上部にp型拡散層を形成し、前記第4のレジストを除去し、前記第4の酸化膜と前記第3の窒化膜を除去し、熱処理を行うことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の工程の後、前記第3の工程であって、柱状シリコン層を取り囲むようにゲート絶縁膜を形成し、ポリシリコンを堆積し、
平坦化後の前記ポリシリコンの上面が前記第1の柱状シリコン層上部のn型拡散層の上の前記ゲート絶縁膜より高く、前記第2の柱状シリコン層上部のp型拡散層の上の前記ゲート絶縁膜より高い位置となるよう平坦化をし、第4の窒化膜を堆積し、第1のポリシリコンゲート電極と第2のポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第5のレジストを形成し、前記第4の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記ゲート絶縁膜をエッチングし、前記第5のレジストを除去することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第4の工程であって、前記第3の工程の後の構造全体に、第5の窒化膜を堆積し、前記第5の窒化膜をエッチングし、サイドウォール状に残存させ、金属を堆積し、シリサイドを第1のフィン状シリコン層と第2のフィン状シリコン層の上部のn型拡散層とp型拡散層の上部に形成することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第5の工程であって、前記第4の工程の後の構造全体に、
第6の窒化膜を堆積し、層間絶縁膜を堆積し、化学機械研磨により平坦化し、化学機械研磨により第1のポリシリコンゲート電極と第2のポリシリコンゲート電極及びポリシリコンゲート配線を露出し、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチングし、金属を堆積し、前記第1のポリシリコンゲート電極と前記第2のポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に前記金属を埋めこみ、前記金属をエッチングし、第1の柱状シリコン層上部のn型拡散層上のゲート絶縁膜と、第2の柱状シリコン層上部のp型拡散層上のゲート絶縁膜とを露出し、第1の金属ゲート電極、第2の金属ゲート電極、金属ゲート配線を形成することを特徴とする請求項5に記載の半導体装置の製造方法。 - 基板上に形成された第1のフィン状半導体層と、
基板上に形成された第2のフィン状半導体層と、ここで、前記第1のフィン状半導体層と前記第2のフィン状半導体層はそれぞれの端で接続し閉ループを形成しており、 前記第1のフィン状半導体層と前記第2のフィン状半導体層との周囲に形成された第1の絶縁膜と、
前記第1のフィン状半導体層上に形成された第1の柱状半導体層と、
前記第2のフィン状半導体層上に形成された第2の柱状半導体層と、ここで、前記第1の柱状半導体層の幅は前記第1のフィン状半導体層の幅と同じであり、前記第2の柱状半導体層の幅は前記第2のフィン状半導体層の幅と同じであり、
前記第1のフィン状半導体層上部と前記第1の柱状半導体層の下部に形成されたn型拡散層と、
前記第1の柱状半導体層の上部に形成されたn型拡散層と、
前記第2のフィン状半導体層の上部と前記第2の柱状半導体層の下部に形成されたp型拡散層と、
前記第2の柱状半導体層の上部に形成されたp型拡散層と、
前記第1のフィン状半導体層の上部と前記第2のフィン状半導体層の上部のn型拡散層とp型拡散層の上部に形成されたシリサイドと、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1の金属ゲート電極と、
前記第2の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2の金属ゲート電極と、
前記第1の金属ゲート電極と前記第2の金属ゲート電極に接続された前記第1のフィン状半導体層と前記第2のフィン状半導体層に直交する方向に延在する金属ゲート配線と、
前記第1の柱状半導体層上部に形成されたn型拡散層上に形成された第1のコンタクトと、
前記第2の柱状半導体層上部に形成されたp型拡散層上に形成された第2のコンタクトと、を有し、
前記第1の柱状半導体層上部に形成されたn型拡散層と前記第1のコンタクトとは直接接続し、前記第2の柱状半導体層上部に形成されたp型拡散層と前記第2のコンタクトとは直接接続することを特徴とする半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/079300 WO2013093988A1 (ja) | 2011-12-19 | 2011-12-19 | 半導体装置の製造方法と半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160675A Division JP5814437B2 (ja) | 2014-08-06 | 2014-08-06 | 半導体装置の製造方法と半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP5596237B2 true JP5596237B2 (ja) | 2014-09-24 |
Family
ID=48667920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013527808A Active JP5596237B2 (ja) | 2011-12-19 | 2011-12-19 | 半導体装置の製造方法と半導体装置 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5596237B2 (ja) |
KR (1) | KR20130100186A (ja) |
CN (1) | CN103270585A (ja) |
TW (1) | TW201327783A (ja) |
WO (1) | WO2013093988A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5731073B1 (ja) | 2013-06-17 | 2015-06-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
JP5740535B1 (ja) * | 2013-07-19 | 2015-06-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
WO2015019444A1 (ja) | 2013-08-07 | 2015-02-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
WO2015040705A1 (ja) * | 2013-09-18 | 2015-03-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び半導体装置の製造方法 |
JP5658425B1 (ja) * | 2013-09-26 | 2015-01-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
WO2015049773A1 (ja) * | 2013-10-03 | 2015-04-09 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び、半導体装置の製造方法 |
WO2015068241A1 (ja) | 2013-11-07 | 2015-05-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法 |
WO2015071982A1 (ja) * | 2013-11-13 | 2015-05-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 記憶装置、及び記憶装置の製造方法 |
JP5670606B1 (ja) * | 2013-11-22 | 2015-02-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP5658382B1 (ja) * | 2014-01-20 | 2015-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP5657151B1 (ja) * | 2014-01-23 | 2015-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
JP5885050B2 (ja) | 2014-02-12 | 2016-03-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
WO2015121961A1 (ja) | 2014-02-14 | 2015-08-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び半導体装置の製造方法 |
WO2015125291A1 (ja) * | 2014-02-24 | 2015-08-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法 |
WO2015129021A1 (ja) | 2014-02-28 | 2015-09-03 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、及び半導体装置の製造方法 |
JP6190435B2 (ja) * | 2015-10-26 | 2017-08-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 記憶装置、及び半導体装置 |
JP6143830B2 (ja) * | 2015-11-06 | 2017-06-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、及び半導体装置の製造方法 |
US10340364B2 (en) * | 2017-11-14 | 2019-07-02 | International Business Machines Corporation | H-shaped VFET with increased current drivability |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60001601T2 (de) * | 1999-06-18 | 2003-12-18 | Lucent Technologies Inc | Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP4987926B2 (ja) * | 2009-09-16 | 2012-08-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP2011071235A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5356970B2 (ja) * | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2013080378A1 (ja) * | 2011-12-02 | 2013-06-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
-
2011
- 2011-12-19 KR KR1020137015804A patent/KR20130100186A/ko not_active Application Discontinuation
- 2011-12-19 CN CN2011800611300A patent/CN103270585A/zh active Pending
- 2011-12-19 WO PCT/JP2011/079300 patent/WO2013093988A1/ja active Application Filing
- 2011-12-19 JP JP2013527808A patent/JP5596237B2/ja active Active
-
2012
- 2012-12-03 TW TW101145238A patent/TW201327783A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW201327783A (zh) | 2013-07-01 |
WO2013093988A1 (ja) | 2013-06-27 |
KR20130100186A (ko) | 2013-09-09 |
CN103270585A (zh) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5596237B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5695745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9390978B2 (en) | Method for producing semiconductor device and semiconductor device | |
US9035384B2 (en) | Semiconductor device | |
US9299701B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP5667699B2 (ja) | 半導体装置の製造方法と半導体装置 | |
US8916478B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP5662590B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5670603B1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5974066B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6026610B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5814437B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6246276B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6329301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6284585B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6235662B2 (ja) | 半導体装置 | |
JP6156883B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5986618B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5596237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |