JPWO2013171908A1 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JPWO2013171908A1 JPWO2013171908A1 JP2013552773A JP2013552773A JPWO2013171908A1 JP WO2013171908 A1 JPWO2013171908 A1 JP WO2013171908A1 JP 2013552773 A JP2013552773 A JP 2013552773A JP 2013552773 A JP2013552773 A JP 2013552773A JP WO2013171908 A1 JPWO2013171908 A1 JP WO2013171908A1
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- fin
- polysilicon gate
- polysilicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 74
- 239000010410 layer Substances 0.000 claims abstract description 320
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 240
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 240
- 239000010703 silicon Substances 0.000 claims abstract description 240
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 190
- 229920005591 polysilicon Polymers 0.000 claims abstract description 190
- 229910052751 metal Inorganic materials 0.000 claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 114
- 238000009792 diffusion process Methods 0.000 claims abstract description 70
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
即ち、従来、MOSトランジスタは、ポリシリコンでゲートを作成した後、ポリシリコンの上から層間絶縁膜を堆積し、CMP(化学機械研磨)によりポリシリコンゲートを露出する。そして、そのポリシリコンゲートをエッチングで加工した後、メタルを堆積する製造方法によって製造されている。このため、SGTにおいても、メタルゲートプロセスと高温プロセスとを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いることが必要となる。SGTでは、柱状シリコン層の上部がゲートよりも高い位置にあるため、メタルゲートラストプロセスを用いるにあたって何らかの工夫が必要となる。
シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層をその直径が前記フィン状シリコン層の幅と等しくなるように形成する第1工程と、
前記第1工程に続いて、前記柱状シリコン層上部、前記フィン状シリコン層上部、及び前記柱状シリコン層下部にそれぞれ不純物を注入し拡散層を形成する第2工程と、
前記第2工程に続いて、ゲート絶縁膜、ポリシリコンゲート電極、ポリシリコンゲート配線、及びポリシリコンゲートパッドを作成するとともに、前記ゲート絶縁膜が前記柱状シリコン層の周囲と上部を覆い、前記ポリシリコンゲート電極が前記ゲート絶縁膜を覆い、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドとを形成した後のポリシリコンの上面とを、前記柱状シリコン層上部の前記拡散層上に位置する前記ゲート絶縁膜よりも高い位置とし、前記ポリシリコンゲート電極と前記ポリシリコンゲートパッドの幅とは前記ポリシリコンゲート配線の幅よりも広くする第3工程と、
前記第3工程に続いて、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第4工程と、
前記第4工程に続いて、層間絶縁膜を堆積し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとを露出し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとをエッチングし、その後、金属層を堆積し、金属ゲート電極、金属ゲート配線及び金属ゲートパッドを形成するとともに、前記金属ゲート配線は、前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在させるように形成する第5工程と、
前記第5工程に続いて、前記柱状シリコン層上部の前記拡散層を直接接続するコンタクトを形成する第6工程と、を有する、
ことを特徴とする。
前記フィン状シリコン層の周囲に第1の絶縁膜を堆積し、前記第1の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出させ、
前記フィン状シリコン層に直交するように第2のレジストを形成し、前記第2のレジストを用いて、前記フィン状シリコン層をエッチングすると共に、前記第2のレジストを除去することにより、前記フィン状シリコン層と前記第2のレジストとが直交する部分が前記柱状シリコン層となるように前記柱状シリコン層を形成する、
ことが好ましい。
その後、不純物を注入することで、前記柱状シリコン層上部と前記フィン状シリコン層上部とに拡散層を形成すると共に、前記第1の窒化膜と前記第2の酸化膜とを除去し、しかる後に熱処理を行う、
ことが好ましい。
ゲート絶縁膜を形成し、ポリシリコンを堆積すると共に、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置になるように平坦化し、
第2の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線とポリシリコンゲートパッドを形成するための第3のレジストを形成し、前記第2の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドを形成し、前記ゲート絶縁膜をエッチングし、第3のレジストを除去する、
ことが好ましい。
シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、前記フィン状シリコン層の上部と前記柱状シリコン層の下部とに形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
前記フィン状シリコン層の上部にある拡散層の上部に形成されたシリサイドと、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
前記金属ゲート配線に接続された金属ゲートパッドと、を有し、
前記金属ゲート電極の幅と前記金属ゲートパッドの幅とは前記金属ゲート配線の幅よりも広くされており、
前記柱状シリコン層上部に形成された前記拡散層上に形成されたコンタクトと、をさらに有し、
前記柱状シリコン層上部に形成された前記拡散層と前記コンタクトとは直接接続されている、
ことを特徴とする。
まず、図2に示すように、シリコン基板101上にフィン状シリコン層を形成するための第1のレジスト102を形成する。
以上の工程を経ることで、ポリシリコンでポリシリコンゲート電極114a、ポリシリコンゲート配線114b及びポリシリコンゲートパッド114cが形成される。
以上の工程を経ることにより、フィン状シリコン層103の上部にシリサイドが形成される。
即ち、まず、図36に示すように、金属130を堆積する。
以上の工程を経ることにより、金属配線層である金属配線134、135、136が形成される。
図1に示す半導体装置は、基板101上に形成されたフィン状シリコン層103と、フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、フィン状シリコン層103上に形成された柱状シリコン層106と、柱状シリコン層106の直径はフィン状シリコン層103の幅と等しく、フィン状シリコン層103の上部と柱状シリコン層106の下部に形成された拡散層112とを備える。
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2のレジスト
106.柱状シリコン層
107.第2の酸化膜
108.第1の窒化膜
109.拡散層
110.拡散層
111.拡散層
112.拡散層
113.ゲート絶縁膜
114.ポリシリコン
114a.ポリシリコンゲート電極
114b.ポリシリコンゲート配線
114c.ポリシリコンゲートパッド
115.第2の窒化膜
116.第3のレジスト
117.第3の窒化膜
118.シリサイド
119.第4の窒化膜
120.層間絶縁膜
121.金属層(金属)
121a.金属ゲート電極
121b.金属ゲート配線
121c.金属ゲートパッド
122.第5の窒化膜
123.コンタクト孔
124.コンタクト孔
125.第4のレジスト
126.コンタクト孔
127.コンタクト
128.コンタクト
129.コンタクト
130.金属
131.第5のレジスト
132.第5のレジスト
133.第5のレジスト
134.金属配線
135.金属配線
136.金属配線
シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層をその幅が前記フィン状シリコン層の幅と等しくなるように形成する第1工程と、
前記第1工程に続いて、前記柱状シリコン層上部、前記フィン状シリコン層上部、及び前記柱状シリコン層下部にそれぞれ不純物を注入し拡散層を形成する第2工程と、
前記第2工程に続いて、ゲート絶縁膜、ポリシリコンゲート電極、ポリシリコンゲート配線、及びポリシリコンゲートパッドを作成するとともに、前記ゲート絶縁膜が前記柱状シリコン層の周囲と上部を覆い、前記ポリシリコンゲート電極が前記ゲート絶縁膜を覆い、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドとを形成した後のポリシリコンの上面とを、前記柱状シリコン層上部の前記拡散層上に位置する前記ゲート絶縁膜よりも高い位置とし、前記ポリシリコンゲート電極と前記ポリシリコンゲートパッドの幅とは前記ポリシリコンゲート配線の幅よりも広くする第3工程と、
前記第3工程に続いて、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第4工程と、
前記第4工程に続いて、層間絶縁膜を堆積し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとを露出し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとをエッチングし、その後、金属層を堆積し、金属ゲート電極、金属ゲート配線及び金属ゲートパッドを形成するとともに、前記金属ゲート配線は、前記金属ゲート電極に接続され、前記フィン状シリコン層に直交する方向に延在させるように形成する第5工程と、
前記第5工程に続いて、前記柱状シリコン層上部の前記拡散層を直接接続するコンタクトを形成する第6工程と、を有する、
ことを特徴とする。
半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された柱状半導体層と、
前記柱状半導体層の幅は前記フィン状半導体層の幅と同じであって、前記フィン状半導体層の上部と前記柱状半導体層の下部とに形成された拡散層と、
前記柱状半導体層の上部に形成された拡散層と、
前記フィン状半導体層の上部にある拡散層の上部に形成されたシリサイドと、
前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続され、前記フィン状半導体層に直交する方向に延在する金属ゲート配線と、
前記金属ゲート配線に接続された金属ゲートパッドと、を有し、
前記金属ゲート電極の幅と前記金属ゲートパッドの幅とは前記金属ゲート配線の幅よりも広くされており、
前記柱状半導体層上部に形成された前記拡散層上に形成されたコンタクトと、をさらに有し、
前記柱状半導体層上部に形成された前記拡散層と前記コンタクトとは直接接続されている、
ことを特徴とする。
図1に示す半導体装置は、基板101上に形成されたフィン状シリコン層103と、フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、フィン状シリコン層103上に形成された柱状シリコン層106と、柱状シリコン層106の幅はフィン状シリコン層103の幅と等しく、フィン状シリコン層103の上部と柱状シリコン層106の下部に形成された拡散層112とを備える。
Claims (8)
- シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層をその直径が前記フィン状シリコン層の幅と等しくなるように形成する第1工程と、
前記第1工程に続いて、前記柱状シリコン層上部、前記フィン状シリコン層上部、及び前記柱状シリコン層下部にそれぞれ不純物を注入し拡散層を形成する第2工程と、
前記第2工程に続いて、ゲート絶縁膜、ポリシリコンゲート電極、ポリシリコンゲート配線、及びポリシリコンゲートパッドを作成するとともに、前記ゲート絶縁膜が前記柱状シリコン層の周囲と上部を覆い、前記ポリシリコンゲート電極が前記ゲート絶縁膜を覆い、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドとを形成した後のポリシリコンの上面とを、前記柱状シリコン層上部の前記拡散層上に位置する前記ゲート絶縁膜よりも高い位置とし、前記ポリシリコンゲート電極と前記ポリシリコンゲートパッドの幅とは前記ポリシリコンゲート配線の幅よりも広くする第3工程と、
前記第3工程に続いて、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する第4工程と、
前記第4工程に続いて、層間絶縁膜を堆積し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとを露出し、前記ポリシリコンゲート電極と、前記ポリシリコンゲート配線と、前記ポリシリコンゲートパッドとをエッチングし、その後、金属層を堆積し、金属ゲート電極、金属ゲート配線及び金属ゲートパッドを形成するとともに、前記金属ゲート配線は、前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在させるように形成する第5工程と、
前記第5工程に続いて、前記柱状シリコン層上部の前記拡散層を直接接続するコンタクトを形成する第6工程と、を有する、
ことを特徴とする半導体装置の製造方法。 - 前記シリコン基板上にフィン状シリコン層を形成するための第1のレジストを形成し、前記第1のレジストを用いて、前記シリコン基板をエッチングし、前記フィン状シリコン層を形成し、その後に前記第1のレジストを除去し、
前記フィン状シリコン層の周囲に第1の絶縁膜を堆積し、前記第1の絶縁膜をエッチバックし、前記フィン状シリコン層の上部を露出させ、
前記フィン状シリコン層に直交するように第2のレジストを形成し、前記第2のレジストを用いて、前記フィン状シリコン層をエッチングすると共に、前記第2のレジストを除去することにより、前記フィン状シリコン層と前記第2のレジストとが直交する部分が前記柱状シリコン層となるように前記柱状シリコン層を形成する、
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層とを有する構造の上から、第2の酸化膜を堆積し、前記第2の酸化膜上に第1の窒化膜を形成し、前記第1の窒化膜をエッチングすることにより、サイドウォール状に残存させ、
その後、不純物を注入することで、前記柱状シリコン層上部と前記フィン状シリコン層上部とに拡散層を形成すると共に、前記第1の窒化膜と前記第2の酸化膜とを除去し、しかる後に熱処理を行う、
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記シリコン基板上に形成されたフィン状シリコン層と、前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、前記フィン状シリコン層の上部に形成された柱状シリコン層と、前記フィン状シリコン層の上部と前記柱状シリコン層の下部とに形成された拡散層と、前記柱状シリコン層の上部に形成された拡散層と、を有する構造において、
ゲート絶縁膜を形成し、ポリシリコンを堆積すると共に、当該ポリシリコンを平坦化した後のポリシリコンの上面が前記柱状シリコン層上部にある拡散層上の前記ゲート絶縁膜よりも高い位置となるように平坦化し、
第2の窒化膜を堆積し、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドとを形成するための第3のレジストを形成し、前記第3のレジストを用いて前記第2の窒化膜と前記ポリシリコンとをエッチングし、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを形成するとともに、前記ゲート絶縁膜をエッチングし、しかる後に、第3のレジストを除去する、
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 第3の窒化膜を堆積し、前記第3の窒化膜をエッチングすることで、サイドウォール状に残存させた後、金属層を堆積し、シリサイドを前記フィン状シリコン層の上部にある拡散層の上部に形成する、ことを特徴とする請求項4に記載の半導体装置の製造方法。
- 第4の窒化膜を堆積し、層間絶縁膜を堆積すると共に平坦化し、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを露出させ、前記ポリシリコンゲート電極、前記ポリシリコンゲート配線及び前記ポリシリコンゲートパッドを除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記ポリシリコンゲートパッドが存在していた部分に金属を埋めこみ、前記金属をエッチングすることにより、前記柱状シリコン層上部における前記拡散層上のゲート絶縁膜を露出させ、前記金属ゲート電極、前記金属ゲート配線及び前記金属ゲートパッドを形成する、
ことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記ポリシリコンゲート配線の幅の半分よりも厚く、前記ポリシリコンゲート電極の幅の半分、かつ、前記ポリシリコンゲートパッドの幅の半分よりも薄い第5の窒化膜を堆積することにより、前記柱状シリコン層上と前記金属ゲートパッド上とにコンタクト孔を形成する、ことを特徴とする請求項6に記載の半導体装置の製造方法。
- シリコン基板上に形成されたフィン状シリコン層と、
前記フィン状シリコン層の周囲に形成された第1の絶縁膜と、
前記フィン状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の直径は前記フィン状シリコン層の幅と同じであって、前記フィン状シリコン層の上部と前記柱状シリコン層の下部とに形成された拡散層と、
前記柱状シリコン層の上部に形成された拡散層と、
前記フィン状シリコン層の上部にある拡散層の上部に形成されたシリサイドと、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
前記金属ゲート電極に接続された前記フィン状シリコン層に直交する方向に延在する金属ゲート配線と、
前記金属ゲート配線に接続された金属ゲートパッドと、を有し、
前記金属ゲート電極の幅と前記金属ゲートパッドの幅とは前記金属ゲート配線の幅よりも広くされており、
前記柱状シリコン層上部に形成された前記拡散層上に形成されたコンタクトと、をさらに有し、
前記柱状シリコン層上部に形成された前記拡散層と前記コンタクトとは直接接続されている、
ことを特徴とする半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/062857 WO2013171908A1 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置の製造方法及び半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014245700A Division JP5986618B2 (ja) | 2014-12-04 | 2014-12-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5662590B2 JP5662590B2 (ja) | 2015-02-04 |
JPWO2013171908A1 true JPWO2013171908A1 (ja) | 2016-01-07 |
Family
ID=49583348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013552773A Active JP5662590B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置の製造方法及び半導体装置 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5662590B2 (ja) |
KR (1) | KR20140009509A (ja) |
CN (1) | CN103548125A (ja) |
TW (1) | TW201349312A (ja) |
WO (1) | WO2013171908A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015083287A1 (ja) * | 2013-12-06 | 2015-06-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及び半導体装置の製造方法 |
WO2015193939A1 (ja) * | 2014-06-16 | 2015-12-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
WO2015193940A1 (ja) * | 2014-06-16 | 2015-12-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
KR20160023338A (ko) * | 2014-08-22 | 2016-03-03 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP6055883B2 (ja) * | 2015-08-20 | 2016-12-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
JP6211637B2 (ja) * | 2016-02-01 | 2017-10-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
KR102472673B1 (ko) | 2016-03-21 | 2022-11-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR102308779B1 (ko) * | 2017-04-10 | 2021-10-05 | 삼성전자주식회사 | 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100739532B1 (ko) * | 2006-06-09 | 2007-07-13 | 삼성전자주식회사 | 매몰 비트라인 형성 방법 |
US8058683B2 (en) * | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP4487221B1 (ja) * | 2009-04-17 | 2010-06-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
JP4577592B2 (ja) * | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-05-18 WO PCT/JP2012/062857 patent/WO2013171908A1/ja active Application Filing
- 2012-05-18 CN CN201280024037.7A patent/CN103548125A/zh not_active Withdrawn
- 2012-05-18 KR KR1020137030545A patent/KR20140009509A/ko not_active Application Discontinuation
- 2012-05-18 JP JP2013552773A patent/JP5662590B2/ja active Active
-
2013
- 2013-05-10 TW TW102116729A patent/TW201349312A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20140009509A (ko) | 2014-01-22 |
WO2013171908A1 (ja) | 2013-11-21 |
TW201349312A (zh) | 2013-12-01 |
JP5662590B2 (ja) | 2015-02-04 |
CN103548125A (zh) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5695745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9246001B2 (en) | Semiconductor device | |
JP5662590B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US8697511B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP5596237B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5667699B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5670603B1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6235662B2 (ja) | 半導体装置 | |
JP5974066B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5986618B2 (ja) | 半導体装置 | |
JP6329301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6284585B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6156883B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6246276B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6026610B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5814437B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP2015079988A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5662590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |