JP4487221B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4487221B1 JP4487221B1 JP2009100745A JP2009100745A JP4487221B1 JP 4487221 B1 JP4487221 B1 JP 4487221B1 JP 2009100745 A JP2009100745 A JP 2009100745A JP 2009100745 A JP2009100745 A JP 2009100745A JP 4487221 B1 JP4487221 B1 JP 4487221B1
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- diffusion layer
- gate electrode
- columnar semiconductor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 238000009792 diffusion process Methods 0.000 claims abstract description 364
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 814
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 376
- 229910052710 silicon Inorganic materials 0.000 description 376
- 239000010703 silicon Substances 0.000 description 376
- 238000000034 method Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- 238000002513 implantation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【解決手段】基板上に形成された第1の拡散層上に2個の柱状半導体層によって形成された縦型トランジスタが隣接して形成されており、それらの縦型トランジスタは共通なゲート電極を備え、第1の柱状半導体層の上部に形成された第1の上部拡散層はソース電極に接続され、第2の柱状半導体層の上部に形成された第2の上部拡散層はドレイン電極に接続され、2個の縦型トランジスタが直列に接続されることによって、各々の縦型トランジスタの2倍のゲート長を持つトランジスタとして機能することを特徴とする半導体装置を提供する。
【選択図】図1
Description
図50(a)、(b)より、Si基板2501上にNウェル2502およびPウェル2503が形成され、Si基板表面にはNウェル領域にPMOSを形成する柱状シリコン層2505が形成され、Pウェル領域にNMOSを形成する柱状シリコン層2506が形成され、それぞれの柱状シリコン層を取り囲むようにゲート2508が形成される。PMOSを形成する柱状半導体の下部に形成されるP+ドレイン拡散層2510およびNMOSを形成する柱状半導体の下部に形成されるN+ドレイン拡散層2512は出力端子Voutに接続され、PMOSを形成する柱状シリコン層上部に形成されるソース拡散層2509は電源電位Vccに接続され、NMOSを形成する柱状シリコン層上部に形成されるソース拡散層2511は接地電位Vssに接続され、PMOSとNMOSの共通のゲート2508は入力端子Vinに接続されることによりCMOSインバーターを形成する。
また、様々な用途に使用されるアナログ回路部やロジック回路の一部においても、通常のロジック回路部に比べると長いゲート長を持つトランジスタが用いられる。
このように実際の製品においては様々なゲート長を持つトランジスタをチップ上に同時に形成することが不可欠であるが、SGTにおいては、単体SGTのゲート長Lsより大きい長さのゲート長を持つSGTを形成することがその構造上困難である。
第1及び第2のMOSトランジスタが基板上に形成された半導体装置であって、
前記第1及び第2のMOSトランジスタのそれぞれは、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板に対し垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記第1及び第2のMOSトランジスタは共通のゲート電極を備えるとともに、基板上に形成された共通の第1の平面状拡散層を備え、
前記第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の柱状拡散層はソース拡散層であり、
前記第2のMOSトランジスタを形成する柱状半導体層上部に形成された第2の柱状拡散層はドレイン拡散層であり、
ゲート電極全体の長さが実質的に各々のMOSトランジスタのゲート電極の2倍となるよう、前記第1のMOSトランジスタ及び前記第2のMOSトランジスタを直列に接続、したことを特徴とする半導体装置である。
複数の前記2直列MOSトランジスタを並列に配置し、前記複数の2直列MOSトランジスタの対応するゲート電極、ソース電極及びドレイン電極を共通化したことを特徴とする。
前記第1のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、前記第2のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第1のMOSトランジスタは第1のゲート電極を備え、
前記第2のMOSトランジスタは第2のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする。
前記第1のゲート電極及び第2のゲート電極はそれぞれ両端に位置する複数のコンタクトによって配線層に接続されることを特徴とする。
3個のMOSトランジスタが基板上に形成された半導体装置であって、
前記3個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記 柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記3個のMOSトランジスタは共通のゲート電極を備え、
第1のMOSトランジスタと第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタは基板上に形成された第2の平面状拡散層を備え、
第2のMOSトランジスタ及び第3のMOSトランジスタの上部に形成された柱状拡散層はコンタクト及び配線層により互いに接続され、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層はソース拡散層であり、
第3のMOSトランジスタが形成された第2の平面状拡散層はドレイン拡散層であり、
第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタとして動作することを特徴とする半導体装置である。
前記第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタを並列に配置し、
ゲート電極、ソース電極及びドレイン電極を共通化することによって駆動電流を向上させたことを特徴とする。
前記第1のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第2のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第3のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第1のMOSトランジスタは第1のゲート電極を備え、
前記第2のMOSトランジスタは第2のゲート電極を備え、
前記第3のMOSトランジスタは第3のゲート電極を備え、
第1のゲート電極、第2のゲート電極及び第3のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする。
前記第1のゲート電極、第2のゲート電極及び第3のゲート電極はそれぞれ両端に位置する複数のコンタクトによって配線層に接続されることを特徴とする。
4個のMOSトランジスタが基板上に形成された半導体装置であって、
前記4個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記4個のMOSトランジスタは共通のゲート電極を備え、
第1のMOSトランジスタと第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタと第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え
第2のMOSトランジスタ及び第3のMOSトランジスタの上部に形成された柱状拡散層はコンタクト及び配線層により互いに接続され、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層はソース拡散層であり、
第4のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層はドレイン拡散層であり、
第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの4倍の長さを持つMOSトランジスタとして動作することを特徴とする半導体装置である。
前記第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの4倍の長さを持つMOSトランジスタを並列に配置し、
ゲート電極、ソース電極及びドレイン電極を共通化することによって駆動電流を向上させることを特徴とする。
前記ゲート電極へのコンタクトは第1の平面状拡散層と第2の平面状拡散層の間の素子分離領域上に形成されることを特徴とする。
前記第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第1のMOSトランジスタは第1のゲート電極を備え、
前記第2のMOSトランジスタは第2のゲート電極を備え、
前記第3のMOSトランジスタは第3のゲート電極を備え、
前記第4のMOSトランジスタは第4のゲート電極を備え、
第1のゲート電極、第2のゲート電極、第3のゲート電極及び第4のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする。
前記第1のゲート電極、第2のゲート電極、第3のゲート電極及び第4のゲート電極はそれぞれ両端に位置する複数のコンタクトによって配線層に接続されることを特徴とする。
4個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記4個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記4個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタ及び第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は接地電位に接続され、
第3のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は電源電位に接続され、
第2のMOSトランジスタ及び第4のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層はともに出力端子に接続され、
第1のMOSトランジスタ及び第2のMOSトランジスタが直列に接続され、
第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの2倍の長さを持つMOSトランジスタによりインバーターが構成されていることを特徴とする半導体装置である。
前記第1のMOSトランジスタ及び第2のMOSトランジスタはNMOSであり、
前記第3のMOSトランジスタ及び第4のMOSトランジスタはPMOSであることを特徴とする。
前記第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ、及び第4のMOSランジスタにより構成される、ゲート電極の長さが各々のMOSトランジスタの2倍の長さを持つMOSトランジスタにより構成されるインバーターを並列に配置し、
ゲート電極、ソース電極及びドレイン電極を共通化することによって駆動電流を向上させることを特徴とする。
前記第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ、第4のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第1のMOSトランジスタ及び第2のMOSトランジスタ共通の第1のゲート電極を備え、
前記第3のMOSトランジスタ及び第4のMOSトランジスタ共通の第2のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする。
前記第1のゲート電極及び第2のゲート電極上に形成されるコンタクトは、前記第1の平面状拡散層と第2の平面状拡散層の間に形成される素子分離領域に形成されることを特徴とする。
前記第1のゲート電極及び第2のゲート電極はそれぞれ両端に位置する複数のコンタクトによって配線層に接続されることを特徴とする請求項14に記載の半導体装置である。
6個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記6個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記6個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタは基板上に形成された第2の平面状拡散層を備え、
第4のMOSトランジスタ及び第5のMOSトランジスタは基板上に形成された共通の 第3の平面状拡散層を備え、
第6のMOSトランジスタは基板上に形成された第4の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は接地電位に接続され、
第4のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は電源電位に接続され、
第2のMOSトランジスタ及び第3のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は配線層において互いに接続され、
第5のMOSトランジスタ及び第6のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は配線層において互いに接続され、
第2の平面状拡散層及び第4の平面状拡散層はそれぞれの上に形成されたコンタクトにより出力端子となる配線層において互いに接続され、
第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタが直列に接続され、
第4のMOSトランジスタ、第5のMOSトランジスタ及び第6のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタによりインバーターが構成されていることを特徴とする半導体装置である。
前記第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタはNMOSであり、
前記第4のMOSトランジスタ、第5のMOSトランジスタ及び第6のMOSトランジスタはPMOSであることを特徴とする。
前記第2の拡散層と第4の拡散層はそれらの表面に形成されたシリサイド層を介して互いに接続されていることを特徴とする。
前記第2の平面状拡散層と第4の平面状拡散層の境界部において、出力端子に接続されるコンタクトが形成されることを特徴とする。
前記第1のMOSトランジスタ乃至第6のMOSトランジスタにより構成される、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタにより構成されるインバーターを並列に配置し、
ゲート電極、ソース電極及びドレイン電極を共通化することによって駆動電流を向上させることを特徴とする。
前記第1のMOSトランジスタ乃至第6のMOSトランジスタは複数の柱状半導体層からなる縦型トランジスタであり、
前記第1のMOSトランジスタ及び第4のMOSトランジスタ共通の第1のゲート電極を備え、
前記第2のMOSトランジスタ、第3のMOSトランジスタ、第5のMOSトランジスタ、及び第6のMOSトランジスタは共通の第2のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする請求項20ないし請求項23に記載の半導体装置である。
8個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記8個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記8個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタ及び第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え、
第5のMOSトランジスタ及び第6のMOSトランジスタは基板上に形成された共通の第3の平面状拡散層を備え、
第7のMOSトランジスタ及び第8のMOSトランジスタは基板上に形成された共通の第4の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は接地電位に接続され、
第5のMOSトランジスタを形成する柱状半導体層上部に形成された柱状拡散層は電源電位に接続され、
第4のMOSトランジスタ及び第8のMOSトランジスタを形成する柱状半導体層上部に形成された第2の拡散層及び第4の拡散層はともに出力端子に接続され、
第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続され、
第5のMOSトランジスタ、第6のMOSトランジスタ、第7のMOSトランジスタ、及び第8のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの4倍の長さを持つMOSトランジスタによりインバーターが構成されていることを特徴とする半導体装置である。
前記第1のMOSトランジスタ乃至第4のMOSトランジスタはNMOSであり、
前記第5のMOSトランジスタ乃至第8のMOSトランジスタはPMOSであることを特徴とする。
前記第1のMOSトランジスタ及び第5のトランジスタは共通の第1のゲート電極を備え、
前記第2のMOSトランジスタ及び第6のトランジスタは共通の第2のゲート電極を備え、
前記第3のMOSトランジスタ及び第7のトランジスタは共通の第3のゲート電極を備え、
前記第4のMOSトランジスタ及び第8のトランジスタは共通の第4のゲート電極を備え、
第1のゲート電極乃至第4のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする。
前記第1のMOSトランジスタ乃至第8のMOSトランジスタは複数の柱状半導体層よりなることを特徴とする。
前記第1のゲート電極乃至第2のゲート電極上に形成されるコンタクトは前記第1の平面状拡散層と第3の平面状拡散層の間に形成される素子分離領域に形成され、
前記第3のゲート電極乃至第4のゲート電極上に形成されるコンタクトは前記第2の平面状拡散層と第4の平面状拡散層の間に形成される素子分離領域に形成されることを特徴とする。
前記第2のMOSトランジスタ、第3のMOSトランジスタ、第6のMOSトランジスタ、及び第7のトランジスタは共通の第5のゲート電極を備え、
前記第1のMOSトランジスタ、第4のMOSトランジスタ、第5のMOSトランジスタ、及び第8のトランジスタは共通の第6のゲート電極を備え、
第5のゲート電極及び第6のゲート電極はそれぞれ異なるコンタクトにより配線層に接続され、配線層において互いが接続されることを特徴とする。
前記第1のMOSトランジスタ乃至第8のMOSトランジスタは複数の柱状半導体層よりなることを特徴とする。
n個(nは3以上の整数)のMOSトランジスタが基板上に形成された半導体装置であって、
前記n個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記n個のMOSトランジスタは共通のゲート電極を備え、
第1及び第nのMOSトランジスタは、柱状半導体層の上部又は下部の一方が隣接するMOSトランジスタの柱状半導体層の上部又は下部と接続され、それ以外のMOSトランジスタは、隣接する両側のMOSトランジスタと一方とは上部で、他方とは下部で接続され、
ここで、前記上部の接続はコンタクト及び配線層による接続であり、前記下部の接続は、基板上に形成された平面状拡散層による接続であり、
第1のMOSトランジスタを形成する柱状半導体のうち、隣接するMOSトランジスタ(第2のMOSトランジスタ)と接続されていない側はソース拡散層であり、
第nのMOSトランジスタを形成する柱状半導体のうち、隣接するMOSトランジスタ(第n−1のMOSトランジスタ)と接続されていない側はドレイン拡散層であり、
第1乃至第nのMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタのn倍の長さを持つMOSトランジスタとして動作することを特徴とする半導体装置である。
n個(nは3以上の整数)のNMOSトランジスタと、n個のPMOSトランジスタから構成されるCMOSインバータであって、
前記n個のNMOSトランジスタは基板上に形成され、
前記n個のNMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記n個のNMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1及び第nのNMOSトランジスタは、柱状半導体層の上部又は下部の一方が隣接するNMOSトランジスタの柱状半導体層の上部又は下部と接続され、それ以外のNMOSトランジスタは、隣接する両側のNMOSトランジスタと一方とは上部で、他方とは下部で接続され、
ここで、前記上部の接続はコンタクト及び配線層による接続であり、前記下部の接続は、基板上に形成された平面状拡散層による接続であり、
第1のNMOSトランジスタを形成する柱状半導体のうち、隣接するNMOSトランジスタ(第2のNMOSトランジスタ)と接続されていない側は接地電位に接続され、
第nのNMOSトランジスタを形成する柱状半導体のうち、隣接するNMOSトランジスタ(第n−1のNMOSトランジスタ)と接続されていない側は出力端子に接続され、
第1乃至第nのNMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のNMOSトランジスタのn倍の長さを持つNMOSトランジスタとして動作するものであり、
前記n個のPMOSトランジスタは基板上に形成され、
前記n個のPMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記n個のPMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1及び第nのPMOSトランジスタは、柱状半導体層の上部又は下部の一方が隣接するPMOSトランジスタの柱状半導体層の上部又は下部と接続され、それ以外のPMOSトランジスタは、隣接する両側のPMOSトランジスタと一方とは上部で、他方とは下部で接続され、
ここで、前記上部の接続はコンタクト及び配線層による接続であり、前記下部の接続は、基板上に形成された平面状拡散層による接続であり、
第1のPMOSトランジスタを形成する柱状半導体のうち、隣接するPMOSトランジスタ(第2のPMOSトランジスタ)と接続されていない側は電源電位に接続され、
第nのPMOSトランジスタを形成する柱状半導体のうち、隣接するPMOSトランジスタ(第n−1のPMOSトランジスタ)と接続されていない側は出力端子に接続され、
第1乃至第nのPMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のPMOSトランジスタのn倍の長さを持つPMOSトランジスタとして動作するものであり、
前記nのNMOSトランジスタの入力端子と出力端子、及び前記第nのPMOSトランジスタの入力端子と出力端子とがそれぞれ電気的に接続されたことを特徴とするCMOSインバータである。
単体SGTのゲート長Lsの2倍のゲート長(2Ls)を持つトランジスタの構造を以下に示す。
図1(a)は2Lsのゲート長を持つNMOSSGTの平面図、同図(b)は、(a)のカットラインA−A’に沿って切った断面図である。以下に図1を参照して、2Lsのゲート長を持つNMOSSGTについて説明する。
図10は複数のSGTが並列に接続されることにより形成された2Lsのゲート長を持つNMOSSGTの平面図である。図1に示された2Lsのゲート長を持つSGTのパターンを並列に接続することによって、駆動電流の大きいトランジスタを形成することができる。
埋め込み酸化膜層201上に複数の平面状シリコン層202が形成され、各々の平面状シリコン層上には直列に接続されている柱状シリコン層205aおよび205bが形成され、柱状シリコン層205aおよび205bの下部の平面状シリコン層202にはN+下部拡散層203が形成され、それぞれの直列に接続されている柱状シリコン層205aと205bに対して共通のゲート電極208がゲート絶縁膜を介して形成されている。それぞれのゲート電極208はコンタクト217によって配線層222に接続される。柱状シリコン層205aの上部にはN+上部拡散層が形成され、N+上部拡散層上に形成されるコンタクト215によってソース電極である配線層220に接続される。柱状シリコン層205bの上部にはN+上部拡散層が形成され、N+上部拡散層上に形成されるコンタクト216によってドレイン電極である配線層221に接続される。
埋め込み酸化膜層301上に平面状シリコン層302が形成され、平面状シリコン層上には直列に接続されている複数の柱状シリコン層305aおよび305bが形成され、複数の柱状シリコン層305aおよび305bの下部の平面状シリコン層302にはN+下部拡散層303が形成されている。複数の柱状シリコン層305aに共通なゲート電極308aが形成され、複数の柱状半導体層305bに共通なゲート電極308bがゲート絶縁膜を介して形成されている。それぞれのゲート電極(308a、308b)はコンタクト317によって配線層322に接続される。柱状シリコン層305aの上部にはN+上部拡散層が形成され、N+上部拡散層上に形成されるコンタクト315によってソース電極である配線層320に接続される。柱状シリコン層305bの上部にはN+上部拡散層が形成され、N+上部拡散層上に形成されるコンタクト316によってドレイン電極である配線層321に接続される。
単体SGTのゲート長Lsの3倍のゲート長(3Ls)を持つトランジスタの構造を以下に示す。図12(a)は3Lsのゲート長を持つNMOSSGTの平面図図12(b)は、(a)のカットラインA−A’に沿って切った断面図である。以下に図12(a)(b)を参照して、3Lsのゲート長を持つNMOSSGTについて説明する。
図13は複数のSGTが並列に接続されることにより形成された3Lsのゲート長を持つNMOSSGTの平面図である。図12に示された3Lsのゲート長を持つSGTのパターンを並列に接続することによって、駆動電流の大きいトランジスタを形成することができる。
埋め込み酸化膜層501上に第1の平面状シリコン層502a及び第2の平面状シリコン層502bが形成され、第1の平面状シリコン層502a上には複数の柱状シリコン層505aが形成され、第2の平面状シリコン層502b上には複数の柱状シリコン層505bおよび505cが形成される。第1の平面状シリコン層502aにはN+下部拡散層503aが形成され、第2の平面状シリコン層502bにはN+下部拡散層503bが形成される。直列に接続されているそれぞれの柱状シリコン層505a、505bおよび505cの周囲にはゲート絶縁膜を介して共通なゲート電極508が形成されている。柱状シリコン層(505a、505bおよび505c)は配線層523及び下部拡散層503bによって、直列に接続されおり、それぞれのゲート電極508はそれぞれのゲート電極上に形成されるコンタクト517によって配線層522に接続され、ソース電極である配線層520はコンタクト515によって第1下部拡散層503aに接続され、柱状シリコン層505cの上部拡散層に接続されるコンタクト516はドレイン電極である配線層521に接続される。また、ソースとドレインの電極は動作状態によっては逆になってもよい。
埋め込み酸化膜層601上に第1の平面状シリコン層602a及び第2の平面状シリコン層602bが形成され、第1の平面状シリコン層602a上には複数の柱状シリコン層605aが形成され、第2の平面状シリコン層602b上には複数の柱状シリコン層605bおよび605cが形成される。第1の平面状シリコン層602aにはN+下部拡散層603aが形成され、第2の平面状シリコン層602bにはN+下部拡散層603bが形成される。複数の柱状シリコン層605aの周囲に共通なゲート電極608aがゲート絶縁膜を介して形成され、複数の柱状シリコン層605bの周囲に共通なゲート電極608bがゲート絶縁膜を介して形成され、複数の柱状シリコン層605cの周囲に共通なゲート電極608cがゲート絶縁膜を介して形成されている。複数の柱状シリコン層(605a、605bおよび605c)は配線層623及び下部拡散層603bによって、直列に接続されおり、ゲート電極(608a、608b、608c)はそれぞれのゲート電極上に形成されるコンタクト617によって配線層622に接続され、ソース電極である配線層620はコンタクト615によって第1下部拡散層603aに接続され、柱状シリコン層605cの上部拡散層に接続されるコンタクト616はドレイン電極である配線層621に接続される。また、ソースとドレインの電極は動作状態によっては逆になってもよい。
単体SGTのゲート長Lsの4倍のゲート長(4Ls)を持つトランジスタの構造を以下に示す。図15(a)は4Lsのゲート長を持つNMOSSGTの平面図、同図(b)は、(a)のカットラインA−A’に沿って切った断面図である。以下に図15を参照して、4Lsのゲート長を持つNMOSSGTについて説明する。
図17は複数のSGTが並列に接続されることにより形成された4Lsのゲート長を持つNMOSSGTの平面図である。図16に示された4Lsのゲート長を持つSGTのパターンを並列に接続することによって、駆動電流の大きいトランジスタを形成することができる。
埋め込み酸化膜層901上に第1の平面状シリコン層902a及び第2の平面状シリコン層902bが形成され、第1の平面状シリコン層902a上には複数の柱状シリコン層905a及び905bが形成され、第2の平面状シリコン層902b上には複数の柱状シリコン層905c及び905dが形成される。第1の平面状シリコン層902aにはN+下部拡散層903aが形成され、第2の平面状シリコン層902bにはN+下部拡散層903bが形成される。直列に接続された各々の柱状シリコン層(905a、905b、905c、905d)の周囲には共通なゲート電極908がゲート絶縁膜を介して形成されている。柱状シリコン層(905a、905b、905c、905d)は拡散層903a、配線層923及び拡散層903bによって直列に接続されており、それぞれのゲート電極908はコンタクト917によって配線層922に接続され、ソース電極である配線層920はコンタクト915によって柱状シリコン層905aの上部拡散層に接続されており、ドレイン電極である配線層921はコンタクト916によって柱状シリコン層905dの上部拡散層に接続される。
埋め込み酸化膜層1001上に第1の平面状シリコン層1002a及び第2の平面状シリコン層1002bが形成され、第1の平面状シリコン層1002a上には複数の柱状シリコン層1005a及び1005bが形成され、第2の平面状シリコン層1002b上には複数の柱状シリコン層1005c及び1005dが形成される。第1の平面状シリコン層1002aにはN+下部拡散層1003aが形成され、第2の平面状シリコン層1002bにはN+下部拡散層1003bが形成される。複数の柱状シリコン層1005aの周囲には共通なゲート電極1008aがゲート絶縁膜を介して形成され、複数の柱状シリコン層1005bの周囲には共通なゲート電極1008bがゲート絶縁膜を介して形成され、複数の柱状シリコン層1005cの周囲には共通なゲート電極1008cがゲート絶縁膜を介して形成され、複数の柱状シリコン層1005dの周囲には共通なゲート電極1008dがゲート絶縁膜を介して形成されている。柱状シリコン層(1005a、1005b、1005c、1005d)は拡散層1003a、配線層1023及び拡散層1003bによって直列に接続されており、それぞれのゲート電極1008はコンタクト1017によって配線層1022に接続され、ソース電極である配線層1020はコンタクト1015によって柱状シリコン層1005aの上部拡散層に接続されており、ドレイン電極である配線層1021はコンタクト1016によって柱状シリコン層1005dの上部拡散層に接続される。
単体SGTのゲート長Lsの2倍のゲート長(2Ls)を持つトランジスタを用いて構成されたCMOSインバーターについて以下に説明する。
まず、図19は本実施の形態におけるCMOSインバーターの等価回路である。以下に、CMOSインバーターの回路動作について説明する。入力信号Vin1はNMOSであるQn1およびPMOSであるQp1のゲートに印加される。Vin1が“1”のとき、NMOSであるQn1はON状態、PMOSであるQp1はOFF状態となり、Vout1は“0”になる。逆に、Vin1が“0”のとき、NMOSであるQn1はOFF状態、PMOSであるQp1はON状態となり、Vout1は“1”になる。以上のように、CMOSインバーターは入力値であるVin1の信号に対して、出力値であるVout1の信号は反対の値をとるように動作する。本実施の形態においては、NMOS(Qn1)及びPMOS(Qp1)は単体のSGTが2個直列に接続された構造である。
以下に、図20及び図21を参照してこのCMOSインバーターについて説明する。
埋め込み酸化膜層1100上に平面状シリコン層(1101、1102)が形成され、平面状シリコン層1101上に柱状シリコン層(1105a、1105b)が形成され、平面状シリコン層1002上に柱状シリコン層(1106a、1106b)が形成される。それぞれの柱状シリコン層を取り囲むようにゲート絶縁膜1107およびゲート電極(1108a、1108b)が形成される。NMOSを形成する柱状シリコン層(1105a、1105b)の下部の平面状シリコン層1101にはN+下部拡散層1103が形成され、柱状シリコン層(1105a、1105b)の上部にはN+上部拡散層(1109a、1109b)が形成される。PMOSを形成する柱状シリコン層(1106a、1106b)の下部の平面状シリコン層1102にはP+下部拡散層1104が形成され、柱状シリコン層(1106a、1106b)の上部にはP+上部拡散層(1110a、1110b)が形成される。インバーターを構成するNMOSは柱状シリコン層1105aと1105bより形成される2個のSGTが直列に接続されたトランジスタであり、PMOSは柱状シリコン層1106aと1106bより形成される2個のSGTが直列に接続されたトランジスタである。
図22は複数の並列に接続されたSGTによって形成された2Lsのゲート長を持つ5個のNMOS及び5個のPMOSにより構成されたCMOSインバーターの平面図である。このようにNMOS及びPMOSを形成する複数のSGTを並列に接続することによって、CMOSインバーターの性能を調整することができる。
埋め込み酸化膜層1200上に平面状シリコン層(1201、1202)が形成され、平面状シリコン層1201上に複数の柱状シリコン層(1205a、1205b)が形成され、平面状シリコン層1202上に複数の柱状シリコン層(1206a、1206b)が形成される。それぞれの柱状シリコン層を取り囲むようにゲート絶縁膜およびゲート電極(1208a、1208b)が形成される。NMOSを形成する複数の柱状シリコン層(1205a、1205b)の下部の平面状シリコン層1201にはN+下部拡散層1203が形成され、柱状シリコン層(1205a、1205b)の上部にはN+上部拡散層が形成される。PMOSを形成する複数の柱状シリコン層(1206a、1206b)の下部の平面状シリコン層1202にはP+下部拡散層1204が形成され、複数の柱状シリコン層(1206a、1206b)の上部にはP+上部拡散層が形成される。インバーターを構成するNMOSは複数の柱状シリコン層1205aと複数の柱状シリコン層1205bが2直列に接続されたトランジスタであり、PMOSは複数の柱状シリコン層1206aと複数の柱状シリコン層1206bが2直列に接続されたトランジスタである。
なお、並列に接続されるSGTの数が多い場合には、ゲート電極の両側にさらにコンタクトを形成することにより、ゲート電極への電圧の遅延を減らすことができる。
図23においては、1個のNMOSの1段目のSGTと2段目のSGTと1個のPMOSの1段目のSGTと2段目のSGTでゲート電極を共有している。このようなゲート電極の配線方法では、並列に接続されるSGTの個数が増えても1個のゲート電極に接続されるSGTの数は一定であるので、ゲート電圧の遅延が非常に小さくなる。
埋め込み酸化膜層1300上に複数の平面状シリコン層(1301、1302)が形成され、各々の平面状シリコン層1301上に柱状シリコン層(1305a、1305b)が形成され、各々の平面状シリコン層1302上に柱状シリコン層(1305c、1305d)が形成される。各々の柱状シリコン層1305a、1305b、1305c、1305dに対して共通なゲート電極1308が形成される。NMOSを形成する柱状シリコン層(1305a、1305b)の下部の平面状シリコン層1301にはN+下部拡散層1303が形成され、柱状シリコン層(1305a、1305b)の上部にはN+上部拡散層が形成される。PMOSを形成する柱状シリコン層(1305c、1305d)の下部の平面状シリコン層1302にはP+下部拡散層1304が形成され、柱状シリコン層(1305c、1305d)の上部にはP+上部拡散層が形成される。インバーターを構成するNMOSは各々の柱状シリコン層1305aと柱状シリコン層1305bが2直列に接続されたトランジスタが複数並列に並んだトランジスタであり、PMOSは各々の柱状シリコン層1305cと柱状シリコン層1305dが2直列に接続されたトランジスタが複数並列に並んだトランジスタである。
以下に単体SGTのゲート長Lsの3倍のゲート長(3Ls)を持つトランジスタを用いて構成されたCMOSインバーターについて説明する。
図24は本実施の形態におけるCMOSインバーターの等価回路である。以下に、CMOSインバーターの回路動作について説明する。入力信号Vin2はNMOSであるQn2およびPMOSであるQp2のゲートに印加される。Vin2が“1”のとき、NMOSであるQn2はON状態、PMOSであるQp2はOFF状態となり、Vout2は“0”になる。逆に、Vin2が“0”のとき、NMOSであるQn2はOFF状態、PMOSであるQp2はON状態となり、Vout2は“1”になる。以上のように、CMOSインバーターは入力値であるVin2の信号に対して、出力値であるVout2の信号は反対の値をとるように動作する。本実施の形態においては、NMOS(Qn2)及びPMOS(Qp2)は単体のSGTが3個直列に接続された構造である。
以下に単体SGTのゲート長Lsの3倍のゲート長(3Ls)を持つトランジスタを用いて構成されたCMOSインバーターの他の例について説明する。本実施の形態によるとCMOSインバーターの占有面積を縮小することが可能である。
また、下部拡散層1503bと1504bがそれぞれの表面に形成されたシリサイド層1532で接続されているのでインバーターの占有面積を小さくすることができる。
図39に単体SGTのゲート長Lsの3倍のゲート長(3Ls)を持つトランジスタを用いて構成されたCMOSインバーターの他の例を示す。本実施の形態においては、実施の形態10から平面状シリコン層の配置を変更し、ゲート電極のパターンが直線になるようにしている。このため、実施の形態10と比較するとゲート電極のパターニングが容易になる。また、実施の形態10と同様に、下部拡散層1603bと1604bはその表面上に形成されるシリサイド層により互いに接続されており、CMOSインバーターの占有面積を縮小している。他のインバーターの構成については実施の形態10と同様である。
図40は複数の並列に接続されたSGTによって形成された3Lsのゲート長を持つNMOS及びPMOSにより構成されたCMOSインバーターの平面図である。このようにNMOS及びPMOSを形成する複数のSGTを並列に接続することによって、CMOSインバーターの性能を調整することができる。
なお、並列に接続されるSGTの数が多い場合には、ゲート電極の両側にさらにコンタクトを形成することにより、ゲート電極への電圧の遅延を減らすことができる。
このようなゲート電極の配線方法では、並列に接続されるSGTの個数が増えても1個のゲート電極に接続されるSGTの数は一定であるので、ゲート電圧の遅延を小さく保つことが出来る。
単体SGTのゲート長Lsの4倍のゲート長(4Ls)を持つトランジスタを用いて構成されたCMOSインバーターについて以下に説明する。
まず、図42は本実施の形態におけるCMOSインバーターの等価回路である。以下に、CMOSインバーターの回路動作について説明する。入力信号Vin3はNMOSであるQn3およびPMOSであるQp3のゲートに印加される。Vin3が“1”のとき、NMOSであるQn3はON状態、PMOSであるQp3はOFF状態となり、Vout3は“0”になる。逆に、Vin3が“0”のとき、NMOSであるQn3はOFF状態、PMOSであるQp3はON状態となり、Vout3は“1”になる。以上のように、CMOSインバーターは入力値であるVin3の信号に対して、出力値であるVout3の信号は反対の値をとるように動作する。本実施の形態においては、NMOS(Qn3)及びPMOS(Qp3)は単体のSGTが4個直列に接続された構造である。
埋め込み酸化膜層2000上に平面状シリコン層(2001a、2001b、2002a、2002b)が形成され、平面状シリコン層2001a上に複数の柱状シリコン層(2005a、2005b)が形成され、平面状シリコン層2001b上に複数の柱状シリコン層(2005c、2005d)が形成され、平面状シリコン層2002a上に複数の柱状シリコン層(2006a、2006b)が形成され、平面状シリコン層2002b上に複数の柱状シリコン層(2006c、2006d)が形成される。それぞれの柱状シリコン層を取り囲むようにゲート絶縁膜およびゲート電極(2008a、2008b、2008c、2008d)が形成される。NMOSを形成する複数の柱状シリコン層(2005a、2005b)の下部の平面状シリコン層2001aにはN+下部拡散層2003aが形成され、複数の柱状シリコン層(2005a、2005b)の上部にはN+上部拡散層が形成される。また、NMOSを形成する複数の柱状シリコン層(2005c、2005d)の下部の平面状シリコン層2001bにはN+下部拡散層2003bが形成され、複数の柱状シリコン層(2005c、2005d)の上部にはN+上部拡散層が形成される。PMOSを形成する複数の柱状シリコン層(2006a、2006b)の下部の平面状シリコン層2002aにはP+下部拡散層2004aが形成され、複数の柱状シリコン層(2006a、2006b)の上部にはP+上部拡散層が形成される。また、PMOSを形成する複数の柱状シリコン層(2006c、2006d)の下部の平面状シリコン層2002bにはP+下部拡散層2004bが形成され、複数の柱状シリコン層(2006c、2006d)の上部にはP+上部拡散層が形成される。インバーターを構成するNMOSはそれぞれ複数の柱状シリコン層2005a、2005b、2005c及び2005dより形成されるSGTが4直列に接続されたトランジスタであり、PMOSはそれぞれ複数の柱状シリコン層2006a、2006b、2006c及び2006dより形成されるSGTが4直列に接続されたトランジスタである。
なお、並列に接続されるSGTの数が多い場合には、ゲート電極の両側にさらにコンタクトを形成することにより、ゲート電圧の遅延を減らすことができる。
図46に単体SGTのゲート長Lsの4倍のゲート長(4Ls)を持つトランジスタを用いて構成されたCMOSインバーターの他の例を示す。本実施の形態においては、実施の形態13から平面状シリコン層の配置を変更することにより、NMOSの1段目のSGTとPMOSの1段目のSGTのゲートを共通化し、NMOSの2段目のSGTとPMOSの2段目のSGTのゲートを共通化している。このため、ゲート電極上に形成されるコンタクトの個数を減らすことができる。
なお、並列に接続されるSGTの数が多い場合には、ゲート電極の両側にさらにコンタクトを形成することにより、ゲート電圧の遅延を減らすことができる。
図48に単体SGTのゲート長Lsの4倍のゲート長(4Ls)を持つトランジスタを用いて構成されたCMOSインバーターの他の例を示す。本実施の形態においては、実施の形態13から平面状シリコン層の配置を変更することにより、NMOSとPMOSの全てのSGTのゲートを共通化している。このため、ゲート電極上に形成されるコンタクトの個数を減らすことができる。このため、ゲート電極上に形成されるコンタクトの個数を減らすことができる。他のインバーターの構成については実施の形態13と同様である。
なお、並列に接続されるSGTの数が多い場合には、ゲート電極の両側にさらにコンタクトを形成することにより、ゲート電圧の遅延を減らすことができる。
102、402a、402b、702a、702b、802a、802b、:平面状シリコン層
103、203、303、403a、403b、503a、503b、603a、603b、703a、703b、803a、803b、903a、903b、1003a、1003b:N+下部拡散層
105a、105b、205a、205b、305a、305b、405a、405b、405c、705a、705b、705c、705d、805a、805b、805c、805d:柱状半導体層
107、407、707、807:ゲート絶縁膜
108、208、308、408、508、608、708、808、908、1008:ゲート導電膜
109a、109b、409a、409b、409c、709a、709b、709c、709d、809a、809b、809c、809d:上部拡散層
115、215、315、415、515、615、715、815、915、1015:ソース部コンタクト
116、216、316、416、516、616、716、816、916、1016:ドレイン部コンタクト
117、217、317、417、517、617、717、817、917、1017:ゲートコンタクト
120、220、320、420、520、620、720、820、920、1020:ソース配線層
121、221、321、421、521、621、721、821、921、1021:ドレイン配線層
122、222、322、422、522、622、722、822、922、1022:ゲート配線層
423、523、623、723、823、923、1023:配線層
130:シリコン窒化膜ハードマスク
1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400:埋め込み酸化膜層
1101、1102、1401a、1401b、1402a、1402b、1501a、1501b、1502a、1502b、1901a、1901b、1902a、1902b:平面状シリコン層
1103、1203、1303、1403a、1403b、1503a、1503b、1603a、1603b、1703a、1703b、1803a、1803b、1903a、1903b、2003a、2003b、2103a、2103b、2203a、2203b、2303a、2303b、2403a、2403b:N+下部拡散層
1104、1204、1304、1404a、1404b、1504a、1504b、1604a、1604b、1704a、1704b、1804a、1804b、1904a、1904b、2004a、2004b、2104a、2104b、2204a、2204b、2304a、2304b、2404a、2404b:P+下部拡散層
1105a、1105b、1405a、1405b、1405c、1505a、1505b、1505c、1905a、1905b、1905c、1905d:NMOS柱状シリコン層
1106a、1106b、1406a、1406b、1406c、1506a、1506b、1506c、1906a、1906b、1906c、1906d:PMOS柱状シリコン層
1108a、1108b、1208a、1208b、1308、1408、1508、1608a、1608b、1708a、1708b、1808、1908、2008、2108a、2108b、2208a、2208b、2308、2408:ゲート電極
1109a、1109b、1409a、1409b、1409c、1509a、1509b、1509c、1909a、1909b、1909c、1909d:N+上部拡散層
1110a、1110b、1410a、1410b、1410c、1510a、1510b、1510c、1910a、1910b、1910c、1910d:P+上部拡散層
1115、1215、1315、1415、1515、1615、1715、1815、1915、2015、2115、2215、2315、2415:接地電位接続コンタクト
1116、1216、1316、1416、1516、1616、1716、1816、1916、2016、2116、2216、2316、2416:電源電位接続コンタクト
1117a、1117b、1217a、1217b、1317、1417、1517、1617a、1617b1717a、1717b、1717c、1817、1917、2017、2117、2217、2317、2417:ゲートコンタクト
1118a、1118b、1218a、1218b、1318a、1318b、1418c、1419c、1518c、1618、1718、1818a、1818b、1918c、1919c、2018c、2019c、2118c、2119c、2218c、2219c、2318c、2319c、2418c、2419c:出力端子接続コンタクト
1120、1220、1320、1420、1520、1620、1720、1820、1920、2020、2120、2220、2320、2420:接地電位配線層
1121、1221、1321、1421、1521、1621、1721、1821、1921、2021、2121、2221、2321、2421:電源電位配線層
1122、1222、1322、1422、1522、1622、1722、1822、1922、2022、2122、2222、2322、2422:入力端子配線層
1123、1223、1323、1423、1523、1623、1723、1823、1923、2023、2123、2223、2323、2423:出力端子配線層
1530:シリコン窒化膜ハードマスク
1531:サイドウォール窒化膜
1532、1533:シリサイド層
Qn1、Qn2、Qn3:NMOS
Qp1、Qp2、Qp3:PMOS
Vcc1、Vcc2、Vcc3:電源電位
Vss1、Vss2、Vss3:接地電位
Vin1、Vin2、Vin3:入力端子
Vout1、Vout2、Vout3:出力端子
Claims (8)
- 第1及び第2のMOSトランジスタが基板上に形成された半導体装置であって、
前記第1及び第2のMOSトランジスタのそれぞれは、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板に対し垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記第1及び第2のMOSトランジスタは共通のゲート電極を備えるとともに、基板上に形成された共通の第1の平面状拡散層を備え、
前記第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層はソース拡散層であり、
前記第2のMOSトランジスタを形成する柱状半導体層上部に形成された第2の拡散層はドレイン拡散層であり、
ゲート電極全体の長さが各々のMOSトランジスタのゲート電極の2倍となるよう、前記第1のMOSトランジスタ及び前記第2のMOSトランジスタを直列に接続されており、
前記第1のMOSトランジスタおよび前記第2のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1及び第2のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1及び第2のMOSトランジスタの列は互いに平行に配置され、
前記第1のMOSトランジスタは第1のMOSトランジスタを形成する複数の柱状半導体層に共通の第1のゲート電極を備え、
前記第2のMOSトランジスタは第2のMOSトランジスタを形成する複数の柱状半導体層に共通の第2のゲート電極を備え、
第1のゲート電極または第2のゲート電極は、第1及び第2のMOSトランジスタそれぞれの前記列状に配置された複数の柱状半導体層の端部において、コンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。 - 3個のMOSトランジスタが基板上に形成された半導体装置であって、
前記3個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記3個のMOSトランジスタは共通のゲート電極を備え、
第1のMOSトランジスタと第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタは基板上に形成された第2の平面状拡散層を備え、
第2のMOSトランジスタ及び第3のMOSトランジスタの上部に形成された第2の拡散層及び第3の拡散層はコンタクト及び配線層により互いに接続され、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層はソース拡散層であり、
第3のMOSトランジスタが形成された第2の平面状拡散層はドレイン拡散層であり、 第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタとして動作し、
前記第1のMOSトランジスタ、第2のMOSトランジスタおよび第3のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1、第2、第3のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1、第2、第3のMOSトランジスタのそれぞれの列は互いに平行に配置され、
前記第1のMOSトランジスタは第1のMOSトランジスタを形成する複数の柱状半導体層に共通の第1のゲート電極を備え、
前記第2のMOSトランジスタは第2のMOSトランジスタを形成する複数の柱状半導体層に共通の第2のゲート電極を備え、
前記第3のMOSトランジスタは第3のMOSトランジスタを形成する複数の柱状半導体層に共通の第3のゲート電極を備え、
第1のゲート電極、第2のゲート電極及び第3のゲート電極は、第1、第2、第3のMOSトランジスタそれぞれの前記列状に配置された複数の柱状半導体層の端部において、コンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。 - 4個のMOSトランジスタが基板上に形成された半導体装置であって、
前記4個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記4個のMOSトランジスタは共通のゲート電極を備え、
第1のMOSトランジスタと第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタと第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え、
第2のMOSトランジスタ及び第3のMOSトランジスタの上部に形成された第2の拡散層及び第3の拡散層はコンタクト及び配線層により互いに接続され、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層はソース拡散層であり、
第4のMOSトランジスタを形成する柱状半導体層上部に形成された第4の拡散層はドレイン拡散層であり、
第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの4倍の長さを持つMOSトランジスタとして動作し、
前記第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1、第2、第3、第4のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1、第2、第3、第4のMOSトランジスタのそれぞれの列は互いに平行に配置され、
前記第1のMOSトランジスタは第1のMOSトランジスタを形成する複数の柱状半導体層に共通の第1のゲート電極を備え、
前記第2のMOSトランジスタは第2のMOSトランジスタを形成する複数の柱状半導体層に共通の第2のゲート電極を備え、
前記第3のMOSトランジスタは第3のMOSトランジスタを形成する複数の柱状半導体層に共通の第3のゲート電極を備え、
前記第4のMOSトランジスタは第4のMOSトランジスタを形成する複数の柱状半導体層に共通の第4のゲート電極を備え、
第1のゲート電極、第2のゲート電極、第3のゲート電極及び第4のゲート電極は、第1、第2、第3、第4のMOSトランジスタそれぞれの前記列状に配置された複数の柱状半導体層の端部において、コンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。 - 4個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記4個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記4個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタ及び第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層は接地電位に接続され、
第3のMOSトランジスタを形成する柱状半導体層上部に形成された第3の拡散層は電源電位に接続され、
第2のMOSトランジスタ及び第4のMOSトランジスタを形成する柱状半導体層上部に形成された第2の拡散層及び第4の拡散層はともに出力端子に接続され、
第1のMOSトランジスタ及び第2のMOSトランジスタが直列に接続され、
第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの2倍の長さを持つMOSトランジスタによりインバーターが構成されており、
前記第1のMOSトランジスタ及び第2のMOSトランジスタはNMOSであり、
前記第3のMOSトランジスタ及び第4のMOSトランジスタはPMOSであり、
前記第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ、第4のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1、第2、第3、第4のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1及び第2のMOSトランジスタの列は互いに平行に配置され、第3及び第4のMOSトランジスタの列は互いに平行に配置され、
前記第1のMOSトランジスタ及び第3のMOSトランジスタは第1のMOSトランジスタ及び第3のMOSトランジスタを形成する複数の柱状半導体層に共通の第1のゲート電極を備え、
前記第2のMOSトランジスタ及び第4のMOSトランジスタは第2のMOSトランジスタ及び第4のMOSトランジスタを形成する複数の柱状半導体層に共通の第2のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ第1の平面状拡散層及び第2の平面状拡散層間に形成されるコンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。 - 6個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記6個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記6個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタは基板上に形成された第2の平面状拡散層を備え、
第4のMOSトランジスタ及び第5のMOSトランジスタは基板上に形成された共通の第3の平面状拡散層を備え、
第6のMOSトランジスタは基板上に形成された第4の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層は接地電位に接続され、
第4のMOSトランジスタを形成する柱状半導体層上部に形成された第4の拡散層は電源電位に接続され、
第2のMOSトランジスタ及び第3のMOSトランジスタを形成する柱状半導体層上部に形成された第2の拡散層及び第3の拡散層は配線層において互いに接続され、
第5のMOSトランジスタ及び第6のMOSトランジスタを形成する柱状半導体層上部に形成された第5の拡散層及び第6の拡散層は配線層において互いに接続され、
第2の平面状拡散層及び第4の平面状拡散層はそれぞれの上に形成されたコンタクトにより出力端子となる配線層において互いに接続され、
第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタが直列に接続され、
第4のMOSトランジスタ、第5のMOSトランジスタ及び第6のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタによりインバーターが構成されており、
前記第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタはNMOSであり、
前記第4のMOSトランジスタ、第5のMOSトランジスタ及び第6のMOSトランジスタはPMOSであり、
前記第1のMOSトランジスタ乃至第6のMOSトランジスタは複数の柱状半導体層からなり、第1乃至第6のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1乃至第3のMOSトランジスタの列は互いに平行に配置され、第4乃至第6のMOSトランジスタの列は互いに平行に配置され、
前記第1のMOSトランジスタ及び第4のMOSトランジスタは共通の第1のゲート電極を備え、
前記第2のMOSトランジスタ及び第5のMOSトランジスタは共通の第2のゲート電極を備え、
前記第3のMOSトランジスタ及び第6のMOSトランジスタは共通の第3のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ第1の平面状拡散層及び第3の平面状拡散層間に形成されるコンタクトを介して同一の配線層に接続され、
第3のゲート電極は第2の平面状拡散層及び第4の平面状拡散層間に形成されるコンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。 - 6個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記6個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記6個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタは基板上に形成された第2の平面状拡散層を備え、
第4のMOSトランジスタ及び第5のMOSトランジスタは基板上に形成された共通の第3の平面状拡散層を備え、
第6のMOSトランジスタは基板上に形成された第4の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層は接地電位に接続され、
第4のMOSトランジスタを形成する柱状半導体層上部に形成された第4の拡散層は電源電位に接続され、
第2のMOSトランジスタ及び第3のMOSトランジスタを形成する柱状半導体層上部に形成された第2の拡散層及び第3の拡散層は配線層において互いに接続され、
第5のMOSトランジスタ及び第6のMOSトランジスタを形成する柱状半導体層上部に形成された第5の拡散層及び第6の拡散層は配線層において互いに接続され、
第2の平面状拡散層及び第4の平面状拡散層はそれぞれの上に形成されたコンタクトにより出力端子となる配線層において互いに接続され、
第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタが直列に接続され、
第4のMOSトランジスタ、第5のMOSトランジスタ及び第6のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの3倍の長さを持つMOSトランジスタによりインバーターが構成されており、
前記第1のMOSトランジスタ、第2のMOSトランジスタ及び第3のMOSトランジスタはNMOSであり、
前記第4のMOSトランジスタ、第5のMOSトランジスタ及び第6のMOSトランジスタはPMOSであり、
前記第1のMOSトランジスタ乃至第6のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1乃至第6のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1乃至第3のMOSトランジスタの列は互いに平行に配置され、第4乃至第6のMOSトランジスタの列は互いに平行に配置され、
前記第2の拡散層と第4の拡散層はそれらの表面に形成されたシリサイド層を介して互いに接続されていることを特徴とする半導体装置。 - 8個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記8個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記8個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタ及び第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え、
第5のMOSトランジスタ及び第6のMOSトランジスタは基板上に形成された共通の第3の平面状拡散層を備え、
第7のMOSトランジスタ及び第8のMOSトランジスタは基板上に形成された共通の第4の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層は接地電位に接続され、
第5のMOSトランジスタを形成する柱状半導体層上部に形成された第5の拡散層は電源電位に接続され、
第4のMOSトランジスタ及び第8のMOSトランジスタを形成する柱状半導体層上部に形成された第4の拡散層及び第8の拡散層はともに出力端子に接続され、
第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続され、
第5のMOSトランジスタ、第6のMOSトランジスタ、第7のMOSトランジスタ、及び第8のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの4倍の長さを持つMOSトランジスタによりインバーターが構成されており、
前記第1のMOSトランジスタ乃至第4のMOSトランジスタはNMOSであり、
前記第5のMOSトランジスタ乃至第8のMOSトランジスタはPMOSであり、
前記第1のMOSトランジスタ乃至第8のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1乃至第8のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1乃至第4のMOSトランジスタの列は互いに平行に配置され、第5乃至第8のMOSトランジスタの列は互いに平行に配置され、
前記第1のMOSトランジスタ及び第5のトランジスタは第1のMOSトランジスタ及び第5のMOSトランジスタを形成する複数の柱状半導体層に共通の第1のゲート電極を備え、
前記第2のMOSトランジスタ及び第6のトランジスタは第2のMOSトランジスタ及び第6のMOSトランジスタを形成する複数の柱状半導体層に共通の第2のゲート電極を備え、
前記第3のMOSトランジスタ及び第7のトランジスタは第3のMOSトランジスタ及び第7のMOSトランジスタを形成する複数の柱状半導体層に共通の第3のゲート電極を備え、
前記第4のMOSトランジスタ及び第8のトランジスタは第4のMOSトランジスタ及び第8のMOSトランジスタを形成する複数の柱状半導体層に共通の第4のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ第1の平面状拡散層及び第3の平面状拡散層間に形成されるコンタクトを介して同一の配線層に接続され、
第3のゲート電極及び第4のゲート電極はそれぞれ第1の平面状拡散層及び第3の平面状拡散層間に形成されるコンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。 - 8個のMOSトランジスタにより形成されたインバーターを備えた半導体装置であって、
前記8個のMOSトランジスタの各々は、
ソース拡散層、ドレイン拡散層及び柱状半導体層が、基板上に垂直方向に階層的に配置され、前記柱状半導体層は前記ソース拡散層と前記ドレイン拡散層の間に配置され、前記柱状半導体層の側壁にゲート電極が形成された縦型トランジスタであり、
前記8個のMOSトランジスタは入力端子となる共通のゲート電極を備え、
第1のMOSトランジスタ及び第2のMOSトランジスタは基板上に形成された共通の第1の平面状拡散層を備え、
第3のMOSトランジスタ及び第4のMOSトランジスタは基板上に形成された共通の第2の平面状拡散層を備え、
第5のMOSトランジスタ及び第6のMOSトランジスタは基板上に形成された共通の第3の平面状拡散層を備え、
第7のMOSトランジスタ及び第8のMOSトランジスタは基板上に形成された共通の第4の平面状拡散層を備え、
第1のMOSトランジスタを形成する柱状半導体層上部に形成された第1の拡散層は接地電位に接続され、
第5のMOSトランジスタを形成する柱状半導体層上部に形成された第5の拡散層は電源電位に接続され、
第4のMOSトランジスタ及び第8のMOSトランジスタを形成する柱状半導体層上部に形成された第4の拡散層及び第8の拡散層はともに出力端子に接続され、
第1のMOSトランジスタ、第2のMOSトランジスタ、第3のMOSトランジスタ及び第4のMOSトランジスタが直列に接続され、
第5のMOSトランジスタ、第6のMOSトランジスタ、第7のMOSトランジスタ、及び第8のMOSトランジスタが直列に接続されることにより、ゲート電極の長さが各々のMOSトランジスタの4倍の長さを持つMOSトランジスタによりインバーターが構成されており、
前記第1のMOSトランジスタ乃至第4のMOSトランジスタはNMOSであり、
前記第5のMOSトランジスタ乃至第8のMOSトランジスタはPMOSであり、
前記第1のMOSトランジスタ乃至第8のMOSトランジスタはそれぞれ複数の柱状半導体層からなり、第1乃至第8のMOSトランジスタのそれぞれに属する複数の柱状半導体層は列状に配置され、第1、第4、第5、第8のMOSトランジスタは直線状に配置され、第2、第3、第6、第7のMOSトランジスタは直線状に配置され、かつ、第1、第4、第5、第8のMOSトランジスタの直線状の列と第2、第3、第6、第7のMOSトランジスタは直線状の列は互いに平行に配置され、
前記第1のMOSトランジスタ、第4のMOSトランジスタ、第5のMOSトランジスタ、及び第8のトランジスタは前記第1のMOSトランジスタ、第4のMOSトランジスタ、第5のMOSトランジスタ、及び第8のトランジスタを形成する複数の柱状半導体層に共通の第1のゲート電極を備え、
前記第2のMOSトランジスタ、第3のMOSトランジスタ、第6のMOSトランジスタ、及び第7のトランジスタは前記第2のMOSトランジスタ、第3のMOSトランジスタ、第6のMOSトランジスタ、及び第7のトランジスタを形成する複数の柱状半導体層に共通の第2のゲート電極を備え、
第1のゲート電極及び第2のゲート電極はそれぞれ第2の平面状拡散層及び第4の平面状拡散層間に形成されるコンタクトを介して同一の配線層に接続されることを特徴とする半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100745A JP4487221B1 (ja) | 2009-04-17 | 2009-04-17 | 半導体装置 |
US12/761,012 US8212311B2 (en) | 2009-04-17 | 2010-04-15 | Semiconductor device having increased gate length implemented by surround gate transistor arrangements |
KR1020100034579A KR101128240B1 (ko) | 2009-04-17 | 2010-04-15 | 반도체 장치 |
TW099111752A TW201039435A (en) | 2009-04-17 | 2010-04-15 | Semiconductor device |
EP10004017.9A EP2242096A3 (en) | 2009-04-17 | 2010-04-15 | Semiconductor device |
CN2010101656363A CN101866925B (zh) | 2009-04-17 | 2010-04-16 | 半导体器件 |
SG201002723-3A SG166074A1 (en) | 2009-04-17 | 2010-04-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100745A JP4487221B1 (ja) | 2009-04-17 | 2009-04-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4487221B1 true JP4487221B1 (ja) | 2010-06-23 |
JP2010251586A JP2010251586A (ja) | 2010-11-04 |
Family
ID=42351881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009100745A Active JP4487221B1 (ja) | 2009-04-17 | 2009-04-17 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8212311B2 (ja) |
EP (1) | EP2242096A3 (ja) |
JP (1) | JP4487221B1 (ja) |
KR (1) | KR101128240B1 (ja) |
CN (1) | CN101866925B (ja) |
SG (1) | SG166074A1 (ja) |
TW (1) | TW201039435A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9646991B2 (en) | 2013-09-03 | 2017-05-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with surrounding gate transistors in a NOR circuit |
US9716092B2 (en) | 2013-09-03 | 2017-07-25 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with surrounding gate transistors in a NAND circuit |
US20220013151A1 (en) * | 2017-12-29 | 2022-01-13 | Micron Technology, Inc. | Control logic assemblies |
US11251179B2 (en) | 2016-06-30 | 2022-02-15 | International Business Machines Corporation | Long channel and short channel vertical FET co-integration for vertical FET VTFET |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946084B1 (ko) * | 2008-03-27 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 수직형 트랜지스터 및 그 형성방법 |
JP4487221B1 (ja) * | 2009-04-17 | 2010-06-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
JP4577592B2 (ja) | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5006378B2 (ja) * | 2009-08-11 | 2012-08-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP5128630B2 (ja) * | 2010-04-21 | 2013-01-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP2012094762A (ja) * | 2010-10-28 | 2012-05-17 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
CN103119720A (zh) * | 2011-09-15 | 2013-05-22 | 新加坡优尼山帝斯电子私人有限公司 | 半导体器件的制造方法,及半导体器件 |
US8759178B2 (en) | 2011-11-09 | 2014-06-24 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US10438836B2 (en) | 2011-11-09 | 2019-10-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device |
US8592921B2 (en) | 2011-12-07 | 2013-11-26 | International Business Machines Corporation | Deep trench embedded gate transistor |
US8664063B2 (en) * | 2011-12-13 | 2014-03-04 | Unisantis Electronics Singapore Pte. Ltd. | Method of producing a semiconductor device and semiconductor device |
US9166043B2 (en) | 2012-05-17 | 2015-10-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
US8829601B2 (en) | 2012-05-17 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
US9012981B2 (en) | 2012-05-17 | 2015-04-21 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
KR20140009509A (ko) * | 2012-05-18 | 2014-01-22 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 반도체 장치의 제조 방법 및 반도체 장치 |
US8697511B2 (en) | 2012-05-18 | 2014-04-15 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
US8877578B2 (en) | 2012-05-18 | 2014-11-04 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
WO2014174672A1 (ja) | 2013-04-26 | 2014-10-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
US10103154B2 (en) | 2013-05-16 | 2018-10-16 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing an SGT-including semiconductor device |
JP5612237B1 (ja) | 2013-05-16 | 2014-10-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Sgtを有する半導体装置の製造方法 |
JP5680801B1 (ja) * | 2013-06-10 | 2015-03-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
WO2014199481A1 (ja) | 2013-06-13 | 2014-12-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Sgtを有する半導体装置とその製造方法 |
JP5731073B1 (ja) | 2013-06-17 | 2015-06-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
WO2015015565A1 (ja) | 2013-07-30 | 2015-02-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2015015566A1 (ja) | 2013-07-30 | 2015-02-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP5677642B1 (ja) * | 2013-08-08 | 2015-02-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
WO2015019470A1 (ja) * | 2013-08-08 | 2015-02-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US9764950B2 (en) * | 2013-08-16 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with one or more semiconductor columns |
WO2015132912A1 (ja) * | 2014-03-05 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
US9281363B2 (en) | 2014-04-18 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuits using gate-all-around technology |
US9373620B2 (en) * | 2014-09-12 | 2016-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Series connected transistor structure and method of manufacturing the same |
JP6121386B2 (ja) * | 2014-11-14 | 2017-04-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
JP6080933B2 (ja) * | 2015-10-28 | 2017-02-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US10535756B2 (en) | 2015-12-18 | 2020-01-14 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing pillar-shaped semiconductor device |
WO2017104066A1 (ja) | 2015-12-18 | 2017-06-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Sgtを有する半導体装置及びその製造方法 |
US9935101B2 (en) | 2016-07-27 | 2018-04-03 | International Business Machines Corporation | Vertical field effect transistor with uniform gate length |
KR20180130581A (ko) | 2016-08-31 | 2018-12-07 | 마이크론 테크놀로지, 인크 | 메모리 셀 및 메모리 어레이 |
US10115438B2 (en) * | 2016-08-31 | 2018-10-30 | Micron Technology, Inc. | Sense amplifier constructions |
US10355002B2 (en) | 2016-08-31 | 2019-07-16 | Micron Technology, Inc. | Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
EP3507830A4 (en) | 2016-08-31 | 2020-04-01 | Micron Technology, Inc. | STORAGE CELLS AND STORAGE ARRAYS |
KR102134532B1 (ko) | 2016-08-31 | 2020-07-20 | 마이크론 테크놀로지, 인크 | 메모리 셀들 및 메모리 어레이들 |
EP3507829B1 (en) | 2016-08-31 | 2022-04-06 | Micron Technology, Inc. | Memory cells and memory arrays |
CN109155145B (zh) | 2016-08-31 | 2022-11-01 | 美光科技公司 | 存储器阵列 |
CN110192280A (zh) | 2017-01-12 | 2019-08-30 | 美光科技公司 | 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法 |
US10043900B1 (en) | 2017-03-20 | 2018-08-07 | International Business Machines Corporation | Vertical transport Fin field effect transistors on a substrate with varying effective gate lengths |
EP3676835A4 (en) | 2017-08-29 | 2020-08-19 | Micron Technology, Inc. | MEMORY CIRCUIT |
US10985272B2 (en) * | 2018-11-05 | 2021-04-20 | Samsung Electronics Co., Ltd. | Integrated circuit devices including vertical field-effect transistors |
US10840148B1 (en) * | 2019-05-14 | 2020-11-17 | International Business Machines Corporation | One-time programmable device compatible with vertical transistor processing |
KR20210129460A (ko) * | 2020-04-20 | 2021-10-28 | 삼성전자주식회사 | 수직채널 구조체를 포함하는 집적회로 및 그 레이아웃방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165297A (ja) * | 2002-11-11 | 2004-06-10 | Fujitsu Ltd | 半導体装置 |
JP2006351745A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2008205168A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008300558A (ja) * | 2007-05-30 | 2008-12-11 | Unisantis Electronics Japan Ltd | 半導体装置 |
JP2009038226A (ja) * | 2007-08-02 | 2009-02-19 | Unisantis Electronics Japan Ltd | 半導体装置 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US78993A (en) * | 1868-06-16 | George t | ||
JPS6072257A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | 半導体集積回路 |
JPS61150232A (ja) * | 1984-12-24 | 1986-07-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路の入出力回路 |
JPS63131565A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 半導体装置 |
US5258635A (en) * | 1988-09-06 | 1993-11-02 | Kabushiki Kaisha Toshiba | MOS-type semiconductor integrated circuit device |
JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Mos型半導体装置 |
US5214301A (en) * | 1991-09-30 | 1993-05-25 | Motorola, Inc. | Field effect transistor having control and current electrodes positioned at a planar elevated surface |
US5158901A (en) * | 1991-09-30 | 1992-10-27 | Motorola, Inc. | Field effect transistor having control and current electrodes positioned at a planar elevated surface and method of formation |
JP3403231B2 (ja) * | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP3745392B2 (ja) | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
DE19600423C2 (de) * | 1996-01-08 | 2001-07-05 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
JPH1154734A (ja) * | 1997-08-01 | 1999-02-26 | Seiko Epson Corp | マスタースライス半導体集積回路装置 |
KR100423765B1 (ko) * | 1998-09-25 | 2004-03-22 | 인피네온 테크놀로지스 아게 | 종형 트랜지스터를 포함하는 집적 회로 및 그 제조 방법 |
KR100408420B1 (ko) * | 2002-01-09 | 2003-12-03 | 삼성전자주식회사 | 감지증폭기의 센싱속도를 향상시킬 수 있는 반도체메모리장치의 감지증폭기 구동회로 |
US6838723B2 (en) * | 2002-08-29 | 2005-01-04 | Micron Technology, Inc. | Merged MOS-bipolar capacitor memory cell |
KR20040066997A (ko) * | 2003-01-21 | 2004-07-30 | 삼성전자주식회사 | 수직형 고전압 모오스 트랜지스터 |
US6956256B2 (en) * | 2003-03-04 | 2005-10-18 | Micron Technology Inc. | Vertical gain cell |
JP5030373B2 (ja) * | 2004-08-25 | 2012-09-19 | 三菱重工業株式会社 | 半導体回路 |
JP2007250652A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 半導体装置 |
KR101243890B1 (ko) * | 2006-04-10 | 2013-03-20 | 삼성전자주식회사 | 유효 채널 길이를 증가시키기 위한 cmos 인버터 레이아웃 |
JP2008072197A (ja) * | 2006-09-12 | 2008-03-27 | Renesas Technology Corp | 半導体集積回路装置 |
JP2009081163A (ja) | 2007-09-25 | 2009-04-16 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US8476132B2 (en) * | 2008-01-29 | 2013-07-02 | Unisantis Electronics Singapore Pte Ltd. | Production method for semiconductor device |
US8598650B2 (en) * | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
US8212298B2 (en) * | 2008-01-29 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device and methods of producing it |
US8188537B2 (en) * | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
US8026141B2 (en) * | 2008-02-08 | 2011-09-27 | Unisantis Electronics (Japan) Ltd. | Method of producing semiconductor |
US8211809B2 (en) * | 2008-09-02 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Method of producing semiconductor device |
JP4487221B1 (ja) * | 2009-04-17 | 2010-06-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
JP5128630B2 (ja) * | 2010-04-21 | 2013-01-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
-
2009
- 2009-04-17 JP JP2009100745A patent/JP4487221B1/ja active Active
-
2010
- 2010-04-15 KR KR1020100034579A patent/KR101128240B1/ko active IP Right Grant
- 2010-04-15 TW TW099111752A patent/TW201039435A/zh unknown
- 2010-04-15 EP EP10004017.9A patent/EP2242096A3/en not_active Withdrawn
- 2010-04-15 US US12/761,012 patent/US8212311B2/en active Active
- 2010-04-16 CN CN2010101656363A patent/CN101866925B/zh active Active
- 2010-04-16 SG SG201002723-3A patent/SG166074A1/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165297A (ja) * | 2002-11-11 | 2004-06-10 | Fujitsu Ltd | 半導体装置 |
JP2006351745A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2008205168A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008300558A (ja) * | 2007-05-30 | 2008-12-11 | Unisantis Electronics Japan Ltd | 半導体装置 |
JP2009038226A (ja) * | 2007-08-02 | 2009-02-19 | Unisantis Electronics Japan Ltd | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9646991B2 (en) | 2013-09-03 | 2017-05-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with surrounding gate transistors in a NOR circuit |
US9716092B2 (en) | 2013-09-03 | 2017-07-25 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with surrounding gate transistors in a NAND circuit |
US11251179B2 (en) | 2016-06-30 | 2022-02-15 | International Business Machines Corporation | Long channel and short channel vertical FET co-integration for vertical FET VTFET |
US20220013151A1 (en) * | 2017-12-29 | 2022-01-13 | Micron Technology, Inc. | Control logic assemblies |
Also Published As
Publication number | Publication date |
---|---|
JP2010251586A (ja) | 2010-11-04 |
CN101866925B (zh) | 2012-05-30 |
US20100264484A1 (en) | 2010-10-21 |
US8212311B2 (en) | 2012-07-03 |
KR20100115308A (ko) | 2010-10-27 |
KR101128240B1 (ko) | 2012-03-23 |
EP2242096A2 (en) | 2010-10-20 |
CN101866925A (zh) | 2010-10-20 |
TW201039435A (en) | 2010-11-01 |
SG166074A1 (en) | 2010-11-29 |
EP2242096A3 (en) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4487221B1 (ja) | 半導体装置 | |
KR100758759B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
US20110260259A1 (en) | Semiconductor device | |
US20100327363A1 (en) | Semiconductor device and method for fabricating the same | |
US10818509B2 (en) | Method of fabricating semiconductor device with reduced trench distortions | |
KR20160021726A (ko) | 반도체 장치 | |
US8368170B2 (en) | Reducing device performance drift caused by large spacings between active regions | |
EP2175489B1 (en) | Semiconductor device | |
US9837501B2 (en) | Semiconductor device | |
JP5229626B2 (ja) | ディープトレンチ構造を有する半導体素子の製造方法 | |
US7816206B2 (en) | Semiconductor device and method for fabricating the same | |
US10818764B2 (en) | Poly gate extension source to body contact | |
KR20050004086A (ko) | 반도체 장치 및 그 제조 방법 | |
TW201916359A (zh) | 積體電路 | |
US20170062283A1 (en) | Semiconductor device and manufacturing method thereof | |
US7781844B2 (en) | Semiconductor device having a stressor film | |
KR101006519B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100562309B1 (ko) | 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법 | |
KR100613349B1 (ko) | 두 개 이상의 구동 전압을 갖는 게이트를 포함하는 반도체소자 및 그 제조 방법 | |
CN108987395A (zh) | 半导体装置 | |
CN114429954A (zh) | 半导体元件及其制作方法 | |
JP5695948B2 (ja) | 電界効果トランジスタ及びその製造方法、並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4487221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |