JPS63131565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63131565A JPS63131565A JP61276544A JP27654486A JPS63131565A JP S63131565 A JPS63131565 A JP S63131565A JP 61276544 A JP61276544 A JP 61276544A JP 27654486 A JP27654486 A JP 27654486A JP S63131565 A JPS63131565 A JP S63131565A
- Authority
- JP
- Japan
- Prior art keywords
- effective channel
- width
- channel length
- shaped
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 241000219781 Pueraria montana var. lobata Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は微細MO8FETで、チャネル領域を深くする
ことに係り、同一チャネル幅で、異なる実効チャネル長
をもつ半導体装置に関する。
ことに係り、同一チャネル幅で、異なる実効チャネル長
をもつ半導体装置に関する。
従来の装置は、特開昭61−2366的に記載のように
単体トランジスタに関するものであった。
単体トランジスタに関するものであった。
上記従来技術は、異なる実効チャネル長と同一チャネル
幅をもつ複数のトランジスタを組み合わせる点について
配慮がされておらず、回路への適用が考えられていなか
った。
幅をもつ複数のトランジスタを組み合わせる点について
配慮がされておらず、回路への適用が考えられていなか
った。
本発明の目的は、同一チャネル幅で異なる実効チャネル
長をもつ単体トランジスタを複数組み合わせることによ
ってインバータ回路を構成することにある。
長をもつ単体トランジスタを複数組み合わせることによ
ってインバータ回路を構成することにある。
上記目的は、溝堀り技術によって、同−面積内に実効的
なチャネル長の異なるデバイスを形成することにより、
達成される。
なチャネル長の異なるデバイスを形成することにより、
達成される。
従来インバータ回路は、入出力特性、スイッチング特性
も共に1回路を構成するトランジスタのβ比を、チャネ
ル幅Wを変えることにより調整して決まっていた。本発
明における半導体装置はWが同じでもチャネル長りが異
なるため、β比をLによって決められる。そ九によって
、同一面積の単体トランジスタにより、インバータ回路
を構成でき、誤動体することがない。
も共に1回路を構成するトランジスタのβ比を、チャネ
ル幅Wを変えることにより調整して決まっていた。本発
明における半導体装置はWが同じでもチャネル長りが異
なるため、β比をLによって決められる。そ九によって
、同一面積の単体トランジスタにより、インバータ回路
を構成でき、誤動体することがない。
以下1本発明の一実施例を第1図により説明する。n型
基板上にpウェル5を形成し、光面に深さd n((d
we l lなるp−型半導体の層を設け、表面に幅L
1約1μm、深さd、約1.2μmの凹型の溝10が形
成されこの上をおおうように半導体表面に誘電体層11
が形成され、更にその上にポリシリコンよりなるゲート
電極8が形成されている、又この溝の左右にはn型不純
物が例えば拡散され深さXs”jのソース拡散域3及び
X艷 のドレイン拡散域3′が X、4 、 xdf′、 < d 亀 となるように例えば深さ約0.5μmにそれぞれ形成さ
れている。また通常の配線技術でその上にソース電極及
びドレイン電極がそれぞれ形成されている。同様に、n
型基板上の表面に深さd、なるn−型半導体の層を設け
、表面に幅Lp〜1μm。
基板上にpウェル5を形成し、光面に深さd n((d
we l lなるp−型半導体の層を設け、表面に幅L
1約1μm、深さd、約1.2μmの凹型の溝10が形
成されこの上をおおうように半導体表面に誘電体層11
が形成され、更にその上にポリシリコンよりなるゲート
電極8が形成されている、又この溝の左右にはn型不純
物が例えば拡散され深さXs”jのソース拡散域3及び
X艷 のドレイン拡散域3′が X、4 、 xdf′、 < d 亀 となるように例えば深さ約0.5μmにそれぞれ形成さ
れている。また通常の配線技術でその上にソース電極及
びドレイン電極がそれぞれ形成されている。同様に、n
型基板上の表面に深さd、なるn−型半導体の層を設け
、表面に幅Lp〜1μm。
深さd、〜1,2μmの凹型の溝10′が形成され、こ
の上をおおうように半導体表面に誘電体層11が形成さ
れ、更にその上にポリ7リコンよりなるゲート電極8′
が形成されている。又この溝の左右にはp型不純物が例
えば拡散され深さX 、P Jのソース拡散域6′及び
X 4p」のドレイン拡散域6が”、pj+ Xa’1
< dp となるように例えば深さ約0.5μmにそれぞれ形成さ
れている。また通常の配線技術でその上にソース電極及
びドレイン電極がそれぞれ形成されている。また、基板
はp型基板でもよく、その時はPMO8を形成する際に
必ずnウェル12を形成しなければならない。
の上をおおうように半導体表面に誘電体層11が形成さ
れ、更にその上にポリ7リコンよりなるゲート電極8′
が形成されている。又この溝の左右にはp型不純物が例
えば拡散され深さX 、P Jのソース拡散域6′及び
X 4p」のドレイン拡散域6が”、pj+ Xa’1
< dp となるように例えば深さ約0.5μmにそれぞれ形成さ
れている。また通常の配線技術でその上にソース電極及
びドレイン電極がそれぞれ形成されている。また、基板
はp型基板でもよく、その時はPMO8を形成する際に
必ずnウェル12を形成しなければならない。
このような構造のCMOSトランジスタでは。
第2図に示すように、同一面積(L−W、 =LpWp
)内に、実効的なチャネル長の異なるトランジスタを
任意に形成することができる。さて、CMOSインバー
タではβ比を一定値に設定して回路素子の設計を行なっ
ている。βとは β=(W。/L ) / (Wp /L ) =W、
/Wpで定義される。但し、LはMOS)ランジスタの
実効チャネル長である。従来ば、Lを一定としチャネル
幅Wを変えることでβ比を一足にしてきた。
)内に、実効的なチャネル長の異なるトランジスタを
任意に形成することができる。さて、CMOSインバー
タではβ比を一定値に設定して回路素子の設計を行なっ
ている。βとは β=(W。/L ) / (Wp /L ) =W、
/Wpで定義される。但し、LはMOS)ランジスタの
実効チャネル長である。従来ば、Lを一定としチャネル
幅Wを変えることでβ比を一足にしてきた。
本発明では第1図に示したMOS構造の特徴を生かし、
Wを一定としてLによってβ比を決める。
Wを一定としてLによってβ比を決める。
この結果、不活性領域をふやすことなくCMOSインバ
ータを形成することが可能となる。
ータを形成することが可能となる。
第3図は1本発明を溝堀りゲート型トランジスタと、通
常のMOSトランジスタとの組み合わせによって実現し
たものである。本実施例では、p−ch)ランジスタを
通常のMOSトランジスタとしているが、第4図に示す
ように+ n−Ch)ランジスタを通常のMOS)ラン
ジスタとすることも可能である。本実施例は、実施例1
と同様の効果がめるっ 第5図は、第1図で示した実施例のソース・ドレイン拡
散鳩をL D D (Lightly Doped、[
)rain)構造にして、内部電界の緩和を図ったもの
である。
常のMOSトランジスタとの組み合わせによって実現し
たものである。本実施例では、p−ch)ランジスタを
通常のMOSトランジスタとしているが、第4図に示す
ように+ n−Ch)ランジスタを通常のMOS)ラン
ジスタとすることも可能である。本実施例は、実施例1
と同様の効果がめるっ 第5図は、第1図で示した実施例のソース・ドレイン拡
散鳩をL D D (Lightly Doped、[
)rain)構造にして、内部電界の緩和を図ったもの
である。
本実施例によれば、高耐圧化と共に実施例1と同様の効
果がある。
果がある。
第6図は、第5図で示した実施例を第3図へ適用したも
のである。第4図へ適用することも可能であり、高耐圧
化と共に実施例1と同様の効果がある。
のである。第4図へ適用することも可能であり、高耐圧
化と共に実施例1と同様の効果がある。
本発明によれば、同一面積のp型及びn型のMOSトラ
ンジスタにてCMOSインバータが構成されるので、従
来のWによってβ比を調整したCMOSインバータより
も高集積化が期待できる。
ンジスタにてCMOSインバータが構成されるので、従
来のWによってβ比を調整したCMOSインバータより
も高集積化が期待できる。
【図面の簡単な説明】
第1図は本発明の一実施例のCMOSトランジスタの断
面図、第2図は実施例を示すC−MO″3インバータの
パターン平面図、第3図〜第6図は本発明の他の実施例
のCMOSトランジスタの断面図である。 1・・・n型MOSトランジスタ、2・・・p型MO3
トランジスタ、3.3’ ・”n”層、4,19.19
’・・・p一層、5・・・pウェル、6.6’・・・p
+層、7゜18.18’−n一層、8.8’ ・・・ゲ
ート電極。 9・・・n型基板、10.10’・・・凹部、11・・
・ゲート絶縁膜、12・・・nウェル、13・・・ソー
ス電極。 l4・・・ドレイン電極、15・・・ソース電極、16
・・・コンタクトホール、17・・・素子分離絶縁膜、
20・・・サイドスペーサ。 第2 口 3.3’ f層 6,6′ど層 9孔壇嘉根第41
!] 第 51!ll 葛 6 圀
面図、第2図は実施例を示すC−MO″3インバータの
パターン平面図、第3図〜第6図は本発明の他の実施例
のCMOSトランジスタの断面図である。 1・・・n型MOSトランジスタ、2・・・p型MO3
トランジスタ、3.3’ ・”n”層、4,19.19
’・・・p一層、5・・・pウェル、6.6’・・・p
+層、7゜18.18’−n一層、8.8’ ・・・ゲ
ート電極。 9・・・n型基板、10.10’・・・凹部、11・・
・ゲート絶縁膜、12・・・nウェル、13・・・ソー
ス電極。 l4・・・ドレイン電極、15・・・ソース電極、16
・・・コンタクトホール、17・・・素子分離絶縁膜、
20・・・サイドスペーサ。 第2 口 3.3’ f層 6,6′ど層 9孔壇嘉根第41
!] 第 51!ll 葛 6 圀
Claims (1)
- 【特許請求の範囲】 1、一定面積内に形成されるCMOSトランジスタにお
いて、チャネル幅を一定とし、実効的なチャネル長を変
えることによつて、前記トランジスタの伝達コンダクタ
ンスを異なるようにすることを特徴とする半導体装置。 2、特許請求の範囲第1項の半導体装置において、異な
る伝達コンダクタンスをもつトランジスタを組み合わせ
たことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61276544A JPS63131565A (ja) | 1986-11-21 | 1986-11-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61276544A JPS63131565A (ja) | 1986-11-21 | 1986-11-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63131565A true JPS63131565A (ja) | 1988-06-03 |
Family
ID=17570956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61276544A Pending JPS63131565A (ja) | 1986-11-21 | 1986-11-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63131565A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1455393A1 (en) * | 2001-12-13 | 2004-09-08 | Tadahiro Ohmi | Complementary mis device |
JP2006173642A (ja) * | 2000-12-05 | 2006-06-29 | Seiko Instruments Inc | 半導体装置とその製造方法 |
JP2006521020A (ja) * | 2003-03-20 | 2006-09-14 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2009532613A (ja) * | 2006-04-04 | 2009-09-10 | エムテーウー・アエロ・エンジンズ・ゲーエムベーハー | 発電機ユニットを備えたジェットエンジン |
JP2010251586A (ja) * | 2009-04-17 | 2010-11-04 | Unisantis Electronics Japan Ltd | 半導体装置 |
-
1986
- 1986-11-21 JP JP61276544A patent/JPS63131565A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173642A (ja) * | 2000-12-05 | 2006-06-29 | Seiko Instruments Inc | 半導体装置とその製造方法 |
EP1455393A1 (en) * | 2001-12-13 | 2004-09-08 | Tadahiro Ohmi | Complementary mis device |
EP1455393A4 (en) * | 2001-12-13 | 2006-01-25 | Tadahiro Ohmi | DEVICE SUPPLEMENTED |
US7202534B2 (en) | 2001-12-13 | 2007-04-10 | Tadahiro Ohmi | Complementary MIS device |
US7566936B2 (en) | 2001-12-13 | 2009-07-28 | Tokyo Electron Limited | Complementary MIS device |
JP2006521020A (ja) * | 2003-03-20 | 2006-09-14 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US7986002B2 (en) | 2003-03-20 | 2011-07-26 | Panasonic Corporation | FINFET-type semiconductor device and method for fabricating the same |
JP4922753B2 (ja) * | 2003-03-20 | 2012-04-25 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US8486788B2 (en) | 2003-03-20 | 2013-07-16 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP2009532613A (ja) * | 2006-04-04 | 2009-09-10 | エムテーウー・アエロ・エンジンズ・ゲーエムベーハー | 発電機ユニットを備えたジェットエンジン |
JP2010251586A (ja) * | 2009-04-17 | 2010-11-04 | Unisantis Electronics Japan Ltd | 半導体装置 |
US8212311B2 (en) | 2009-04-17 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device having increased gate length implemented by surround gate transistor arrangements |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5565368A (en) | High density integrated semiconductor device and manufacturing method thereof | |
US5625216A (en) | MOS transistor having increased gate-drain capacitance | |
KR100420870B1 (ko) | Eeprom-반도체구조물의제조방법 | |
US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
JPH02166762A (ja) | コンパクトcmosデバイス及びその製造方法 | |
US5311050A (en) | Semiconductor vertical MOSFET inverter circuit | |
US5614752A (en) | Semiconductor device containing external surge protection component | |
JP3457539B2 (ja) | 半導体装置 | |
JPH0586674B2 (ja) | ||
JP2667465B2 (ja) | 半導体装置 | |
US4547959A (en) | Uses for buried contacts in integrated circuits | |
US5508545A (en) | Semiconductor device including a pair of transistors having a common channel region, and method of making the same | |
JPS63131565A (ja) | 半導体装置 | |
JPH04259259A (ja) | 薄膜soi構造のmisトランジスタ | |
JP2676888B2 (ja) | 半導体装置 | |
JPH0410227B2 (ja) | ||
US4673965A (en) | Uses for buried contacts in integrated circuits | |
JPS6046547B2 (ja) | 相補型mos半導体装置 | |
JPH0441502B2 (ja) | ||
JPH03169022A (ja) | 半導体集積回路装置 | |
US6110767A (en) | Reversed MOS | |
JPS5944784B2 (ja) | 相補型mos半導体装置 | |
US5850360A (en) | High-voltage N-channel MOS transistor and associated manufacturing process | |
JPS6047456A (ja) | 半導体装置 | |
JPS61194764A (ja) | 半導体装置の製造方法 |