JP5229626B2 - ディープトレンチ構造を有する半導体素子の製造方法 - Google Patents

ディープトレンチ構造を有する半導体素子の製造方法 Download PDF

Info

Publication number
JP5229626B2
JP5229626B2 JP2008332175A JP2008332175A JP5229626B2 JP 5229626 B2 JP5229626 B2 JP 5229626B2 JP 2008332175 A JP2008332175 A JP 2008332175A JP 2008332175 A JP2008332175 A JP 2008332175A JP 5229626 B2 JP5229626 B2 JP 5229626B2
Authority
JP
Japan
Prior art keywords
region
element isolation
well
forming
trench structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008332175A
Other languages
English (en)
Other versions
JP2009164609A (ja
Inventor
林龍奎
金度亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2009164609A publication Critical patent/JP2009164609A/ja
Application granted granted Critical
Publication of JP5229626B2 publication Critical patent/JP5229626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

本発明は、ディープトレンチ構造を有する半導体素子の製造方法に係り、より詳しくは、高電圧の動作電圧に応じて高濃度にドープされる隣り合う素子のウェルとウェルを効率よく隔離するためのディープトレンチ構造を有する半導体素子の製造方法に関する。
半導体回路の高集積化が進むに伴い、種々の機能の集積回路が同じ製品に共存することになった。この理由から、多重電圧／電流駆動用の高電圧トランジスター（High Voltage Transistor）が望まれる。
一方、薄膜トランジスター液晶ディスプレイ素子（Thin Film Transistor-Liquid Crystal Device；ＴＥＦ−ＬＣＤ）は駆動回路と制御回路を備えているが、制御回路は５Ｖロジックに構成され、且つ、駆動部は３０Ｖ以上の高電圧トランジスターから構成されているため、標準ＣＭＯＳ（Complementary Metal Oxide Semiconductor ＦＥＴ）工程によっては製造することができず、高電圧素子の製造工程を適用する場合には制御回路の電力消耗が大きくなると共に製品のサイズも増大してしまうという不都合がある。
かような不都合を解消するために、１．２μｍロジック技術に高電圧トランジスターを適用する目的でマスク工程とイオン注入工程を追加して、ロジック素子の特性を変えることなく電圧と電流のレベルを容易に調節可能な方法が提案されている。
一方、通常の高電圧素子の場合、高電圧に耐えるために深いウェルが採用されるが、動作電圧が高くなるほど、隣り合うウェル同士を隔離させることが困難であるという不都合がある。
すなわち、図１に示すように、高電圧ウェルＨＮＷが形成された基板にはドリフト領域１が形成され、且つ、その上部にゲート酸化膜２及びゲート電極３が形成される。
また、ゲート電極３を基準として両側のドリフト領域１には、狭幅の素子分離膜４により電気的に隔離されるソース／ドレイン領域５とバルクイオン注入領域６が形成される。
ここで、ソース／ドレイン領域５とバルクイオン注入領域６との隔離は狭幅の素子分離膜４により行われるが、高い動作電圧を有する高電圧素子から高電圧ウェルＨＮＷを隔離するためには、小さな深さを有するトレンチ構造によって、図１に示すように、広幅の素子分離膜７を形成しなければならないため、素子のサイズ増大を引き起こし、駆動ドライバーＩＣとして不向きである。
すなわち、最近の傾向は小型化、高集積化及び低コストを要しているのに対し、素子のサイズ増大により素子のコスト高及び集積度の低下を引き起こし、駆動ドライバーＩＣとしての使用に好適ではないという不都合がある。
本発明の目的は、各ウェル領域よりも深いディープトレンチ構造の素子分離膜を形成し、浅いトレンチ構造の素子分離膜によりドリフト領域のソース領域とドレイン領域を隔離することにより、高電圧の動作電圧を必要とするＰＭＯＳ領域およびＮＭＯＳ領域のウェルを効率よく隔離可能なディープトレンチ構造を有する半導体素子及びその製造方法を提供するところにある。
上記の課題を解消するために、本発明によるディープトレンチ構造を有する半導体素子の製造方法は、（ａ）半導体基板にディープトレンチ構造を有する第１の素子分離膜を形成してＮＭＯＳ領域とＰＭＯＳ領域を分離するステップと、（ｂ）前記ＮＭＯＳ領域に前記第１の素子分離膜よりも浅い深さにドープされたＰウェルを形成し、前記ＰＭＯＳ領域に前記第１の素子分離膜よりも浅い深さにドープされたＮウェルを形成するステップと、（ｃ）前記ＰウェルにＮ型ドリフト領域を形成し、前記ＮウェルにＰ型ドリフト領域を形成するステップと、（ｄ）前記第１の素子分離膜より浅いトレンチ構造を有し、前記Ｎ型及びＰ型ドリフト領域の各々と第１の素子分離膜との間に複数の第２の素子分離膜を形成するステップと、（ｅ）前記ＮＭＯＳ領域と前記ＰＭＯＳ領域にそれぞれゲート酸化膜とゲート電極を形成するステップと、（ｈ）前記Ｎウェルの内部に形成された第２の素子分離膜と前記第１の素子分離膜との間に前記Ｎウェルと直に接触するＮ型バルクイオン注入領域を形成するステップと、（ｉ）前記Ｐウェルの上部に形成された第２の素子分離膜と前記第１の素子分離膜との間に前記Ｐウェルと直に接触するＰ型バルクイオン注入領域を形成するステップとを含むことを特徴とする。
また、本発明によるディープトレンチ構造を有する半導体素子の製造方法は、（ｆ）前記Ｎ型ドリフト領域にゲート電極を挟んでＮ型ソース領域とドレイン領域を形成するステップと、（ｇ）前記Ｐ型ドリフト領域にゲート電極を挟んでＰ型ソース領域とドレイン領域を形成するステップと、をさらに含むことを特徴とする。
本発明は、高電圧の動作電圧に応じて高濃度にドープされる各ウェルをディープトレンチ構造の素子分離膜により隔離することにより広幅構造のトレンチを形成することから、高電圧素子のウェルを隔離する従来の技術の問題点が改善され、その結果、素子の高集積化と小型化及びサイズ減少によるコスト節減の効果が得られる。
図２は、本発明によるディープトレンチ構造を有する半導体素子の高電圧領域を示す断面図であり、図３は、本発明によるディープトレンチ構造を有する半導体素子の低電圧領域を示す断面図である。なお、ここでは、低電圧領域についての詳細な説明は省略する。
図２及び図３を参照すると、半導体基板１０は、それぞれディープトレンチ構造を有する第１の素子分離膜１６によりＰＭＯＳ領域とＮＭＯＳ領域にそれぞれ分離され、それぞれ互いに反対型のＮウェルＨＮＷとＰウェルＨＰＷが形成されている。
また、ＮウェルＨＮＷとＰウェルＨＰＷの上部にはゲート酸化膜２０ａ、２０ｂとゲート電極２２ａ、２２ｂが積層されている。
さらに、各ゲート電極２２ａ、２２ｂの両側の各ウェルＨＮＷ、ＨＰＷ内には各ウェルとは反対型にドープされたＰ型ドリフト領域Ｐ ＤｒｉｆｔとＮ型ドリフト領域Ｎ Ｄｒｉｆｔが形成される。
さらに、各ドリフト領域Ｐ Ｄｒｉｆｔ、Ｎ Ｄｒｉｆｔには各ドリフト領域Ｐ Ｄｒｉｆｔ、Ｎ Ｄｒｉｆｔと同じ導電型にドープされたソース領域とドレイン領域がゲート電極２２ａ、２２ｂを挟んで所定の距離だけ離れて形成される。
すなわち、ＰＭＯＳ領域におけるゲート電極２２ａの一方の側のＰ型ドリフト領域Ｐ ＤｒｉｆｔにはＰ型ソース領域３０ａが形成され、ゲート電極２２ａの他方の側のＰ型ドリフト領域Ｐ ＤｒｉｆｔにはＰ型ドレイン領域３２ａが形成される。
また、ＮＭＯＳ領域におけるゲート電極２２ｂの一方の側のＮ型ドリフト領域Ｎ ＤｒｉｆｔにはＮ型ドレイン領域３２ｂが形成され、ゲート電極２２ｂの他方の側のＮ型ドリフト領域Ｎ ＤｒｉｆｔにはＰ型ソース領域３０ｂが形成される。
さらに、各ドリフト領域の外側には第１の素子分離膜１６よりも浅いトレンチ構造を有する第２の素子分離膜１８が形成される。
ここで、第１の素子分離膜１６は３〜６μｍの深さと０．４〜１．３μｍの幅を有し、第２の素子分離膜１８は０．７〜１．５μｍの深さと０．３〜１．０μｍの幅を有する。
また、ＰウェルＨＰＷとＮウェルＨＮＷの上部にはそれぞれ第２の素子分離膜１８によりソース領域３０ａ、３０ｂ及びドレイン領域３２ａ、３２ｂと隔離されるバルクイオン注入領域４０ａ、４０ｂが形成される。
ここで、各バルクイオン注入領域４０ａ、４０ｂは各ウェルのピックアップのためのものであり、ウェルと同じ型にドープされる。
このように、本発明は、ウェルの深さよりも深いトレンチ構造を有する素子分離膜を形成して素子の各ウェル間の電気的な隔離を効率よく行うことにより、高電圧の動作電圧を必要とする素子の小型化及び高集積化を達成することができる。
図４Ａ及び図４Ｂは、本発明によるディープトレンチ構造を有する半導体素子の製造方法を示す工程断面図である。
先ず、図４Ａを参照すると、半導体基板１０の上にパッド酸化膜１２とパッド窒化膜１４を形成した後、素子分離膜領域を限定するためにパッド窒化膜１４とパッド酸化膜１２をこの順にエッチングする。
次いで、パッド窒化膜１４をハードマスクとして半導体基板１０を所定の深さにエッチングして深いトレンチを形成する。
次いで、図４Ｂに示すように、通常の素子分離膜の形成工程により深いトレンチの埋め込み及び平坦化を行って３〜６μｍの深さと０．４〜１．３μｍの幅を有する第１の素子分離膜１６を形成することにより、ＮＭＯＳ領域とＰＭＯＳ領域を分離する。
すなわち、図示はしないが、パッド窒化膜１４を除去した後、深いトレンチに、サイドウォール酸化膜（図示せず）を、９００〜１２００℃、好ましくは、１０５０℃のドライ酸化工程により、１００〜３００Å、好ましくは、２００Åの厚さに形成する。
また、ＨＬＤ酸化膜（図示せず）を、１５００〜２５００Å、好ましくは、２０００Åの厚さへの蒸着工程、ポリシリコンギャップ埋め工程及びエッチバックウェット酸化工程、９００〜１１００℃、好ましくは、１０００℃のウェット酸化工程により、１０００〜２０００Å、好ましくは、１５００Åの厚さに形成する。
次いで、第１の素子分離膜１６により分離されたＰＭＯＳ領域とＮＭＯＳ領域に第１の素子分離膜１６よりも浅い深さにドープされたＮウェルＨＮＷとＰウェルＨＰＷを形成する。
すなわち、ＮＭＯＳ領域をフォトレジストパターンにマスクした後、高濃度のＮ型不純物イオン注入工程を行うことにより、ＰＭＯＳ領域にＮウェルＨＮＷを形成し、ＰＭＯＳ領域をフォトレジストパターンにマスクした後、高濃度のＰ型不純物イオン注入工程を行うことにより、ＮＭＯＳ領域にＰウェルＨＰＷを形成する。
図４Ｃを参照すると、ＮウェルＨＮＷとＰウェルＨＰＷにそれぞれＰ型ドリフト領域Ｐ ＤｒｉｆｔとＮ型ドリフト領域Ｎ Ｄｒｉｆｔを形成した後、各ドリフト領域に注入されたイオンが拡散されるように熱処理工程を行う。
すなわち、フォトレジストパターンによりＮウェルＨＮＷの上部の一部だけを露出させた後、低濃度のＰ型不純物イオン注入工程を行うことにより、Ｐ型ドリフト領域Ｐ Ｄｒｉｆｔを形成し、フォトレジストパターンによりＰウェルＨＰＷの上部の一部だけを露出させた後、低濃度のＮ型不純物イオン注入工程を行うことにより、Ｎ型ドリフト領域Ｎ Ｄｒｉｆｔを形成する。
また、各ドリフト領域の外側に所定のフォトリソグラフィ工程を行うことにより第１の素子分離膜１６よりも浅い、すなわち、０．７〜１．５μｍの深さと０．３〜１．０μｍの幅を有する第２の素子分離膜１８を形成する。
ここで、第２の素子分離膜１８は、通常の素子分離工程を用いて形成するものであって、ハードマスクを用いたエッチング、サイドウォール酸化膜の形成、ライナー窒化膜の形成、バッファー酸化膜の形成、ＨＬＤ酸化膜及びＨＤＰ酸化膜の形成、化学機械的な平坦化、ＨＬＤアニールなどの工程により形成する。
図４Ｄを参照すると、基板の上部に酸化膜及びポリシリコン膜を形成した後、フォトリソグラフィ工程を行うことにより、ＰＭＯＳ領域とＮＭＯＳ領域にそれぞれゲート酸化膜２０ａ、２０ｂとゲート電極２２ａ、２２ｂを形成する。
次いで、図４Ｅに示すように、ゲート電極２２ａ、２２ｂの両側のドリフト領域Ｐ Ｄｒｉｆｔ、Ｎ Ｄｒｉｆｔにそれぞれソース領域３０ａ、３０ｂとドレイン領域３２ａ、３２ｂを形成する。
すなわち、ＰＭＯＳ領域のＰ型ドリフト領域Ｐ Ｄｒｉｆｔに高濃度のＰ型イオン注入を行うことにより、ゲート電極２２ａを挟んで所定の距離だけ離れるようにソース領域３０ａとドレイン領域３２ａを形成する。
また、ＮＭＯＳ領域のＮ型ドリフト領域Ｎ Ｄｒｉｆｔに高濃度のＮ型イオン注入を行うことにより、ゲート電極２２ｂを挟んで所定の距離だけ離れるようにソース領域３０ｂとドレイン領域３２ｂを形成する。
さらに、ＮウェルＨＮＷとＰウェルＨＰＷに第２の素子分離膜１８によりソース領域またはドレイン領域３０ａ、３０ｂと隔離されるバルクイオン注入領域４０ａ、４０ｂを形成する。
このとき、ＮウェルＨＮＷにはＮ型バルクイオン注入領域４０ａを形成し、ＰウェルＨＰＷにはＰ型バルクイオン注入領域４０ｂを形成する。
この後、通常の隔離膜形成とメタル工程及び配線工程を行う。
図５は、本発明によるディープトレンチ構造を有する半導体素子の特性を示すグラフであって、ＰＭＯＳの電流−電圧曲線（Ｉ−Ｖ曲線）を示すグラフである。
同図を参照すると、本発明によるディープトレンチ構造を有する半導体素子はＶＧ＝−２０Ｖに動作可能であり、しかも、飽和電流特性に優れていることが分かる。これは、ＮウェルＨＮＷとＰウェルＨＰＷとの間に深いトレンチが形成されて効率よい隔離が達成され、その結果、内電圧に耐えるように設計されたためである。
従来の技術による半導体素子の高電圧領域を示す断面図。 本発明によるディープトレンチ構造を有する半導体素子の高電圧領域を示す断面図。 本発明によるディープトレンチ構造を有する半導体素子の低電圧領域を示す断面図。 本発明によるディープトレンチ構造を有する半導体素子の製造方法を示す工程断面図。 本発明によるディープトレンチ構造を有する半導体素子の製造方法を示す工程断面図。 本発明によるディープトレンチ構造を有する半導体素子の製造方法を示す工程断面図。 本発明によるディープトレンチ構造を有する半導体素子の製造方法を示す工程断面図。 本発明によるディープトレンチ構造を有する半導体素子の製造方法を示す工程断面図。 本発明によるディープトレンチ構造を有する半導体素子の特性を示すグラフであって、ＰＭＯＳの電流−電圧曲線（Ｉ−Ｖ曲線）を示すグラフ。
符号の説明
１０：基板、
１２：パッド酸化膜、
１４：パッド窒化膜、
１６：第１の素子分離膜、
１８：第２の素子分離膜、
２０ａ、２０ｂ：ゲート酸化膜、
２２ａ、２２ｂ：ゲート電極、
３０ａ、３０ｂ：ソース／ドレイン領域、
４０、４０ｂ：バルクイオン注入領域

Claims (6)

  1. （ａ）半導体基板にディープトレンチ構造を有する第１の素子分離膜を形成してＮＭＯＳ領域とＰＭＯＳ領域を分離するステップと、
    （ｂ）前記ＮＭＯＳ領域に前記第１の素子分離膜よりも浅い深さにドープされたＰウェルを形成し、前記ＰＭＯＳ領域に前記第１の素子分離膜よりも浅い深さにドープされたＮウェルを形成するステップと、
    （ｃ）前記ＰウェルにＮ型ドリフト領域を形成し、前記ＮウェルにＰ型ドリフト領域を形成するステップと、
    （ｄ）前記第１の素子分離膜より浅いトレンチ構造を有し、前記Ｎ型及びＰ型ドリフト領域の各々と第１の素子分離膜との間に複数の第２の素子分離膜を形成するステップと、
    （ｅ）前記ＮＭＯＳ領域と前記ＰＭＯＳ領域にそれぞれゲート酸化膜とゲート電極を形成するステップと、
    （ｈ）前記Ｎウェルの内部に形成された第２の素子分離膜と前記第１の素子分離膜との間に前記Ｎウェルと直に接触するＮ型バルクイオン注入領域を形成するステップと、
    （ｉ）前記Ｐウェルの上部に形成された第２の素子分離膜と前記第１の素子分離膜との間に前記Ｐウェルと直に接触するＰ型バルクイオン注入領域を形成するステップと
    を含むことを特徴とするディープトレンチ構造を有する半導体素子の製造方法。
  2. （ｆ）前記Ｎ型ドリフト領域にゲート電極を挟んでＮ型ソース領域とドレイン領域を形成するステップと、
    （ｇ）前記Ｐ型ドリフト領域にゲート電極を挟んでＰ型ソース領域とドレイン領域を形成するステップと、
    をさらに含むことを特徴とする請求項１に記載のディープトレンチ構造を有する半導体素子の製造方法。
  3. 前記第１の素子分離膜は、３〜６μｍの深さと０．４〜１．３μｍの幅を有するように形成することを特徴とする請求項１に記載のディープトレンチ構造を有する半導体素子の製造方法。
  4. 前記複数の第２の素子分離膜は、０．７〜１．５μｍの深さと０．３〜１．０μｍの幅を有するように形成することを特徴とする請求項１に記載のディープトレンチ構造を有する半導体素子の製造方法。
  5. 前記複数の第２の素子分離膜は、
    前記Ｎ型ドリフト領域及び前記Ｐ型ドリフト領域より更に深いことを特徴とする請求項１に記載のディープトレンチ構造を有する半導体素子の製造方法。
  6. 前記第１の素子分離膜は、
    酸化膜とポリシリコン膜との二重層であることを特徴とする請求項１に記載のディープトレンチ構造を有する半導体素子の製造方法。
JP2008332175A 2007-12-28 2008-12-26 ディープトレンチ構造を有する半導体素子の製造方法 Active JP5229626B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070140352A KR101035596B1 (ko) 2007-12-28 2007-12-28 딥 트렌치 구조를 갖는 반도체 소자
KR10-2007-0140352 2007-12-28

Publications (2)

Publication Number Publication Date
JP2009164609A JP2009164609A (ja) 2009-07-23
JP5229626B2 true JP5229626B2 (ja) 2013-07-03

Family

ID=40797083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332175A Active JP5229626B2 (ja) 2007-12-28 2008-12-26 ディープトレンチ構造を有する半導体素子の製造方法

Country Status (4)

Country Link
US (1) US8049283B2 (ja)
JP (1) JP5229626B2 (ja)
KR (1) KR101035596B1 (ja)
TW (1) TWI393247B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698044B2 (en) * 2011-12-01 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Localized carrier lifetime reduction
JP6154582B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US9076863B2 (en) 2013-07-17 2015-07-07 Texas Instruments Incorporated Semiconductor structure with a doped region between two deep trench isolation structures
CN104392961A (zh) * 2014-12-11 2015-03-04 中国电子科技集团公司第四十七研究所 一种cmos集成电路的制造方法
US10121779B2 (en) * 2016-12-13 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with high current capacity and methods for producing the same
US10892360B2 (en) 2017-11-27 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with high voltage device
US11031303B1 (en) * 2020-01-15 2021-06-08 Taiwan Semiconductor Manufacturing Company Limited Deep trench isolation structure and method of making the same
CN111725299B (zh) * 2020-07-14 2023-03-24 华虹半导体(无锡)有限公司 Soi晶体管及其制造方法
CN114068534A (zh) * 2021-11-15 2022-02-18 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232739A (ja) * 1988-03-12 1989-09-18 Ricoh Co Ltd 半導体装置の製造方法
JP3400528B2 (ja) * 1994-04-01 2003-04-28 三菱電機株式会社 半導体装置およびその製造方法
JPH10229134A (ja) * 1996-12-13 1998-08-25 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
TW425692B (en) * 1996-12-13 2001-03-11 Hitachi Ltd Semiconductor integrated circuit apparatus and its fabrication method
US6310385B1 (en) * 1997-01-16 2001-10-30 International Rectifier Corp. High band gap layer to isolate wells in high voltage power integrated circuits
KR100275500B1 (ko) * 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
JP3322239B2 (ja) * 1999-04-30 2002-09-09 日本電気株式会社 半導体装置の製造方法
US6140170A (en) * 1999-08-27 2000-10-31 Lucent Technologies Inc. Manufacture of complementary MOS and bipolar integrated circuits
US6222233B1 (en) * 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
KR100652071B1 (ko) * 2000-12-29 2006-11-30 매그나칩 반도체 유한회사 반도체 소자
KR100402101B1 (ko) * 2001-06-23 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US8253196B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
KR101035578B1 (ko) * 2005-02-21 2011-05-19 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP4541980B2 (ja) * 2005-06-27 2010-09-08 シャープ株式会社 半導体装置
WO2007047429A1 (en) * 2005-10-12 2007-04-26 Spinnaker Semiconductor, Inc. A cmos device with zero soft error rate
JP5003856B2 (ja) * 2005-10-21 2012-08-15 セイコーエプソン株式会社 半導体装置
KR101198938B1 (ko) * 2005-12-21 2012-11-07 매그나칩 반도체 유한회사 고전압 소자의 소자 분리 방법
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7411271B1 (en) * 2007-01-19 2008-08-12 Episil Technologies Inc. Complementary metal-oxide-semiconductor field effect transistor
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US8125044B2 (en) * 2007-10-26 2012-02-28 Hvvi Semiconductors, Inc. Semiconductor structure having a unidirectional and a bidirectional device and method of manufacture

Also Published As

Publication number Publication date
US20090166744A1 (en) 2009-07-02
KR20090072286A (ko) 2009-07-02
US8049283B2 (en) 2011-11-01
TW200937621A (en) 2009-09-01
JP2009164609A (ja) 2009-07-23
KR101035596B1 (ko) 2011-05-19
TWI393247B (zh) 2013-04-11

Similar Documents

Publication Publication Date Title
JP5229626B2 (ja) ディープトレンチ構造を有する半導体素子の製造方法
KR100523310B1 (ko) 반도체 장치
US8716791B1 (en) LDMOS with corrugated drift region
US8569830B2 (en) Semiconductor device having vertical MOS transistor and method for manufacturing the semiconductor device
US10418480B2 (en) Semiconductor device capable of high-voltage operation
JP2007189224A (ja) 集積度を向上させることができる半導体集積回路素子及びその製造方法
US20170263764A1 (en) Semiconductor device capable of high-voltage operation
TWI621273B (zh) 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法
JP2004260073A (ja) 半導体装置およびその製造方法
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
JP2007019200A (ja) 半導体装置およびその製造方法
JP4787709B2 (ja) 半導体装置および半導体装置の製造方法
KR100710194B1 (ko) 고전압 반도체소자의 제조방법
JP4579512B2 (ja) 半導体装置およびその製造方法
JP2005197462A (ja) 半導体装置及びその製造方法
KR100731062B1 (ko) 고전압 소자의 제조방법
JP4202388B2 (ja) 半導体装置及びその製造方法
JP5517691B2 (ja) 半導体装置およびその製造方法
JP2006024953A (ja) 半導体装置およびその製造方法
JP2007053399A (ja) 半導体装置
JP2007027175A (ja) 半導体装置及びその製造方法
KR20080022275A (ko) 디이모스 소자의 제조 방법
JP4784738B2 (ja) 半導体装置
JP2002289698A (ja) 半導体装置及びその製造方法と携帯電子機器
US20180261692A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5229626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350